JP2002076788A - 電気信号を増幅する装置および方法 - Google Patents
電気信号を増幅する装置および方法Info
- Publication number
- JP2002076788A JP2002076788A JP2001213877A JP2001213877A JP2002076788A JP 2002076788 A JP2002076788 A JP 2002076788A JP 2001213877 A JP2001213877 A JP 2001213877A JP 2001213877 A JP2001213877 A JP 2001213877A JP 2002076788 A JP2002076788 A JP 2002076788A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input
- input node
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/4595—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedforward means
- H03F3/45955—Measuring at the input circuit of the differential amplifier
- H03F3/45959—Controlling the input circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 信号増幅における全高調波ひずみを少なくす
ること 【解決手段】 全高調波ひずみが低い信号増幅をするよ
う、主増幅器と共に補正ループ増幅器を利用するための
装置および方法であり、補正増幅器は好ましくは主増幅
器の第１入力端に直接結合された入力端と、抵抗器を介
し、主増幅器の第２入力端に結合された出力端とを有す
る。補正増幅器の第２入力端は、好ましくは分圧器また
はＲＣネットワークを介し、信号入力端に結合されてい
る。
ること 【解決手段】 全高調波ひずみが低い信号増幅をするよ
う、主増幅器と共に補正ループ増幅器を利用するための
装置および方法であり、補正増幅器は好ましくは主増幅
器の第１入力端に直接結合された入力端と、抵抗器を介
し、主増幅器の第２入力端に結合された出力端とを有す
る。補正増幅器の第２入力端は、好ましくは分圧器また
はＲＣネットワークを介し、信号入力端に結合されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は一般的には、電気信
号を増幅するための装置および方法に関し、より詳細に
は、出力信号のひずみを低減するために主信号増幅器と
共に補正ループ増幅器を使用するための装置および方法
に関する。
号を増幅するための装置および方法に関し、より詳細に
は、出力信号のひずみを低減するために主信号増幅器と
共に補正ループ増幅器を使用するための装置および方法
に関する。
【０００２】
【従来の技術】広範な種々の民生品、工業品およびその
他の製品において、多くのタイプの電子回路で信号増幅
器が使用されている。かかる用途の１つとして、オーデ
ィオ機器のために大量の信号増幅をするために使用でき
る電力増幅器が挙げられる。図１には従来の差動入力電
力増幅回路が示されている。しかしながら、この回路の
問題は、一般に全高調波ひずみ（ＴＨＤ）が比較的大き
いことであり、よって高性能の回路を直接使用すること
が制限されている。
他の製品において、多くのタイプの電子回路で信号増幅
器が使用されている。かかる用途の１つとして、オーデ
ィオ機器のために大量の信号増幅をするために使用でき
る電力増幅器が挙げられる。図１には従来の差動入力電
力増幅回路が示されている。しかしながら、この回路の
問題は、一般に全高調波ひずみ（ＴＨＤ）が比較的大き
いことであり、よって高性能の回路を直接使用すること
が制限されている。
【０００３】２０００年１月２６日に出願された米国特
許出願（代理人整理番号第28148号）には電力増幅回路
におけるＴＨＤを低減するための１つの方法が記載され
ている。図２はこの米国特許出願に開示されているよう
な低ＴＨＤ増幅回路１００を示す。この回路の伝達関数
は一般に次の式で示される。
許出願（代理人整理番号第28148号）には電力増幅回路
におけるＴＨＤを低減するための１つの方法が記載され
ている。図２はこの米国特許出願に開示されているよう
な低ＴＨＤ増幅回路１００を示す。この回路の伝達関数
は一般に次の式で示される。
【０００４】
【数１】
【０００５】ここで、ｋ＝Ｒ2／（Ｒ1＋Ｒ2）、ｋ2＝Ｒ
4／（Ｒ3＋Ｒ4）であり、Ａm（ｓ）およびＡc（ｓ）は
主増幅器１０２および補正ループ増幅器１０４のそれぞ
れの伝達関数である。
4／（Ｒ3＋Ｒ4）であり、Ａm（ｓ）およびＡc（ｓ）は
主増幅器１０２および補正ループ増幅器１０４のそれぞ
れの伝達関数である。
【０００６】一般に回路１００を正しく作動させるには
補正増幅器１０４の出力端（Ａc（ｓ））を仮想アース
しなければならない。入力信号が完全な差動信号（すな
わちｖI+＝ｖI-）である場合、次の式を誘導できる。
補正増幅器１０４の出力端（Ａc（ｓ））を仮想アース
しなければならない。入力信号が完全な差動信号（すな
わちｖI+＝ｖI-）である場合、次の式を誘導できる。
【０００７】
【数２】
【０００８】更に、Ｒ4＝Ｒ1であれば、Ｒ3＝２Ｒ2−Ｒ
1となる。実際の回路設計では、Ｒ1またはＲ2の値を有
する他の抵抗器にＲ3＝２Ｒ2−Ｒ 1を一致させることは
一般に困難である。Ａm（ｓ）＞＞０、Ａc（ｓ）＞＞０
およびＡc（ｓ）（１−ｋ）＞＞０であれば、上の式を
次のように簡略化できる。
1となる。実際の回路設計では、Ｒ1またはＲ2の値を有
する他の抵抗器にＲ3＝２Ｒ2−Ｒ 1を一致させることは
一般に困難である。Ａm（ｓ）＞＞０、Ａc（ｓ）＞＞０
およびＡc（ｓ）（１−ｋ）＞＞０であれば、上の式を
次のように簡略化できる。
【０００９】
【数３】
【００１０】
【発明が解決しようとする課題】この式は出力電圧ｖ0
が主に正の入力信号ＶI+によって決定され、負の入力信
号ｖI-には影響されないことを示している。本質的にこ
の回路は入力信号がｖI+であり、出力信号がｖ0である
シングルエンドシステムとして作動できる。従って、こ
の回路の潜在的な欠点は完全な差動構造として作動でき
ないことである。一般に信号混合環境では、電源、基板
または信号線内にデジタルノイズの多くが共通モードと
して存在する。かかる環境では、完全な差動構造は一般
に高い（デジタル）ノイズイミュニティ（ｎｏｉｓｅ
ｉｍｍｕｎｉｚａｔｉｏｎ）、高いコモンモードのリジ
ェクション比（ＣＭＲＲ：ｃｏｍｍｏｎ−ｍｏｄｅ ｒ
ｅｊｅｃｔｉｏｎ ｒａｔｉｏ）および高い電源リジェ
クション比（ＰＳＲＲ：ｐｏｗｅｒ ｓｕｐｐｌｙ ｒ
ｅｊｅｃｔｉｏｎ ｒａｔｉｏ）を提供する。しかしな
がら、図２の回路の潜在的なシングルエンドの作動特性
のために、完全に差動状態の回路の利点を得ることはで
きない。図２に示された回路構造では、ＣＭＲＲは次の
ように示される。
が主に正の入力信号ＶI+によって決定され、負の入力信
号ｖI-には影響されないことを示している。本質的にこ
の回路は入力信号がｖI+であり、出力信号がｖ0である
シングルエンドシステムとして作動できる。従って、こ
の回路の潜在的な欠点は完全な差動構造として作動でき
ないことである。一般に信号混合環境では、電源、基板
または信号線内にデジタルノイズの多くが共通モードと
して存在する。かかる環境では、完全な差動構造は一般
に高い（デジタル）ノイズイミュニティ（ｎｏｉｓｅ
ｉｍｍｕｎｉｚａｔｉｏｎ）、高いコモンモードのリジ
ェクション比（ＣＭＲＲ：ｃｏｍｍｏｎ−ｍｏｄｅ ｒ
ｅｊｅｃｔｉｏｎ ｒａｔｉｏ）および高い電源リジェ
クション比（ＰＳＲＲ：ｐｏｗｅｒ ｓｕｐｐｌｙ ｒ
ｅｊｅｃｔｉｏｎ ｒａｔｉｏ）を提供する。しかしな
がら、図２の回路の潜在的なシングルエンドの作動特性
のために、完全に差動状態の回路の利点を得ることはで
きない。図２に示された回路構造では、ＣＭＲＲは次の
ように示される。
【００１１】
【数４】
【００１２】図２に示された回路の別の潜在的な欠点
は、この回路にフィルタ機能を追加することが比較的困
難であることである。
は、この回路にフィルタ機能を追加することが比較的困
難であることである。
【００１３】
【課題を解決するための手段】ＴＨＤが極めて低い信号
増幅をするよう、主増幅器と共に補正ループ増幅器を利
用するための装置および方法を含む本発明の好ましい実
施例により、これら問題が一般に解決または緩和され、
一般に技術的利点が得られる。補正増幅器は好ましくは
主増幅器の第１入力端に直接結合された入力端と、抵抗
器を介し、主増幅器の第２入力端に結合された出力端と
を有する。補正増幅器の第２入力端は、好ましくは分圧
器またはＲＣネットワークを介し、信号入力端に結合さ
れる。これとは異なり、一般にシングルエンド入力の負
利得構造に対しては補正増幅器の第２入力端はアースに
結合してもよい。好ましい実施例の構造は従来の回路よ
りも改善されたＴＨＤを有する電力増幅器を提供する。
この回路は極めてフレキシブルであり、所望する場合に
はローパスフィルタ機能、ハイパスフィルタ機能または
バンドパスフィルタ機能を内蔵できる。更に、シングル
エンドまたは差動入力端とシングルエンドまたは差動出
力端とを任意に組み合わせることにより、電力増幅器を
実現できる。
増幅をするよう、主増幅器と共に補正ループ増幅器を利
用するための装置および方法を含む本発明の好ましい実
施例により、これら問題が一般に解決または緩和され、
一般に技術的利点が得られる。補正増幅器は好ましくは
主増幅器の第１入力端に直接結合された入力端と、抵抗
器を介し、主増幅器の第２入力端に結合された出力端と
を有する。補正増幅器の第２入力端は、好ましくは分圧
器またはＲＣネットワークを介し、信号入力端に結合さ
れる。これとは異なり、一般にシングルエンド入力の負
利得構造に対しては補正増幅器の第２入力端はアースに
結合してもよい。好ましい実施例の構造は従来の回路よ
りも改善されたＴＨＤを有する電力増幅器を提供する。
この回路は極めてフレキシブルであり、所望する場合に
はローパスフィルタ機能、ハイパスフィルタ機能または
バンドパスフィルタ機能を内蔵できる。更に、シングル
エンドまたは差動入力端とシングルエンドまたは差動出
力端とを任意に組み合わせることにより、電力増幅器を
実現できる。
【００１４】本発明の好ましい実施例によれば、電力増
幅回路装置は、第１入力ノード、第２入力ノードおよび
出力ノードを有する主増幅器と、主増幅器の第１入力ノ
ードと出力ノードとの間に結合されたフィードバック抵
抗器と、第１入力ノード、第２入力ノードおよび出力ノ
ードを有する補正ループ増幅器とを備え、この補正ルー
プ増幅器の第１入力ノードは主増幅器の第１入力ノード
に結合されており、補正ループ増幅器の出力ノードと主
増幅器の第２入力ノードとの間に結合された抵抗器を更
に含む。
幅回路装置は、第１入力ノード、第２入力ノードおよび
出力ノードを有する主増幅器と、主増幅器の第１入力ノ
ードと出力ノードとの間に結合されたフィードバック抵
抗器と、第１入力ノード、第２入力ノードおよび出力ノ
ードを有する補正ループ増幅器とを備え、この補正ルー
プ増幅器の第１入力ノードは主増幅器の第１入力ノード
に結合されており、補正ループ増幅器の出力ノードと主
増幅器の第２入力ノードとの間に結合された抵抗器を更
に含む。
【００１５】本発明の別の好ましい実施例によれば、差
動出力増幅回路は正および負の信号成分を有するバラン
スされた出力信号を発生する。この回路はバランスされ
た出力信号の正の信号成分を発生するための第１電力増
幅回路と、バランスされた出力信号の負の信号成分を発
生するための第２電力増幅回路とを含む。第１電力増幅
回路および第２電力増幅回路の各々は、先に述べた実施
例と同じように構成される。
動出力増幅回路は正および負の信号成分を有するバラン
スされた出力信号を発生する。この回路はバランスされ
た出力信号の正の信号成分を発生するための第１電力増
幅回路と、バランスされた出力信号の負の信号成分を発
生するための第２電力増幅回路とを含む。第１電力増幅
回路および第２電力増幅回路の各々は、先に述べた実施
例と同じように構成される。
【００１６】本発明の別の好ましい実施例によれば、増
幅回路は主増幅器と補正増幅器とを含み、主増幅器は第
１入力ノード、第２入力ノードおよび出力ノードを有
し、補正増幅器は第１入力ノード、第２入力ノードおよ
び出力ノードを有する。増幅器の歪みを補正する方法
は、主増幅器の出力ノードからの出力信号を第１抵抗器
を介して主増幅器の第１入力ノードまでフィードバック
する工程と、出力信号を抵抗器を介して補正増幅器の第
１入力ノードまでフィードバックする工程と、補正増幅
器の出力ノードにおいて補正信号を発生する工程と、第
２抵抗器を介して主増幅器の第２入力ノードに補正信号
を供給する工程とを備える。
幅回路は主増幅器と補正増幅器とを含み、主増幅器は第
１入力ノード、第２入力ノードおよび出力ノードを有
し、補正増幅器は第１入力ノード、第２入力ノードおよ
び出力ノードを有する。増幅器の歪みを補正する方法
は、主増幅器の出力ノードからの出力信号を第１抵抗器
を介して主増幅器の第１入力ノードまでフィードバック
する工程と、出力信号を抵抗器を介して補正増幅器の第
１入力ノードまでフィードバックする工程と、補正増幅
器の出力ノードにおいて補正信号を発生する工程と、第
２抵抗器を介して主増幅器の第２入力ノードに補正信号
を供給する工程とを備える。
【００１７】本発明の好ましい実施例の利点は、従来方
法よりもＣＭＲＲ性能をより改善できることである。抵
抗器の理想的なマッチングと理想的な主増幅器と補正増
幅器を仮定すれば、ＣＭＲＲは無限に近似できるはずで
ある。実際に、この回路のＣＭＲＲは抵抗器のマッチン
グおよび増幅器のＣＭＲＲによって限定される。一般に
ＣＭＲＲが大きくなればなるほど、デジタル妨害および
その他の共通モードノイズに対するイミュニティ（ｉｍ
ｍｕｎｉｚａｔｉｏｎ）が高くなる。
法よりもＣＭＲＲ性能をより改善できることである。抵
抗器の理想的なマッチングと理想的な主増幅器と補正増
幅器を仮定すれば、ＣＭＲＲは無限に近似できるはずで
ある。実際に、この回路のＣＭＲＲは抵抗器のマッチン
グおよび増幅器のＣＭＲＲによって限定される。一般に
ＣＭＲＲが大きくなればなるほど、デジタル妨害および
その他の共通モードノイズに対するイミュニティ（ｉｍ
ｍｕｎｉｚａｔｉｏｎ）が高くなる。
【００１８】本発明の好ましい実施例の別の利点は、従
来の方法よりも利得のフレキシビリティを大きくできる
ことである。この利得はＲ2／Ｒ1によって決定される任
意の値とすることができるので、例えば増幅器のフィー
ドバックループ内のボリューム制御を実現するために好
ましい実施例を使用できる。上記従来の方法では、ｖ 0
／ｖI+＝（Ｒ3／Ｒ4）＋１の場合、最小利得値が１とな
る。利得を１よりも下げることはできないので、好まし
い実施例をボリューム制御用に使用することは一般にで
きない。
来の方法よりも利得のフレキシビリティを大きくできる
ことである。この利得はＲ2／Ｒ1によって決定される任
意の値とすることができるので、例えば増幅器のフィー
ドバックループ内のボリューム制御を実現するために好
ましい実施例を使用できる。上記従来の方法では、ｖ 0
／ｖI+＝（Ｒ3／Ｒ4）＋１の場合、最小利得値が１とな
る。利得を１よりも下げることはできないので、好まし
い実施例をボリューム制御用に使用することは一般にで
きない。
【００１９】本発明の好ましい実施例の別の利点は、構
成をフレキシブルにできることである。例えば次のこと
を実行できるように増幅器を構成できる。 １．完全差動状態の（バランスされた）入力端−シング
ルエンドの出力端、２チャンネル（４チャンネル）ステ
レオ ２．シングルエンドの入力端−シングルエンドの出力
端、２チャンネル（４チャンネル）ステレオ ３．完全差動状態の（バランスされた）入力端および出
力端、かつモノラル（２チャンネルステレオ） ４．シングルエンドの入力端−完全差動状態の（バラン
スされた）出力端のモノラル（２チャンネルステレオ）
成をフレキシブルにできることである。例えば次のこと
を実行できるように増幅器を構成できる。 １．完全差動状態の（バランスされた）入力端−シング
ルエンドの出力端、２チャンネル（４チャンネル）ステ
レオ ２．シングルエンドの入力端−シングルエンドの出力
端、２チャンネル（４チャンネル）ステレオ ３．完全差動状態の（バランスされた）入力端および出
力端、かつモノラル（２チャンネルステレオ） ４．シングルエンドの入力端−完全差動状態の（バラン
スされた）出力端のモノラル（２チャンネルステレオ）
【００２０】設計中または回路を製造した後に、数種の
数値を使用することによって構造を選択することが可能
である。あらかじめ基本設計を行い、後に数箇所の配線
接続を変えることによって、異なる構造にすることもで
きる。本発明の好ましい実施例の別の利点は、抵抗器の
各々に２つの値の１つが割り当てられているので、抵抗
器のすべてをマッチングさせることが比較的容易である
ことである。
数値を使用することによって構造を選択することが可能
である。あらかじめ基本設計を行い、後に数箇所の配線
接続を変えることによって、異なる構造にすることもで
きる。本発明の好ましい実施例の別の利点は、抵抗器の
各々に２つの値の１つが割り当てられているので、抵抗
器のすべてをマッチングさせることが比較的容易である
ことである。
【００２１】本発明の好ましい実施例の別の利点は、ロ
ーパスフィルタ機能、ハイパスフィルタ機能またはバン
ドパスフィルタ機能を実現するように、回路を拡張する
ことが容易であることである。本発明の好ましい実施例
の別の利点は、従来の増幅器構造と比較してＴＨＤが極
めて低いことである。
ーパスフィルタ機能、ハイパスフィルタ機能またはバン
ドパスフィルタ機能を実現するように、回路を拡張する
ことが容易であることである。本発明の好ましい実施例
の別の利点は、従来の増幅器構造と比較してＴＨＤが極
めて低いことである。
【００２２】これまでの説明は、次の本発明の詳細な説
明を良好に理解できるよう、本発明の特徴および技術的
な利点の概略をかなり広範に述べたものである。本発明
の特許請求項の要旨を構成する、本発明の別の特徴およ
び利点については後に説明する。当業者であれば、本明
細書に開示する概念および特定の実施例は、本発明の同
じ目的を実現するための他の構造または方法を変更した
り、または設計するための基礎として容易に利用できる
ことが理解できよう。また、当業者にはかかる均等な構
造は特許請求の範囲に記載された発明の精神および範囲
から逸脱するものではないことも認識できるはずであ
る。
明を良好に理解できるよう、本発明の特徴および技術的
な利点の概略をかなり広範に述べたものである。本発明
の特許請求項の要旨を構成する、本発明の別の特徴およ
び利点については後に説明する。当業者であれば、本明
細書に開示する概念および特定の実施例は、本発明の同
じ目的を実現するための他の構造または方法を変更した
り、または設計するための基礎として容易に利用できる
ことが理解できよう。また、当業者にはかかる均等な構
造は特許請求の範囲に記載された発明の精神および範囲
から逸脱するものではないことも認識できるはずであ
る。
【００２３】本発明およびその利点をより完全に理解す
るために、以下、添付図面と共に次の説明を参照する。
るために、以下、添付図面と共に次の説明を参照する。
【００２４】
【発明の実施の形態】以下、現在のところ好ましい実施
例の利用について詳細に説明する。しかしながら、本発
明は広範な種々の特定の関連において実施できる多数の
応用可能な発明の概念を提供するものであると理解すべ
きである。本書に説明する特定の実施例は本発明を利用
する特定の方法を単に説明するためのものであり、発明
の範囲を限定するものではない。
例の利用について詳細に説明する。しかしながら、本発
明は広範な種々の特定の関連において実施できる多数の
応用可能な発明の概念を提供するものであると理解すべ
きである。本書に説明する特定の実施例は本発明を利用
する特定の方法を単に説明するためのものであり、発明
の範囲を限定するものではない。
【００２５】特定の関連、例えばオーディオ増幅器とし
て使用するための電力増幅器構造に関連した好ましい実
施例に基づき、本発明について説明する。しかしなが
ら、本発明は電気信号増幅を必要とする他のシステムに
も適用できる。この回路は極めて低いＴＨＤで実現で
き、ハイエンドのハイファイオーディオ用電力増幅チッ
プで使用できる。別の例として、この回路は低電力コー
デックでも使用できる。高いＴＨＤ性能を必要としない
ローエンドの用途に対しては低電力消費量を得るため
に、ＴＨＤをより高くしなくてもよい。このような、比
較的より高いＴＨＤでも、従来の電力増幅器構造に匹敵
する性能レベルとすることができる。別の例として、低
いＴＨＤ増幅器のトポロジーは一般にプロセスと無関係
であるので、ＣＭＯＳ、バイポーラまたはＢｉＣＭＯＳ
集積回路で構成された任意のオーディオ用増幅器でも使
用できる。また、例えばハイエンドなオーディオ用電力
増幅システム用のディスクリート部品設計で実現するこ
ともできる。
て使用するための電力増幅器構造に関連した好ましい実
施例に基づき、本発明について説明する。しかしなが
ら、本発明は電気信号増幅を必要とする他のシステムに
も適用できる。この回路は極めて低いＴＨＤで実現で
き、ハイエンドのハイファイオーディオ用電力増幅チッ
プで使用できる。別の例として、この回路は低電力コー
デックでも使用できる。高いＴＨＤ性能を必要としない
ローエンドの用途に対しては低電力消費量を得るため
に、ＴＨＤをより高くしなくてもよい。このような、比
較的より高いＴＨＤでも、従来の電力増幅器構造に匹敵
する性能レベルとすることができる。別の例として、低
いＴＨＤ増幅器のトポロジーは一般にプロセスと無関係
であるので、ＣＭＯＳ、バイポーラまたはＢｉＣＭＯＳ
集積回路で構成された任意のオーディオ用増幅器でも使
用できる。また、例えばハイエンドなオーディオ用電力
増幅システム用のディスクリート部品設計で実現するこ
ともできる。
【００２６】図３にはシングルエンド増幅器に対して完
全に差動状態で作動する好ましい実施例のダブルフィー
ドバックループの略図が示されており、図４には、関連
する信号フロー２５０が示されている。この回路トポロ
ジーの伝達関数は次のように誘導できる。Ａc（ｓ）補
正ループ増幅器２０２とＡm（ｓ）の主増幅器２０４の
双方は二極増幅器であり、これら増幅器の伝達関数は次
のように示されるものとする。
全に差動状態で作動する好ましい実施例のダブルフィー
ドバックループの略図が示されており、図４には、関連
する信号フロー２５０が示されている。この回路トポロ
ジーの伝達関数は次のように誘導できる。Ａc（ｓ）補
正ループ増幅器２０２とＡm（ｓ）の主増幅器２０４の
双方は二極増幅器であり、これら増幅器の伝達関数は次
のように示されるものとする。
【００２７】
【数５】
【００２８】ｋ＝Ｒ2／（Ｒ1＋Ｒ2）と定義すると、出
力電圧を次のように示すことができる。
力電圧を次のように示すことができる。
【００２９】
【数６】
【００３０】換言すれば、伝達関数は次のように示され
る。
る。
【００３１】
【数７】
【００３２】ｋ＝０の時に、安定性のための最も厳格な
条件が生じるこの点において、増幅器は単位利得フィー
ドバック構造内で非反転増幅器として働く。この増幅器
の利得は次の値まで低下する。
条件が生じるこの点において、増幅器は単位利得フィー
ドバック構造内で非反転増幅器として働く。この増幅器
の利得は次の値まで低下する。
【００３３】
【数８】
【００３４】Ａm（ｓ）およびＡc（ｓ）を式（５ａ）お
よび（５ｂ）に置換する。式（７）の分子および分母の
双方に対し、Ａm（ｓ）およびＡc（ｓ）の分母を大きく
すると、Ｈ（ｓ）の分母を次の値として得ることができ
る。
よび（５ｂ）に置換する。式（７）の分子および分母の
双方に対し、Ａm（ｓ）およびＡc（ｓ）の分母を大きく
すると、Ｈ（ｓ）の分母を次の値として得ることができ
る。
【００３５】
【数９】
【００３６】好ましい実施例では、図３の伝達特性は次
のように示される。
のように示される。
【００３７】
【数１０】
【００３８】理想的には、主増幅器および補正増幅器が
極めて高いＣＭＲＲを有し、Ｒ１ｓとＲ２ｓとが近似し
ていると、このトポロジーはシステム内のＣＭＭＲを劣
化させることはなく、デジタル妨害およびその他の共通
モードノイズに対する、より高いイミュニティを期待で
きるはずである。
極めて高いＣＭＲＲを有し、Ｒ１ｓとＲ２ｓとが近似し
ていると、このトポロジーはシステム内のＣＭＭＲを劣
化させることはなく、デジタル妨害およびその他の共通
モードノイズに対する、より高いイミュニティを期待で
きるはずである。
【００３９】安定条件を検討するには、論文、Ｆ．ヨウ
外著「ネスト状ＧｍＣ補償を備えたマルチステージ増幅
トポロジー」、ソリッドステート回路のＩＥＥＥジャー
ナル、第３２巻、第２１号、２０００〜２０１１ページ
（１９９７年１２月）における式（９）と上記式（８）
とを比較することが有効である。この論文を本書では参
考例として援用する。これら式を使用すると、次の式が
得られる。
外著「ネスト状ＧｍＣ補償を備えたマルチステージ増幅
トポロジー」、ソリッドステート回路のＩＥＥＥジャー
ナル、第３２巻、第２１号、２０００〜２０１１ページ
（１９９７年１２月）における式（９）と上記式（８）
とを比較することが有効である。この論文を本書では参
考例として援用する。これら式を使用すると、次の式が
得られる。
【００４０】
【数１１】
【００４１】ここで、ｆm1＝ｐm1Ａm0およびｆc1＝ｐc1
Ａc0は主増幅器と補正増幅器の単位利得周波数であり、
ｆi（ｉ＝１〜４）は上記Ｆ．ヨウ外著の文献のネスト
状のトランスコンダクタンス−容量補償（ＮＧＣＣ）増
幅器の等価的周波数である。
Ａc0は主増幅器と補正増幅器の単位利得周波数であり、
ｆi（ｉ＝１〜４）は上記Ｆ．ヨウ外著の文献のネスト
状のトランスコンダクタンス−容量補償（ＮＧＣＣ）増
幅器の等価的周波数である。
【００４２】安定化条件を得るためにロッシの安定化基
準を直接適用することができるが、この基準は一般に極
めて複雑であり、かなりの数学的作業が必要となる。
Ｆ．ヨウ外によれば、安定化条件は次の式によって示さ
れる。
準を直接適用することができるが、この基準は一般に極
めて複雑であり、かなりの数学的作業が必要となる。
Ｆ．ヨウ外によれば、安定化条件は次の式によって示さ
れる。
【００４３】
【数１２】
【００４４】すなわち図３における好ましい実施例の増
幅器に対する安定化条件は次のとおりである。
幅器に対する安定化条件は次のとおりである。
【００４５】
【数１３】
【００４６】式（１１ａ）は一般的に常に真であるの
で、式（１１ｂ）は単なる安定化のための条件となる。
で、式（１１ｂ）は単なる安定化のための条件となる。
【００４７】ｆc1＝１ＭＨｚ、ｆc2＝３ＭＨｚ、ｆm1＝
３ＭＨｚおよびｆm2＝６ＭＨｚである場合、次のような
値が得られる。ｆ1＝１ＭＨｚ、ｆ2＝１．５ＭＨｚ、ｆ
3＝４ＭＨｚおよびｆ4＝９ＭＨｚである。
３ＭＨｚおよびｆm2＝６ＭＨｚである場合、次のような
値が得られる。ｆ1＝１ＭＨｚ、ｆ2＝１．５ＭＨｚ、ｆ
3＝４ＭＨｚおよびｆ4＝９ＭＨｚである。
【００４８】図３に示された回路のＴＨＤを検討する
と、ＴＨＤは主にフィードバックループの全利得に応じ
て決まる。ＴＨＤの改善は大まかに次の式で示される。
と、ＴＨＤは主にフィードバックループの全利得に応じ
て決まる。ＴＨＤの改善は大まかに次の式で示される。
【００４９】
【数１４】
【００５０】ここで、ｆHは増幅器の最高作動周波数で
あり、例えばオーディオコンパクトディスクプレイヤー
用増幅器に対しては、ｆHは約２０ＫＨｚとすべきであ
る。
あり、例えばオーディオコンパクトディスクプレイヤー
用増幅器に対しては、ｆHは約２０ＫＨｚとすべきであ
る。
【００５１】他の好ましい実施例によれば、増幅器にフ
ィルタ機能、例えばローパスフィルタ、ハイパスフィル
タおよびバンドパスフィルタを組み込むことができる。
サンプリング周波数における一部の高周波成分のスイッ
チングコンデンサノイズ、すなわちＤ／Ａコンバータノ
イズを除くことが好ましいので、一部の用途に対して
は、特にローパスフィルタが有効である。
ィルタ機能、例えばローパスフィルタ、ハイパスフィル
タおよびバンドパスフィルタを組み込むことができる。
サンプリング周波数における一部の高周波成分のスイッ
チングコンデンサノイズ、すなわちＤ／Ａコンバータノ
イズを除くことが好ましいので、一部の用途に対して
は、特にローパスフィルタが有効である。
【００５２】（１）ローパスフィルタ。一次のローパス
フィルタとするには、図５に示された増幅回路（３０
０）における各Ｒ２ ３０４にコンデンサ（Ｃ２）３０
２を並列に追加する。ローパス伝達関数は大ざっぱに次
の式で示される。
フィルタとするには、図５に示された増幅回路（３０
０）における各Ｒ２ ３０４にコンデンサ（Ｃ２）３０
２を並列に追加する。ローパス伝達関数は大ざっぱに次
の式で示される。
【００５３】
【数１５】
【００５４】ここで、ｐ2はｐ2＝１／Ｒ2Ｃ2で示される
−３ｄＢの角周波数であり、−３ｄＢの周波数（単位は
Ｈｚ）はｆ-3dB＝ｐ2／２π＝１／２πＲ2Ｃ2である。 （２）ハイパスフィルタ。一次のハイパスフィルタとす
るには、図６に示された増幅回路（３３０）における各
Ｒ１ ３３４にコンデンサ（Ｃ１）３３２を直列に追加
する。このハイパス伝達関数は次の式で一般に示され
る。
−３ｄＢの角周波数であり、−３ｄＢの周波数（単位は
Ｈｚ）はｆ-3dB＝ｐ2／２π＝１／２πＲ2Ｃ2である。 （２）ハイパスフィルタ。一次のハイパスフィルタとす
るには、図６に示された増幅回路（３３０）における各
Ｒ１ ３３４にコンデンサ（Ｃ１）３３２を直列に追加
する。このハイパス伝達関数は次の式で一般に示され
る。
【００５５】
【数１６】
【００５６】ここで、ｐ1はｐ1＝１／Ｒ1Ｃ1で示される
−３ｄＢのハイパス角周波数である。 （３）バンドパスフィルタ。一次のバンドパスフィルタ
に対し、ローパス回路とハイパス回路とを共に組み合わ
せることができる。換言すれば、図７に示された増幅回
路３６０における各Ｒ２ ３６４にコンデンサ（Ｃ２）
３６２を並列に追加し、各Ｒ１ ３６８にコンデンサ
（Ｃ１）３６６を直列に追加する。バンドパス伝達関数
は一般に次の式で示される。
−３ｄＢのハイパス角周波数である。 （３）バンドパスフィルタ。一次のバンドパスフィルタ
に対し、ローパス回路とハイパス回路とを共に組み合わ
せることができる。換言すれば、図７に示された増幅回
路３６０における各Ｒ２ ３６４にコンデンサ（Ｃ２）
３６２を並列に追加し、各Ｒ１ ３６８にコンデンサ
（Ｃ１）３６６を直列に追加する。バンドパス伝達関数
は一般に次の式で示される。
【００５７】
【数１７】
【００５８】ここで、ｐ1＝１／Ｒ1Ｃ1およびｐ2＝１／
Ｒ2Ｃ2である。
Ｒ2Ｃ2である。
【００５９】これとは異なり、特定の用途に対し、矩形
波の過渡応答が望ましい場合、小さいコンデンサＣ２
（例えばＣ２＝１０ｐおよびＲ２＝５０Ｋ）が有利であ
る。他の好ましい実施例によれば、上記の回路トポロジ
ーは完全差動入力端−シングルエンド出力端構造以外の
構造に実現できる。例えば一方の入力端をアナログアー
スにショートすることによって、シングルエンド入力端
−シングルエンド出力端構造を構成できる。どの入力端
をアースにショートするかに応じ、図８および９に示さ
れるように利得を正にしたり、負にしたりすることがで
きる。図８は利得が正の、シングルエンド入力端−シン
グルエンド出力端電力増幅器４００を示し、一方、図９
は利得が負の、シングルエンド入力端−シングルエンド
出力端電力増幅器４２０を示す。
波の過渡応答が望ましい場合、小さいコンデンサＣ２
（例えばＣ２＝１０ｐおよびＲ２＝５０Ｋ）が有利であ
る。他の好ましい実施例によれば、上記の回路トポロジ
ーは完全差動入力端−シングルエンド出力端構造以外の
構造に実現できる。例えば一方の入力端をアナログアー
スにショートすることによって、シングルエンド入力端
−シングルエンド出力端構造を構成できる。どの入力端
をアースにショートするかに応じ、図８および９に示さ
れるように利得を正にしたり、負にしたりすることがで
きる。図８は利得が正の、シングルエンド入力端−シン
グルエンド出力端電力増幅器４００を示し、一方、図９
は利得が負の、シングルエンド入力端−シングルエンド
出力端電力増幅器４２０を示す。
【００６０】他の好ましい実施例によれば、増幅器を図
１０に示されるようにシングルエンド入力端、完全差動
（バランス）出力端増幅器４４０として構成できるし、
また、図１１に示されるように、完全差動（バランス）
入力端−出力端増幅器４６０としても構成できる。図１
０に示された回路は、図８の利得が正の増幅器と、図９
の利得が負の増幅器とを有効に組み合わせ、完全差動出
力信号を発生するようになっている。同様に、図１１の
回路は図３に示された実施例の２つの増幅器と、これら
増幅器の一方に反転された入力端とを有効に組み合わせ
たものである。
１０に示されるようにシングルエンド入力端、完全差動
（バランス）出力端増幅器４４０として構成できるし、
また、図１１に示されるように、完全差動（バランス）
入力端−出力端増幅器４６０としても構成できる。図１
０に示された回路は、図８の利得が正の増幅器と、図９
の利得が負の増幅器とを有効に組み合わせ、完全差動出
力信号を発生するようになっている。同様に、図１１の
回路は図３に示された実施例の２つの増幅器と、これら
増幅器の一方に反転された入力端とを有効に組み合わせ
たものである。
【００６１】当業者であれば容易に理解できるように、
主増幅器と補正増幅器に対してるトランジスタレベルの
実現例が多数可能である。図１２は主増幅器２０４のた
めの好ましいトランジスタレベルの実現例５００を示
し、図１３は補正増幅器２０２のための好ましいトラン
ジスタレベルの実現例５０２を示す。図１４は、完全差
動入力端−シングルエンド出力端方式構造の好ましい実
施例の増幅器の略図５０４を示す。
主増幅器と補正増幅器に対してるトランジスタレベルの
実現例が多数可能である。図１２は主増幅器２０４のた
めの好ましいトランジスタレベルの実現例５００を示
し、図１３は補正増幅器２０２のための好ましいトラン
ジスタレベルの実現例５０２を示す。図１４は、完全差
動入力端−シングルエンド出力端方式構造の好ましい実
施例の増幅器の略図５０４を示す。
【００６２】次に図１５を参照すると、グラフ６００は
信号対ひずみ比と周波数との関係のシミュレーション結
果を示す。このシミュレーションでは、ＲL＝３２Ω、
ＶSUP＝２．５ＶおよびＶout＝２．０ＶP-Pである。曲
線６０２は図１４における好ましい実施例の増幅回路５
０４の場合の信号対ひずみ比を示し、曲線６０４は図１
の従来の回路の信号対ひずみ比を示す。好ましいこと
に、曲線６０２は曲線６０４に対して２８ｄＢ〜５０ｄ
Ｂだけ改善されていることを示す。
信号対ひずみ比と周波数との関係のシミュレーション結
果を示す。このシミュレーションでは、ＲL＝３２Ω、
ＶSUP＝２．５ＶおよびＶout＝２．０ＶP-Pである。曲
線６０２は図１４における好ましい実施例の増幅回路５
０４の場合の信号対ひずみ比を示し、曲線６０４は図１
の従来の回路の信号対ひずみ比を示す。好ましいこと
に、曲線６０２は曲線６０４に対して２８ｄＢ〜５０ｄ
Ｂだけ改善されていることを示す。
【００６３】以上で本発明およびその利点について詳細
に説明したが、特許請求の範囲に記載した発明の精神お
よび範囲から逸脱することなく、種々の変形、置換およ
び変更を行うことが可能であると理解すべきである。例
えば、上記特徴および機能の多くは、１つ以上のコンピ
ュータで作動するソフトウェア、ハードウェアまたはフ
ァームウェアもしくはそれらの組み合わせで実現でき
る。更に、本願の範囲は明細書に記載したプロセス、装
置、製品、材料の組成、手段、方法および工程だけに限
定されるものではない。当業者であれば本発明の開示か
ら容易に理解できるように、本明細書に記載した対応す
る実施例とほぼ同じ機能を奏するか、またはほぼ同じ結
果を達成する、現在存在する、または後に開発されるプ
ロセス、装置、製品、材料の組成、手段、方法または工
程を本発明に従って利用できる。従って、特許請求の範
囲は発明の範囲内で、かかるプロセス、装置、製品、材
料の組成、手段、方法または工程を含むものである。
に説明したが、特許請求の範囲に記載した発明の精神お
よび範囲から逸脱することなく、種々の変形、置換およ
び変更を行うことが可能であると理解すべきである。例
えば、上記特徴および機能の多くは、１つ以上のコンピ
ュータで作動するソフトウェア、ハードウェアまたはフ
ァームウェアもしくはそれらの組み合わせで実現でき
る。更に、本願の範囲は明細書に記載したプロセス、装
置、製品、材料の組成、手段、方法および工程だけに限
定されるものではない。当業者であれば本発明の開示か
ら容易に理解できるように、本明細書に記載した対応す
る実施例とほぼ同じ機能を奏するか、またはほぼ同じ結
果を達成する、現在存在する、または後に開発されるプ
ロセス、装置、製品、材料の組成、手段、方法または工
程を本発明に従って利用できる。従って、特許請求の範
囲は発明の範囲内で、かかるプロセス、装置、製品、材
料の組成、手段、方法または工程を含むものである。
【００６４】以上の説明に関して、更に以下の項を開示
する。 （１） 第１入力ノード、第２入力ノードおよび出力ノ
ードを有する主増幅器と、前記主増幅器の前記第１入力
ノードと前記出力ノードとの間に結合されたフィードバ
ック抵抗器と、第１入力ノード、第２入力ノードおよび
出力ノードを有する補正ループ増幅器とを備え、該補正
ループ増幅器の前記第１入力ノードが前記主増幅器の前
記第１入力ノードに結合されており、更に前記補正ルー
プ増幅器の前記出力ノードと前記主増幅器の前記第２入
力ノードとの間に結合された第１抵抗器とを備えた電力
増幅回路。
する。 （１） 第１入力ノード、第２入力ノードおよび出力ノ
ードを有する主増幅器と、前記主増幅器の前記第１入力
ノードと前記出力ノードとの間に結合されたフィードバ
ック抵抗器と、第１入力ノード、第２入力ノードおよび
出力ノードを有する補正ループ増幅器とを備え、該補正
ループ増幅器の前記第１入力ノードが前記主増幅器の前
記第１入力ノードに結合されており、更に前記補正ルー
プ増幅器の前記出力ノードと前記主増幅器の前記第２入
力ノードとの間に結合された第１抵抗器とを備えた電力
増幅回路。
【００６５】（２） 前記補正増幅器の前記第２入力ノ
ードと前記主増幅器の前記第２入力ノードとの間に結合
された第２抵抗器を更に含む、第１項記載の回路。 （３） 前記電力増幅回路が、第１信号入力ノードと第
２信号入力ノードとを有する差動信号入力端を含む、第
１項記載の回路。 （４） 前記補正増幅器の前記第２入力ノードと前記第
１信号入力ノードとの間に結合された第３抵抗器と、前
記主増幅器の前記第２入力ノードと前記第１信号入力ノ
ードとの間に結合された第４抵抗器とを更に備えた、第
３項記載の回路。 （５） 前記主増幅器の前記第１入力ノードと前記第２
信号入力ノードとの間に結合された第５抵抗器を更に備
えた、第３項記載の回路。 （６） 前記電力増幅回路が、ローパスフィルタ、ハイ
パスフィルタおよびバンドパスフィルタから成る群から
選択されたフィルタタイプとして構成されている、第３
項記載の回路。
ードと前記主増幅器の前記第２入力ノードとの間に結合
された第２抵抗器を更に含む、第１項記載の回路。 （３） 前記電力増幅回路が、第１信号入力ノードと第
２信号入力ノードとを有する差動信号入力端を含む、第
１項記載の回路。 （４） 前記補正増幅器の前記第２入力ノードと前記第
１信号入力ノードとの間に結合された第３抵抗器と、前
記主増幅器の前記第２入力ノードと前記第１信号入力ノ
ードとの間に結合された第４抵抗器とを更に備えた、第
３項記載の回路。 （５） 前記主増幅器の前記第１入力ノードと前記第２
信号入力ノードとの間に結合された第５抵抗器を更に備
えた、第３項記載の回路。 （６） 前記電力増幅回路が、ローパスフィルタ、ハイ
パスフィルタおよびバンドパスフィルタから成る群から
選択されたフィルタタイプとして構成されている、第３
項記載の回路。
【００６６】（７） 前記電力増幅回路がシングルエン
ド信号入力端を含む、第１項記載の回路。 （８） 前記主増幅器の前記第２入力ノードと前記シン
グルエンドの信号入力端との間に結合された第４抵抗器
を更に含み、前記電力増幅回路が正の利得を有する、第
７項記載の回路。 （９） 前記主増幅器の前記第１入力ノードと前記シン
グルエンドの信号入力端との間に結合された第５抵抗器
を更に含み、前記電力増幅回路が負の利得を有する、第
７項記載の回路。 （１０） 前記電力増幅回路がシングルエンド信号出力
端を含む、第１項記載の回路。 （１１） 前記電力増幅回路が１よりも少ない利得を有
する、第１項記載の回路。 （１２） 前記電力増幅回路が集積回路として構成され
ている、第１項記載の回路。
ド信号入力端を含む、第１項記載の回路。 （８） 前記主増幅器の前記第２入力ノードと前記シン
グルエンドの信号入力端との間に結合された第４抵抗器
を更に含み、前記電力増幅回路が正の利得を有する、第
７項記載の回路。 （９） 前記主増幅器の前記第１入力ノードと前記シン
グルエンドの信号入力端との間に結合された第５抵抗器
を更に含み、前記電力増幅回路が負の利得を有する、第
７項記載の回路。 （１０） 前記電力増幅回路がシングルエンド信号出力
端を含む、第１項記載の回路。 （１１） 前記電力増幅回路が１よりも少ない利得を有
する、第１項記載の回路。 （１２） 前記電力増幅回路が集積回路として構成され
ている、第１項記載の回路。
【００６７】（１３） 正の信号成分および負の信号成
分を有するバランスされた出力信号を発生するための差
動出力増幅回路であって、該回路が、前記バランスされ
た出力信号のうちの前記正の信号成分を発生するための
第１電力増幅回路を含み、前記第１電力増幅回路が、第
１入力ノード、第２入力ノードおよび出力ノードを有す
る第１主増幅器と、前記第１主増幅器の前記第１入力ノ
ードと前記出力ノードとの間に結合された第１フィード
バック抵抗器と、第１入力ノード、第２入力ノードおよ
び出力ノードを有する第１補正ループ増幅器とを備え、
前記第１補正ループ増幅器の前記第１入力ノードが前記
第１主増幅器の前記第１入力ノードに結合されており、
更に前記第１補正ループ増幅器の前記出力ノードと前記
第１主増幅器の前記第２入力ノードとの間に結合された
第１抵抗器とを備え、更に、前記バランスされた出力信
号のうちの前記負の信号成分を発生するための第２電力
増幅回路を含み、前記第２電力増幅回路が、第１入力ノ
ード、第２入力ノードおよび出力ノードを有する第２主
増幅器と、前記第２主増幅器の前記第１入力ノードと前
記出力ノードとの間に結合された第２フィードバック抵
抗器と、第１入力ノード、第２入力ノードおよび出力ノ
ードを有する第２補正ループ増幅器とを備え、該第２補
正ループ増幅器の前記第１入力ノードが前記第２主増幅
器の前記第１入力ノードに結合されており、更に前記第
２補正ループ増幅器の前記出力ノードと前記第２主増幅
器の前記第２入力ノードとの間に結合された第２抵抗器
とを備えた、差動出力増幅回路。
分を有するバランスされた出力信号を発生するための差
動出力増幅回路であって、該回路が、前記バランスされ
た出力信号のうちの前記正の信号成分を発生するための
第１電力増幅回路を含み、前記第１電力増幅回路が、第
１入力ノード、第２入力ノードおよび出力ノードを有す
る第１主増幅器と、前記第１主増幅器の前記第１入力ノ
ードと前記出力ノードとの間に結合された第１フィード
バック抵抗器と、第１入力ノード、第２入力ノードおよ
び出力ノードを有する第１補正ループ増幅器とを備え、
前記第１補正ループ増幅器の前記第１入力ノードが前記
第１主増幅器の前記第１入力ノードに結合されており、
更に前記第１補正ループ増幅器の前記出力ノードと前記
第１主増幅器の前記第２入力ノードとの間に結合された
第１抵抗器とを備え、更に、前記バランスされた出力信
号のうちの前記負の信号成分を発生するための第２電力
増幅回路を含み、前記第２電力増幅回路が、第１入力ノ
ード、第２入力ノードおよび出力ノードを有する第２主
増幅器と、前記第２主増幅器の前記第１入力ノードと前
記出力ノードとの間に結合された第２フィードバック抵
抗器と、第１入力ノード、第２入力ノードおよび出力ノ
ードを有する第２補正ループ増幅器とを備え、該第２補
正ループ増幅器の前記第１入力ノードが前記第２主増幅
器の前記第１入力ノードに結合されており、更に前記第
２補正ループ増幅器の前記出力ノードと前記第２主増幅
器の前記第２入力ノードとの間に結合された第２抵抗器
とを備えた、差動出力増幅回路。
【００６８】（１４） 前記電力増幅回路が、第１信号
入力ノードと第２信号入力ノードとを有する差動信号入
力端を含む、第１３項記載の回路。 （１５） 前記電力増幅回路がシングルエンド信号入力
端を含む、第１３項記載の回路。
入力ノードと第２信号入力ノードとを有する差動信号入
力端を含む、第１３項記載の回路。 （１５） 前記電力増幅回路がシングルエンド信号入力
端を含む、第１３項記載の回路。
【００６９】（１６） 主増幅器と補正増幅器とを備
え、前記主増幅器が第１入力ノード、第２入力ノードお
よび出力ノードを有し、前記補正増幅器が第１入力ノー
ド、第２入力ノードおよび出力ノードを有する、増幅回
路内のひずみを補正するための方法であって、前記主増
幅器の出力ノードからの出力信号を第１抵抗器を介して
前記主増幅器の第１入力ノードまでフィードバックする
工程と、前記出力信号を前記抵抗器を介して前記補正増
幅器の第１入力ノードまでフィードバックする工程と、
前記補正増幅器の前記出力ノードにおいて補正信号を発
生する工程と、第２抵抗器を介して前記主増幅器の第２
入力ノードに前記補正信号を供給する工程とを備えた、
増幅回路内のひずみを補正する方法。
え、前記主増幅器が第１入力ノード、第２入力ノードお
よび出力ノードを有し、前記補正増幅器が第１入力ノー
ド、第２入力ノードおよび出力ノードを有する、増幅回
路内のひずみを補正するための方法であって、前記主増
幅器の出力ノードからの出力信号を第１抵抗器を介して
前記主増幅器の第１入力ノードまでフィードバックする
工程と、前記出力信号を前記抵抗器を介して前記補正増
幅器の第１入力ノードまでフィードバックする工程と、
前記補正増幅器の前記出力ノードにおいて補正信号を発
生する工程と、第２抵抗器を介して前記主増幅器の第２
入力ノードに前記補正信号を供給する工程とを備えた、
増幅回路内のひずみを補正する方法。
【００７０】（１７） 前記主増幅器の第１入力ノード
および第２入力ノードで差動入力信号を受信することを
更に含む、第１６項記載の方法。 （１８） 前記電力増幅回路が、ローパスフィルタ、ハ
イパスフィルタおよびバンドパスフィルタから成る群か
ら選択されたフィルタ機能を前記差動入力信号に対して
実行することを更に含む、第１７項記載の方法。 （１９） 前記主増幅器の第１入力ノードおよび第２入
力ノードでシングルエンド入力信号を受信することを更
に含む、第１６項記載の方法。 （２０） 前記電力増幅回路が、入力信号に対して負の
利得を有する、第１６項記載の方法。 （２１） 前記利得が１未満である、第１６項記載の方
法。 （２２） シングルエンドの出力信号を発生することを
更に含む、第１６項記載の方法。 （２３） 差動出力信号を発生することを更に含む、第
１６項記載の方法。
および第２入力ノードで差動入力信号を受信することを
更に含む、第１６項記載の方法。 （１８） 前記電力増幅回路が、ローパスフィルタ、ハ
イパスフィルタおよびバンドパスフィルタから成る群か
ら選択されたフィルタ機能を前記差動入力信号に対して
実行することを更に含む、第１７項記載の方法。 （１９） 前記主増幅器の第１入力ノードおよび第２入
力ノードでシングルエンド入力信号を受信することを更
に含む、第１６項記載の方法。 （２０） 前記電力増幅回路が、入力信号に対して負の
利得を有する、第１６項記載の方法。 （２１） 前記利得が１未満である、第１６項記載の方
法。 （２２） シングルエンドの出力信号を発生することを
更に含む、第１６項記載の方法。 （２３） 差動出力信号を発生することを更に含む、第
１６項記載の方法。
【００７１】（２４） 全高調波ひずみが低い信号増幅
をするよう、主増幅器と共に補正ループ増幅器を利用す
るための装置および方法である。補正増幅器は好ましく
は主増幅器の第１入力端に直接結合された入力端と、抵
抗器を介し、主増幅器の第２入力端に結合された出力端
とを有する。補正増幅器の第２入力端は、好ましくは分
圧器またはＲＣネットワークを介し、信号入力端に結合
されている。好ましい実施例は、従来の回路よりもＴＨ
Ｄが改善された電力増幅器を提供する。この回路は極め
てフレキシブルであり、所望する場合にはローパスフィ
ルタ機能、ハイパスフィルタ機能またはバンドパスフィ
ルタ機能を内蔵できる。更に、この電力増幅器はシング
ルエンド入力端と出力端または差動入力端と出力端の任
意の組み合わせで実現できる。
をするよう、主増幅器と共に補正ループ増幅器を利用す
るための装置および方法である。補正増幅器は好ましく
は主増幅器の第１入力端に直接結合された入力端と、抵
抗器を介し、主増幅器の第２入力端に結合された出力端
とを有する。補正増幅器の第２入力端は、好ましくは分
圧器またはＲＣネットワークを介し、信号入力端に結合
されている。好ましい実施例は、従来の回路よりもＴＨ
Ｄが改善された電力増幅器を提供する。この回路は極め
てフレキシブルであり、所望する場合にはローパスフィ
ルタ機能、ハイパスフィルタ機能またはバンドパスフィ
ルタ機能を内蔵できる。更に、この電力増幅器はシング
ルエンド入力端と出力端または差動入力端と出力端の任
意の組み合わせで実現できる。
【００７２】本願は「増幅回路のためのひずみ補正ルー
プ」を発明の名称とし、２０００年１月２６日に本願出
願人により出願され、係属中の米国特許出願第（代理人
整理番号28148）号に基づく出願である。
プ」を発明の名称とし、２０００年１月２６日に本願出
願人により出願され、係属中の米国特許出願第（代理人
整理番号28148）号に基づく出願である。
【図面の簡単な説明】
【図１】従来の増幅器の略図である。
【図２】入力端が分圧器を介して主増幅器の出力端へ接
続された補正増幅器を含む増幅回路の略図である。
続された補正増幅器を含む増幅回路の略図である。
【図３】入力端が、主増幅器の入力端に直接結合されて
いる補正増幅器を含む、好ましい実施例の回路の略図で
ある。
いる補正増幅器を含む、好ましい実施例の回路の略図で
ある。
【図４】図３に示された回路の信号フロー図である。
【図５】好ましい実施例のローパスフィルタの略図であ
る。
る。
【図６】好ましい実施例のハイパスフィルタの略図であ
る。
る。
【図７】好ましい実施例のバンドパスフィルタの略図で
ある。
ある。
【図８】正利得のシングルエンド入力構造の略図であ
る。
る。
【図９】負利得のシングルエンド入力構造の略図であ
る。
る。
【図１０】シングルエンド入力端−バランス出力端構造
の略図である。
の略図である。
【図１１】バランス入力端−出力端構造の略図である。
【図１２】主増幅器の略図である。
【図１３】補正増幅器の略図である。
【図１４】好ましい実施例の電力増幅器の略図である。
【図１５】信号対ひずみ比と周波数の関係を示すグラフ
である。
である。
３００ 増幅回路 ３０２ コンデンサ ３０４ 抵抗器
フロントページの続き Ｆターム(参考） 5J069 AA01 AA41 CA27 FA15 HA10 HA17 HA25 HA29 KA00 KA05 KA09 KA62 MA11 MA21 SA06 TA01 TA03 5J090 AA01 AA41 CA27 FA15 GN01 GN06 HA10 HA17 HA25 HA29 KA00 KA05 KA09 KA62 MA11 MA21 SA06 TA01 TA03 5J091 AA01 AA41 CA27 FA15 HA10 HA17 HA25 HA29 KA00 KA05 KA09 KA62 MA11 MA21 SA06 TA01 TA03 UW09
Claims (2)
- 【請求項１】 第１入力ノード、第２入力ノードおよび
出力ノードを有する主増幅器と、 前記主増幅器の前記第１入力ノードと前記出力ノードと
の間に結合されたフィードバック抵抗器と、 第１入力ノード、第２入力ノードおよび出力ノードを有
する補正ループ増幅器であって、前記第１入力ノードが
前記主増幅器の前記第１入力ノードに結合された前記補
正ループ増幅器と、 前記補正ループ増幅器の前記出力ノードと前記主増幅器
の前記第２入力ノードとの間に結合された第１抵抗器
と、を備えた電力増幅回路。 - 【請求項２】 主増幅器と補正増幅器とを備え、前記主
増幅器が第１入力ノード、第２入力ノードおよび出力ノ
ードを有し、前記補正増幅器が第１入力ノード、第２入
力ノードおよび出力ノードを有する、増幅回路内のひず
みを補正するための方法であって、 前記主増幅器の出力ノードからの出力信号を第１抵抗器
を介して前記主増幅器の第１入力ノードまでフィードバ
ックする工程と、 前記出力信号を前記抵抗器を介して前記補正増幅器の第
１入力ノードまでフィードバックする工程と、 前記補正増幅器の前記出力ノードに補正信号を発生する
工程と、 第２抵抗器を介して前記主増幅器の第２入力ノードに前
記補正信号を供給する工程とを備えた、増幅回路内のひ
ずみを補正する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/615,377 US6501332B1 (en) | 2000-07-13 | 2000-07-13 | Apparatus and method for electrical signal amplification |
| US615377 | 2000-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002076788A true JP2002076788A (ja) | 2002-03-15 |
| JP2002076788A5 JP2002076788A5 (ja) | 2008-07-17 |
Family
ID=24465088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001213877A Abandoned JP2002076788A (ja) | 2000-07-13 | 2001-07-13 | 電気信号を増幅する装置および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6501332B1 (ja) |
| EP (1) | EP1176711B1 (ja) |
| JP (1) | JP2002076788A (ja) |
| KR (1) | KR100836279B1 (ja) |
| TW (1) | TW521486B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2390946B (en) * | 2002-07-10 | 2006-07-12 | Aubrey Max Sandman | Electronic amplifier circuit |
| GB0228278D0 (en) | 2002-12-04 | 2003-01-08 | Ibm | Amplifier arrangement, circuit and method with improved common mode rejection ratio |
| CN108173588A (zh) * | 2018-01-26 | 2018-06-15 | 商洛学院 | 一种无线电子通信信号放大器 |
| US11689166B2 (en) * | 2021-02-04 | 2023-06-27 | Analog Devices International Unlimited Company | Circuitry for reducing distortion over a wide frequency range |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61258513A (ja) * | 1985-05-13 | 1986-11-15 | Nec Corp | 直線性補償回路 |
| GB8809206D0 (en) * | 1988-04-19 | 1988-05-25 | Otec Electronics Ltd | Amplifier circuit |
| US4941076A (en) * | 1988-10-12 | 1990-07-10 | Zenith Electronics Corporation | Start-up circuit for a high voltage DC to AC converter |
| US5264804A (en) * | 1992-02-05 | 1993-11-23 | Kabushiki Kaisha Toshiba | Lowpass filter with improved D.C. offset performance |
| US5365189A (en) * | 1993-03-17 | 1994-11-15 | The Governors Of The University Of Alberta Intellectual Property & Contracts Office University Of Alberta | Drift free low noise composite amplifier and method of operation thereof |
| JPH0746082A (ja) * | 1993-07-30 | 1995-02-14 | Nippondenso Co Ltd | フィルタ回路 |
| WO1997049176A1 (en) * | 1996-06-21 | 1997-12-24 | Philips Electronics N.V. | Bridge amplifier with feedback over the load |
| KR19990032689A (ko) * | 1997-10-20 | 1999-05-15 | 윤종용 | 의율궤환 증폭기 |
| US5969575A (en) * | 1997-12-11 | 1999-10-19 | Alcatel | Class A/F amplifier having second and third order harmonic input and output filtering and self bias distortion correction |
| JP2000068945A (ja) * | 1998-08-25 | 2000-03-03 | Oki Electric Ind Co Ltd | 光受信装置 |
| DE19858078B4 (de) * | 1998-12-16 | 2012-04-12 | Nokia Mobile Phones Ltd. | Signalverstärkerschaltung mit symmetrischen Ein- und Ausgängen |
-
2000
- 2000-07-13 US US09/615,377 patent/US6501332B1/en not_active Expired - Lifetime
-
2001
- 2001-07-13 JP JP2001213877A patent/JP2002076788A/ja not_active Abandoned
- 2001-07-13 EP EP01000295A patent/EP1176711B1/en not_active Expired - Lifetime
- 2001-07-13 KR KR1020010042254A patent/KR100836279B1/ko active IP Right Grant
-
2002
- 2002-03-26 TW TW091105810A patent/TW521486B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020007192A (ko) | 2002-01-26 |
| TW521486B (en) | 2003-02-21 |
| EP1176711B1 (en) | 2011-06-15 |
| US6501332B1 (en) | 2002-12-31 |
| KR100836279B1 (ko) | 2008-06-09 |
| EP1176711A2 (en) | 2002-01-30 |
| EP1176711A3 (en) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7388425B2 (en) | PWM digital amplifier with high-order loop filter | |
| US7843263B2 (en) | Power amplifier with noise shaping function | |
| CN109818583A (zh) | 具有用于抑制斩波纹波的高通滤波器的斩波放大器 | |
| US20170346456A1 (en) | Active rc filters | |
| JP2851197B2 (ja) | 雑音抑止回路 | |
| JPH04250710A (ja) | オーディオ回路 | |
| JP2002076788A (ja) | 電気信号を増幅する装置および方法 | |
| US20070024364A1 (en) | Amplifier and amplification method | |
| JP4127085B2 (ja) | Ｄクラス電力増幅回路 | |
| AbuShawish et al. | Digitally programmable gain and tunable band-width DPOTA based bio-medical amplifier | |
| JPH04111510A (ja) | 増幅回路 | |
| CN101557200B (zh) | 可噪声修整的功率放大器 | |
| JP3207277B2 (ja) | アクティブフィルタ回路 | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JP2716398B2 (ja) | フィルタ回路 | |
| CN107196625B (zh) | 积分器、滤波器以及积分方法 | |
| JPS62284506A (ja) | 電力増巾器 | |
| JP3619491B2 (ja) | 超音波診断装置の送信回路 | |
| JP3041871B2 (ja) | 信号補正回路 | |
| JP2023068566A (ja) | アナログフロントエンド回路、及び大規模集積回路 | |
| CN114430254A (zh) | 可抑制差模电源噪声的d类放大器 | |
| JP2007312001A (ja) | 多段差動増幅器 | |
| AKSOY et al. | Transresistance Multifunction Filter Using Current Feedback Amplifier | |
| JPH05304438A (ja) | 差動フィルタ回路 | |
| JPH11112240A (ja) | プリアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20081210 |