JP2015138032A - 試験測定システム及び等化フィルタ計算方法 - Google Patents

試験測定システム及び等化フィルタ計算方法 Download PDF

Info

Publication number
JP2015138032A
JP2015138032A JP2015009228A JP2015009228A JP2015138032A JP 2015138032 A JP2015138032 A JP 2015138032A JP 2015009228 A JP2015009228 A JP 2015009228A JP 2015009228 A JP2015009228 A JP 2015009228A JP 2015138032 A JP2015138032 A JP 2015138032A
Authority
JP
Japan
Prior art keywords
test
probe
source impedance
dut
equalization filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015009228A
Other languages
English (en)
Other versions
JP6604725B2 (ja
Inventor
ジョーン・ジェイ・ピカード
J Pickerd John
ウィリアム・エイ・ハーゲルップ
A Hagerup William
ウィリアム・キュー・ロー
William Q Law
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2015138032A publication Critical patent/JP2015138032A/ja
Application granted granted Critical
Publication of JP6604725B2 publication Critical patent/JP6604725B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/029Software therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Abstract

【課題】DUTの実際の信号源インピーダンスが仕様の公称値と異なっても、より適切な測定を行えるようにする。【解決手段】プローブ302は、DUT(被試験デバイス)304に接続されたると共に、試験測定装置300に接続される。メモリ306は、プローブのSパラメータを記憶する。試験測定装置300内には、試験測定装置300のSパラメータを記憶したメモリ308と、プロセッサ310と、表示装置312とがある。ユーザは、表示装置312を介して、等化フィルタ計算用のDUT304の公称信号源インピーダンスを指定できる。プロセッサ310は、プローブのSパラメータと、DUT公称信号源インピーダンスとを受けて、等化フィルタを計算する。【選択図】図3

Description

本発明は、大まかに言えば、信号取込みシステムに関し、特に、被測定デバイスにプローブ・チップを被試験デバイスにロードすることが原因の測定エラーを低減するシステム及び方法に関する。
オシロスコープなどのような試験測定装置と共に、信号取込みに利用される典型的なプローブには、周波数で変化するインピーダンスがある。試験測定装置及びプローブ・システムの帯域幅が従来よりも広くなるにつれて、被試験デバイス(DUT)にプローブ・チップをロードすることによって、応答がフラットでなくなる影響が従来のシステムよりも重大な問題となっている。
本願出願人による米国特許第6,725,170号(日本特許第4156826号に対応)には、プローブの周波数応答特性データ(例えば、Sパラメータ)を記憶し、異なる形式の試験測定装置の異なる入力チャンネルにプローブが接続されたときに、等化フィルタを演算できるようにする発明が開示されている。
米国特許第6725170号明細書 日本特許第4156826号公報 日本特許第4942940号公報
こうした従来の等化フィルタは、被試験デバイス(DUT)の信号源インピーダンス(出力インピーダンス)が50オームであるとして生成される。これは、DUTの信号源インピーダンスの公称値を50オームとすることが、一般的に多いからである。しかし、DUTの信号源インピーダンスが、仕様では公称値50オームとされていても、DUTの実際の信号源インピーダンスは、25オームから100オームの範囲に入ることが多い。これは、公称値の50オームというのは、典型的な条件において得られる目安となる値に過ぎないからである。よって、従来の方法を用いた場合、もしDUTの信号源インピーダンスが実際には50オームでないと、プローブをこうした回路にロードして受けた信号の取込み波形は、プローブを導入する前の回路の電圧を正確に表したものではない可能性がある。
そこで、DUTの信号源インピーダンスが変化した場合にも、より適切な等化フィルタを計算できることが必要である。
本発明の実施形態としては、試験測定システムがあり、これには、試験測定装置と、この試験測定装置に接続されるプローブと、このプローブに接続される被試験デバイスと、上記プローブの特性を表すパラメータを記憶するよう構成される少なくとも1つのメモリと、ユーザ・インタフェースと、プロセッサとが含まれる。ユーザ・インタフェースは、被試験デバイスの公称(nominal)の信号源インピーダンスを受けるように構成される。プロセッサは、メモリからプローブの特性を表すパラメータと、ユーザ・インタフェースからの被試験デバイスの公称信号源インピーダンスとを受け、これらプローブ特性を表すパラメータと公称信号源インピーダンスとを用いて等化フィルタを計算する。等化フィルタは、被試験デバイスの測定が原因で生じる被試験デバイスの負荷を補償(相殺:compensate)するのに適したものである。言い換えると、被試験デバイスの測定のためにプローブを被試験デバイスにロードする(このため、プローブによる負荷が試験デバイスに与えられる)影響を補償(相殺:compensate)するのに適している。
本発明の別の実施形態としては、試験測定システムで使用する等化フィルタを計算する方法がある。この方法は、
試験測定装置のプローブの特性を表すパラメータをプロセッサが受ける処理と、
被試験デバイスの公称信号源インピーダンスをユーザ・インタフェースを介してプロセッサが受ける処理と、
プローブの特性を表すパラメータと、被試験デバイスの公称信号源インピーダンスとに基いて、被試験デバイスの測定が原因で生じる被試験デバイスの負荷を補償(相殺:compensate)するのに適した等化フィルタを算出する処理と
を含んでいる。
本発明を別の観点から見ると、本発明の概念1は、試験測定システムであって、
試験測定装置と、
該試験測定装置に接続されたプローブと、
該プローブと接続された被試験デバイスと、
上記プローブの特性を表すパラメータを記憶するよう構成された少なくとも1つのメモリと、
上記被試験デバイスの公称信号源インピーダンスを受けるよう構成されたユーザ・インタフェースと、
上記メモリからの上記プローブの特性を表すパラメータと、上記ユーザ・インタフェースからの上記被試験デバイスの上記公称信号源インピーダンスとを受けると共に、上記メモリからの上記プローブの特性を表すパラメータと、上記ユーザ・インタフェースからの上記被試験デバイスの上記公称信号源インピーダンスとを用いて等化フィルタを計算するよう構成されるプロセッサと
を具えている。
本発明の概念2は、上記概念1の試験測定システムであって、上記メモリが、更に上記試験測定装置の特性を表すパラメータを記憶するよう構成され、
上記プロセッサが、上記試験測定装置の特性を表す上記パラメータを受けて、上記試験測定装置の特性を表す上記パラメータを用いて上記等化フィルタを計算するよう構成されている。
本発明の概念3は、上記概念1の試験測定システムであって、上記プローブの特性を表すパラメータがSパラメータであることを特徴としている。
本発明の概念4は、上記概念1の試験測定システムであって、上記プローブの特性を表すパラメータがTパラメータであることを特徴としている。
本発明の概念5は、上記概念2の試験測定システムであって、上記プローブ及び上記試験測定装置の特性を表すパラメータがSパラメータであることを特徴としている。
本発明の概念6は、上記概念2の試験測定システムであって、上記プローブ及び上記試験測定装置の特性を表すパラメータがTパラメータであることを特徴としている。
本発明の概念7は、上記概念1の試験測定システムであって、上記ユーザ・インタフェースが、実数の公称信号源インピーダンスを受けるよう構成されることを特徴としている。
本発明の概念8は、上記概念1の試験測定システムであって、上記ユーザ・インタフェースが、複素数の公称信号源インピーダンスを受けるよう構成されることを特徴としている。
本発明の概念9は、上記概念1の試験測定システムであって、
上記ユーザ・インタフェースが、上記被試験デバイスの試験ポイントの特性を表すパラメータを受けるよう更に構成され、
上記プロセッサが、上記被試験デバイスの上記試験ポイントの特性を表す上記パラメータを受けて、上記被試験デバイスの上記試験ポイントの特性を表す上記パラメータを用いて上記等化フィルタを計算するよう更に構成されることを特徴としている。
本発明の概念10は、上記概念1の試験測定システムであって、ユーザが公称等化表示をオンにできるように、上記ユーザ・インタフェースが更に構成されていることを特徴としている。
本発明の概念11は、上記概念1の試験測定システムであって、ユーザがプローブ・ロード・フィルタの利用を選択できるように、上記ユーザ・インタフェースが更に構成されていることを特徴としている。
本発明の概念12は、上記概念1の試験測定システムであって、
上記等化フィルタで変更された、上記被試験デバイスから受けた信号を表す波形を表示するよう構成された表示装置を更に具えることを特徴としている。
本発明を更に別の観点から見ると、本発明の概念13は、試験測定システムで使用する等化フィルタを計算する方法であって、
試験測定装置のプローブの特性を表すパラメータをプロセッサが受ける処理と、
被試験デバイスの公称信号源インピーダンスをユーザ・インタフェースを介して上記プロセッサが受ける処理と、
上記プローブの特性を表す上記パラメータと、上記被試験デバイスの上記公称信号源インピーダンスとに基いて、上記被試験デバイスの測定が原因で生じる上記被試験デバイスの負荷を補償(相殺:compensate)するのに適した等化フィルタを算出する処理と
を具えている。
本発明の概念14は、上記概念12の方法であって、上記プローブの特性を表すパラメータがSパラメータであることを特徴としている。
本発明の概念15は、上記概念12の方法であって、上記プローブの特性を表すパラメータがTパラメータであることを特徴としている。
図1は、理想の入力信号波形と、50オームの信号源インピーダンスを有するDUTにプローブ・チップをロードした場合の出力信号波形とを示す。 図2は、図1の理想的な入力信号波形と、DUTの信号源インピーダンス値を変化させたときの出力信号波形とを示す。 図3は、本発明による試験測定システムの一例のブロック図を示す。 図4は、本発明の実施形態におけるユーザ・インタフェースの例を示す。 図5は、本発明の実施形態におけるユーザ・インタフェースの別の例を示す。 図6は、本発明を用いて計算された種々の等化フィルタを示す。 図7は、1つの理想的な入力波形と、種々のDUT信号源インピーダンスに関して異なる等化フィルタを用いた種々の出力波形を示す。
以下に示す複数の図面において、類似又は対応する要素には、同じ符号を付して説明する。なお、これら図面において、各要素の縮尺は、説明の都合上、必ずしも同一ではない。
試験測定装置用の伝統的なアクセサリ(プローブ等)は、50オームの信号源インピーダンスを有するDUT中の被試験回路にアクセサリが接続されているときに、アクセサリの最も望ましい周波数応答が生じるように設計されている。アクセサリは、接続されても被試験回路の電気信号に影響を与えないのが理想ではあるが、現実には、被試験回路の負荷となって、いくらかの影響を与えてしまうので、DUTの被試験回路から読み出された波形に歪みを生じさせてしまう。そこで、従来のアクセサリには、等化処理ハードウェアを内蔵し、アクセサリが回路にロードされる前の波形により近い波形に出力波形を修正するものがある(即ち、アクセサリが接続されていない状態と等化な状態となるように処理する)。この場合、等化フィルタが計算されて、DUTから取り込まれた波形サンプルを処理するのに利用され、DUT中の被試験回路から読み出された波形に含まれた信号劣化又は悪影響が補償(相殺)され、プローブ・チップによるDUTへの負荷の影響が効果的にディエンベッド(除去)される。図1は、50オームの信号源インピーダンスを有するDUTにプローブ・チップをロードした場合において、理想的な入力パルス波形102に対して、従来の手法を用いて試験測定装置で得られる出力応答波形100を示している。
しかし、DUTの信号源インピーダンスが、その仕様の公称値では50オームとされていても、実際には、DUTの信号源インピーダンスは、25オームから100オームの範囲に入ることが多い。これは、公称値の50オームというのは、典型的な条件において得られる目安となる値に過ぎないからである。
図2は、従来の方法において、DUTの信号源インピーダンスが50オームでない場合に、図1に示す理想の入力信号102から、出力信号がどのように変化するかを示している。図2に示すように、DUTの信号源インピーダンスの値によっては、出力信号波形中のエラーは、かなり大きなものになり得る。
図2に見られるエラーは、等化フィルタを計算するためのDUTの公称信号源インピーダンスを、ユーザが指定できるようにすることで低減できる。
図3は、本発明による試験測定システムの一例のブロック図である。図3に示すように、本発明による試験測定システムには、試験測定装置300と、DUT304に接続されたプローブ302とがある。試験測定装置300は、例えば、オシロスコープとしても良い。更に、試験測定装置300は、スペクトラム・アナライザ、ロジック・アナライザなどのような他の任意の試験測定装置としても良い。
プローブ302にはメモリ306があり、プローブの特性を表すSパラメータを記憶する。これに代えて、プローブの特性を表すTパラメータやその他の形式のパラメータをメモリ306に記憶するようにしても良い。こうしたパラメータは、プローブ302の製造時に測定して、メモリ306に記憶させるようにしても良い。これに代えて、パラメータを試験測定装置300のメモリ308に記憶させたり、外部記憶装置(図示せず)やインターネット(図示せず:いわゆる、クラウド)上などに保存して読み出せるようにしても良い。いずれにしても、こうしたパラメータは、詳しくは後述のように、等化フィルタを計算するために、プロセッサ310に供給される必要がある。
上述の如く、試験測定装置300にもメモリ308がある。メモリ308は、試験測定装置300の特性を表すSパラメータを記憶し、これは、例えば、製造時に測定される。これに代えて、試験測定装置300の特性を表すTパラメータやその他の形式のパラメータをメモリ306に記憶し、利用するようにしても良い。メモリ308と共に、試験測定装置300は、表示装置312及びプロセッサ310も有している。
動作中、試験測定装置300は、プローブ302を介してDUT304に接続される。表示装置312は、図4に示すようなユーザ・インタフェース(ユーザ・メニュー)400を表示する。ユーザ・メニュー400の入力フィールド402にDUTの公称信号源インピーダンスの値を入力することによって、ユーザは、等化フィルタ計算用のDUTの公称信号源インピーダンスを指定できる。この等化フィルタ計算用公称信号源インピーダンスは、DUTの仕様にある公称信号源インピーダンスと異なっても良く、DUTの仕様にある公称信号源インピーダンスに代えて、この等化フィルタ計算用公称信号源インピーダンスが等化フィルタの算出に利用される。ユーザは、ユーザ・メニュー400において、DUTの公称信号源インピーダンスを実数値又は複素数値のどちらかで指定できる。すると、この公称信号源インピーダンスは、システムで目標とする理想的な応答を得るための等化フィルタの計算の一部として利用される。
ユーザ・メニュー400には、ユーザがプローブ等化フィルタをオン・オフするためのオプション404がある。これによって、ある特定のDUTでは等化フィルタがない方が良い結果が得られる場合に、ユーザは、等化フィルタをオフにできる。ユーザ・メニュー400には、ユーザが公称等化処理表示を使用するか否かを選択可能にするオプション406もある。公称等化処理表示では、プローブがまるでDUTの回路にロードされていないかのような波形を表示する。ユーザは、更に、ユーザ・メニュー400において、プローブ・ロード・フィルタを使うか否かのオプション408も選択できる。プローブ・ロード・フィルタは、プローブをDUT回路にロードした状態のプローブ・チップでの電圧波形を表示可能にする。
図5に示すように、ユーザ・メニュー400が、メニュー500を更に含んでいても良く、これによって、ユーザは、DUTの試験ポイントの特性を表すSパラメータをロード可能になる(具体的には、例えば、Sパラメータ・ファイルを指定する)。この場合、等化フィルタは、DUTの公称信号源インピーダンスとDUT試験ポイントに関するSパラメータの両方を用いて算出される。
ユーザが、表示装置312上でユーザ・メニュー40に全ての必要な情報を入力すると、それら情報は、試験測定装置300のプロセッサ310へ送られる。更に、プローブのメモリ306に記憶されているプローブの特性を表すSパラメータも試験測定装置300のプロセッサ310へ送られる。続いて、プロセッサ310は、プローブのSパラメータと、ユーザが提供したDUTの公称信号源インビーダンスとを用いて、DUTからの信号をもっと正確に表示するための等化フィルタを算出する。更にいっそう正確な表示を行うために、プロセッサ310は、試験測定装置300内のメモリ308に記憶された試験測定装置300のSパラメータと、これに加えて、もしユーザがDUTの試験ポイントに関するSパラメータをメニュー500を介して試験測定装置300にロードした場合には、DUTの試験ポイントに関するSパラメータとを更に用いて、等化フィルタを算出しても良い。
図6は、種々の公称信号源インピーダンス値のそれぞれに関して、プロセッサ310が生成した種々の等化フィルタを示している。図6に示すように、これら等化フィルタは、公称信号源インピーダンス値のそれぞれによって異なり、各等化フィルタは、DUT中の被試験回路からの信号のより正確な表示(信号波形表示)を表示装置上で生成してユーザに提示するよう機能する。
図7は、ユーザが入力した入力公称信号源インピーダンス値を用いた等化フィルタを適用した複数の出力波形を示している。例えば、図7は、1つの入力波形700と、複数のDUT信号源インピーダンス値に関する複数の出力波形702を示している。図7に示すように、複数のDUT信号源インピーダンス値のそれぞれに関して、ユーザが入力した公称DUTインピーダンスを用いて計算された等化フィルタを適用した後では、複数の出力波形は、図2に示す出力波形とは違って、ほぼ等しい。
本発明によれば、ユーザは、プローブのチップに適用される等化フィルタを制御できる。ユーザは、DUTの基準となる信号源インピーダンス(公称信号源インピーダンス)を指定でき、プローブから読み出された測定によるSパラメータに基づいて、試験測定装置が等化フィルタを算出する。より精密な等化フィルタを生成するために、試験測定装置のSパラメータと、DUTの試験ポイントのSパラメータの一方又は両方を用いるようにしても良い。上述の説明では、等化フィルタの計算においてSパラメータを用いたが、当業者であれば、例えば、Tパラメータなどのように、プローブ、試験測定装置(オシロスコープなど)、DUT試験ポイントの特性を表す他の任意のパラメータを利用可能なことが理解できよう。
上述の説明では、例えばオシロスコープのような時間領域信号を表示する試験測定装置を前提として、本発明の実施形態を図示し、記述してきたが、本発明による実施形態は、例えば、掃引型スペクトラム・アナライザ、シグナル・アナライザ、ベクトル・シグナル・アナライザ、リアルタイム・スペクトラム・アナライザなどのような周波数領域信号を表示する任意の試験測定装置でも利用可能である。また、測定分野では、周知のように、本発明を実施するに当たっては、最初に、特性が既知又は正常に動作することがわかっているデバイスからの入力信号をプローブを介して試験測定装置で取込むことで出力信号を得て、この出力信号が適切なものとなるように、等化フィルタ計算に使用するDUT信号源インピーダンスを調整するなど、システムを適切な状態に校正した後に、被試験デバイスの試験を行うようにようにしても良いのは当然である。
種々の実施形態において、本発明の構成要素は、ハードウェア、ソフトウエア又はこれらの組み合わせで実現されても良く、更に、汎用マイクロプロセッサ、デジタル・シグナル・プロセッサ(DSP)、特定用途向けIC(ASIC)、フィールド・プログラマブル・ゲート・アレー(FPGA)などから構成されても良い。
図示した実施形態を参照しながら本発明の原理を説明してきたが、こうした原理から離れることなく、図示した実施形態の構成や詳細を変更したり、望ましい形態に組み合わせても良いことが理解できよう。
300 試験測定装置
302 プローブ
304 被測定デバイス
306 プローブのメモリ
308 試験測定装置のメモリ
310 プロセッサ
312 表示装置
400 ユーザ・メニュー
402 DUT公称信号源インピーダンス入力フィールド
404 等化フィルタのオン・オフ選択オプション
406 公称等化処理表示選択オプション
408 プローブをロードした状態の表示選択オプション
500 DUT試験ポイントSパラメータ・ファイル指定用フィールド

Claims (2)

  1. 試験測定装置と、
    該試験測定装置に接続されたプローブと、
    該プローブと接続された被試験デバイスと、
    上記プローブの特性を表すパラメータを記憶するよう構成された少なくとも1つのメモリと、
    上記被試験デバイスの公称信号源インピーダンスを受けるよう構成されたユーザ・インタフェースと、
    上記メモリからの上記プローブの特性を表すパラメータと、上記ユーザ・インタフェースからの上記被試験デバイスの上記公称信号源インピーダンスとを受けると共に、上記メモリからの上記プローブの特性を表すパラメータと、上記ユーザ・インタフェースからの上記被試験デバイスの上記公称信号源インピーダンスとを用いて等化フィルタを計算するよう構成されるプロセッサと
    を具える試験測定システム。
  2. 試験測定システムで使用する等化フィルタを計算する方法であって、
    試験測定装置のプローブの特性を表すパラメータをプロセッサが受ける処理と、
    被試験デバイスの公称信号源インピーダンスをユーザ・インタフェースを介して上記プロセッサが受ける処理と、
    上記プローブの特性を表す上記パラメータと、上記被試験デバイスの上記公称信号源インピーダンスとに基いて、上記被試験デバイスの測定が原因で生じる上記被試験デバイスの負荷を補償するのに適した等化フィルタを算出する処理と
    を具える等化フィルタ計算方法。
JP2015009228A 2014-01-24 2015-01-21 試験測定システム及び等化フィルタ計算方法 Active JP6604725B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/164016 2014-01-24
US14/164,016 US9772391B2 (en) 2014-01-24 2014-01-24 Method for probe equalization

Publications (2)

Publication Number Publication Date
JP2015138032A true JP2015138032A (ja) 2015-07-30
JP6604725B2 JP6604725B2 (ja) 2019-11-13

Family

ID=52358674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009228A Active JP6604725B2 (ja) 2014-01-24 2015-01-21 試験測定システム及び等化フィルタ計算方法

Country Status (4)

Country Link
US (1) US9772391B2 (ja)
EP (1) EP2905625B1 (ja)
JP (1) JP6604725B2 (ja)
CN (1) CN104808027A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10429482B2 (en) * 2014-05-30 2019-10-01 Oracle International Corporation De-embedding and calibration of mirror symmetric reciprocal networks
CN107957515A (zh) 2016-10-14 2018-04-24 泰克公司 通过波形监视的阻抗测量
US10436827B2 (en) * 2016-11-15 2019-10-08 Rohde & Schwarz Gmbh & Co. Kg Measurement device and method for measuring the impedance of a device under test
JP7402597B2 (ja) * 2018-06-11 2023-12-21 テクトロニクス・インコーポレイテッド タッチスクリーンを有する試験測定プローブ
US11598805B2 (en) * 2019-06-06 2023-03-07 Tektronix, Inc. Low frequency S-parameter measurement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138097A (ja) * 1997-07-24 1999-02-12 Nec Corp 集積回路試験装置
JP2001318118A (ja) * 2000-04-28 2001-11-16 Trw Inc Fet等価回路モデル・パラメータの決定方法
WO2005093437A1 (ja) * 2004-03-26 2005-10-06 Nec Corporation 電気特性測定方法及び電気特性測定装置
US20080048677A1 (en) * 2006-08-23 2008-02-28 Kan Tan Signal analysis system and calibration method for measuring the impedance of a device under test

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0429561Y2 (ja) * 1987-08-18 1992-07-17
US4998026A (en) * 1989-04-19 1991-03-05 Hewlett-Packard Company Driver circuit for in-circuit overdrive/functional tester
US5213876A (en) * 1990-01-11 1993-05-25 Hewlett-Packard Company Flexible circuit card with laser-contoured VIAs and machined capacitors
US5012186A (en) * 1990-06-08 1991-04-30 Cascade Microtech, Inc. Electrical probe with contact force protection
US5264788A (en) * 1992-06-12 1993-11-23 Cascade Microtech, Inc. Adjustable strap implemented return line for a probe station
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
US5519327A (en) * 1994-06-10 1996-05-21 Vlsi Technology, Inc. Pulse circuit using a transmission line
US5804977A (en) * 1997-04-23 1998-09-08 Consiglio; Rosario J. Transmission line pulser discharge circuit
US6087841A (en) * 1997-10-01 2000-07-11 International Business Machines Corporation Contact test circuit
US6725170B1 (en) * 2000-11-22 2004-04-20 Tektronix, Inc. Smart probe apparatus and method for automatic self-adjustment of an oscilloscope's bandwidth
US20050185769A1 (en) * 2004-02-25 2005-08-25 Pickerd John J. Calibration method and apparatus
EP1818672B1 (de) * 2006-02-14 2012-08-29 Mettler-Toledo AG Messvorrichtung und Verfahren für den Betrieb der Messvorrichtung
US7660685B2 (en) 2006-08-02 2010-02-09 Lecroy Corporation Virtual probing
US7865319B1 (en) 2006-11-30 2011-01-04 Lecroy Corporation Fixture de-embedding method and system for removing test fixture characteristics when calibrating measurement systems
US7994801B2 (en) 2007-05-08 2011-08-09 Tektronix, Inc. Calibrated S-parameter measurements of a high impedance probe
CA2640787C (en) * 2008-10-08 2015-12-15 Sqi Diagnostics Systems Inc. Array fluorescence equalization method
US8650010B2 (en) * 2010-11-02 2014-02-11 Tektronix, Inc. Apparatus and method for generating a test signal with emulated crosstalk

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1138097A (ja) * 1997-07-24 1999-02-12 Nec Corp 集積回路試験装置
JP2001318118A (ja) * 2000-04-28 2001-11-16 Trw Inc Fet等価回路モデル・パラメータの決定方法
WO2005093437A1 (ja) * 2004-03-26 2005-10-06 Nec Corporation 電気特性測定方法及び電気特性測定装置
US20080048677A1 (en) * 2006-08-23 2008-02-28 Kan Tan Signal analysis system and calibration method for measuring the impedance of a device under test

Also Published As

Publication number Publication date
EP2905625A3 (en) 2016-01-20
EP2905625B1 (en) 2020-11-18
US20150212185A1 (en) 2015-07-30
EP2905625A2 (en) 2015-08-12
US9772391B2 (en) 2017-09-26
JP6604725B2 (ja) 2019-11-13
CN104808027A (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
JP6604725B2 (ja) 試験測定システム及び等化フィルタ計算方法
US9606212B1 (en) Systems and methods for time/frequency indexed pulse calibrations for vector network analyzers
US8891603B2 (en) Re-sampling S-parameters for serial data link analysis
JP2015064357A (ja) ディエンベッド・プローブ及び及び試験測定システム
US20110238383A1 (en) One-Port De-embedding Using Time Domain Substitution
JP2005241645A (ja) 校正方法及び装置
US9618599B2 (en) Characterization and correction of voltage probe, current probe and cable
JP5246172B2 (ja) 測定誤差の補正方法及び電子部品特性測定装置
KR102090014B1 (ko) 주파수 영역에서의 교정을 이용한 시간 영역 측정 방법
JP2015064356A (ja) 被測定デバイスのsパラメータ・セット決定方法及び試験測定システム
CN109283375B (zh) 监测信号发生器上的被测设备波形
WO2012105127A1 (ja) 測定誤差の補正方法及び電子部品特性測定装置
US10436827B2 (en) Measurement device and method for measuring the impedance of a device under test
US10591522B2 (en) Measurement apparatus
US11502759B2 (en) Circuitry distortion corrector, measurement device, correction data generator, and correction method
JP6910791B2 (ja) 信号測定方法
JP5458817B2 (ja) 電子部品の電気特性測定誤差の補正方法及び電子部品特性測定装置
US11693046B2 (en) Monitoring waveforms from waveform generator at device under test
JP4670549B2 (ja) 測定誤差の補正方法
JP2006242799A (ja) 測定誤差の補正方法及び電子部品特性測定装置
US10168411B2 (en) Measuring device and a method for measuring a high-frequency signal with deembedding
JP6389354B2 (ja) トータル・ネットワークの特性測定方法及び装置
KR20150080452A (ko) 전기장 프로브 모듈의 캘리브레이션 시스템 및 그 시스템을 이용한 캘리브레이션 방법
JP2023138489A (ja) ノイズを求めて特性を評価する方法及び試験測定装置
CN110967537A (zh) 在被测设备处监视来自波形发生器的波形

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20180119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

R155 Notification before disposition of declining of application

Free format text: JAPANESE INTERMEDIATE CODE: R155

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191015

R150 Certificate of patent or registration of utility model

Ref document number: 6604725

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250