JP2015135932A - ペルチェ冷却型icパッケージ - Google Patents

ペルチェ冷却型icパッケージ Download PDF

Info

Publication number
JP2015135932A
JP2015135932A JP2014007614A JP2014007614A JP2015135932A JP 2015135932 A JP2015135932 A JP 2015135932A JP 2014007614 A JP2014007614 A JP 2014007614A JP 2014007614 A JP2014007614 A JP 2014007614A JP 2015135932 A JP2015135932 A JP 2015135932A
Authority
JP
Japan
Prior art keywords
package
peltier
ceramic
peltier element
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014007614A
Other languages
English (en)
Inventor
睦郎 小倉
Mutsuro Ogura
睦郎 小倉
伸行 塩瀬
Nobuyuki Shiose
伸行 塩瀬
克彦 西田
Katsuhiko Nishida
克彦 西田
拓世 吉本
Takuyo Yoshimoto
拓世 吉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TAISE KK
Irspec Corp
Original Assignee
TAISE KK
Irspec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TAISE KK, Irspec Corp filed Critical TAISE KK
Priority to JP2014007614A priority Critical patent/JP2015135932A/ja
Publication of JP2015135932A publication Critical patent/JP2015135932A/ja
Pending legal-status Critical Current

Links

Abstract

【課題】対象チップサイズに対して、必要なペルチェ素子の面積を小さく保ち、ペルチェ素子底部における熱抵抗の軽減を図る。【解決手段】セラミックICパッケージ14のキャビティ底面上にペルチェ素子接続用電極5を形成し、ペルチェ素子1,2を直接ICパッケージ14に実装することにより、パッケージ底面における熱抵抗を低減する。更に従来のペルチェ素子用放熱側セラミック板4および電線を省略することにより冷却効率が優れ、配線の取り回しの必要が無いため、大型の半導体素子を搭載することが可能となる。また、パッケージの小型化に伴い、熱歪みの影響を軽減し信頼性が向上する。ペルチェ素子の底部から排出される熱により、パーケージが加熱され、素子冷却に伴う光学窓の結露を防止する。【選択図】図6

Description

本発明は、集積回路(IC)や撮像素子のための、電子冷却素子(ペルチェ素子)を用いた冷却パッケージに関するものである。
一般に半導体素子を冷却することは、熱雑音を抑制するために有効である。特に微弱光の検出が必要な撮像素子やエネルギーバンドギャップの狭い赤外光検出素子に於いては、素子を冷却することにより、光検出素子に発生する暗電流を抑制し高感度撮像装置を実現することができる。素子を冷却する手段としては、スターリングエンジンなど機械的冷凍機とペルチェモジュールを用いた電子冷凍機が用いられる。機械的冷凍機は、到達温度が低い利点があるが、消費電力や振動の影響があることや装置の容積が嵩張る等のため、極低温が必要な場合以外は用いられない。このため小型で省電力な装置、特に赤外線カメラのように可搬性が求められる装置においては、専らペルチェ冷却型の電子素子や撮像素子が用いられている。
ペルチェモジュールとは図1に示すようにP型ペルチェ素子1からN型ペルチェ素子2に電流を流すことにより冷却側セラミック板3の上面から下面の放熱側セラミック板4へ熱を移動させる能力をもつ半導体装置で、冷却および放熱側セラミック板3,4上に互い違いに形成されたアレイ状金属電極5によりP型およびN型ペルチェ素子を数珠つなぎに接続した素子である。放熱側セラミック板4に半田付けされた電線6から給電する。電流の向きを逆にすることにより加熱することができるため、温度制御機と併用することで精密な温度制御を必要とする各種製造装置や検査装置にも利用されている。
半導体装置においてもパッケージ全体をペルチェモジュールにより冷却することや、金属あるいはセラミックパッケージの内部に1段あるいは多段のペルチェモジュールを実装し、気密封止することにより、小型で低消費電力にて低温保持することが可能なため、ペルチェ冷却素子は個別光検出器や光検出器アレイの冷却や、光通信用レーザーダイオードの波長を安定させるための温度調節素子として多用されている。
図2は、3段ペルチェ素子をTO8と呼ばれる円形金属パッケージ9に搭載した従来の例を示す。到達冷却温度を下げるためにペルチェ素子1,2を3段に積層し、冷却側セラミック板3と放熱側セラミック板4の間に、冷却と放熱を兼ねた中間セラミック板を設けている。ペルチェ素子への給電は、リード線6を介して、ボンディングスタブ8に接続されている。また冷却温度の計測のために、サーミスター7が冷却側セラミック板3の側面に固定されている。
図3は、1次元光検出器アレイと1段ペルチェ素子を角型金属パッケージ9に搭載した従来の例を示す。冷却側セラミック板3の上に、1次元フォトダイオード(PD)アレイ10と電流アンプアレイ11が搭載されている。電流アンプアレイ11は数本のボンディングワイヤー12を介して、金属パッケージ9の底面に埋め込まれたボンディングスタ8に接続されている。これらは、窒素あるいは真空中にて、受光部が光学的に開口されるよう光学ガラスあるいは石英、サファイア等を用いた窓付き蓋13によりシールされ気密性が保たれている。
シリコン撮像素子や化合物半導体PDアレイ10と読み出し集積回路(ROIC)11とを高密度実装した2次元赤外撮像素子の場合は、端子数が30〜40と多いので、通常図4に示すように、撮像素子を通称CLCCと呼ばれる角型ICセラミックパッケージ14上に実装、ボンディングし、受光部が光学的に開口されるよう光学ガラスあるいは石英、サファイア等を用いてカバーされる。
特開2009−147403 特開2006−191465 特許第3151759号 特許第3518845 これらの受光/撮像素子の冷却方法としては、特許文献1に示されているようにパッケージ外部にペルチェ冷却素子を接続して間接的に撮像素子を冷却する方法が用いられている。このような従来の方法を分かり易く示した図5のように撮像モジュール20パッケージの下にペルチェ素子21を配置し、更にヒートシング22で排熱し、パッケージ全体を冷却する方法、および図2,3に示すようにパッケージ内にペルチェ素子を配置し、その冷却面側に受光素子を載せる方法の2通りが考えられる。現在は、接続する電極数により、単体およびラインセンサーの場合は図4、撮像素子の場合は図5の形式が多く用いられている。また特許文献2に示されているようにパッケージを用いずに撮像素子とペルチェ素子を筐体に実装する方法もあるが筐体を気密化する必要があり、素子の組み立て・検査などの生産性に問題がある。また、ICのボンディングパッドから、ペルチェモジュールの段差を越えてボンディングする必要があり、ボンディングワイヤーが長くなり、短絡、断線などの不具合を招き易い。また、半導体ICのように、500μm以下のボンディングパッド間隔に対応できない。特に、図2に示したような、多段式ペルチェ素子を用いる場合は、その困難が顕著になる。
大規模集積回路(LSI)や撮像素子を冷却する方法としてそれら素子を搭載したパッケージの外部にペルチェ冷却モジュールを接続する方法が用いられていたが冷却効率が悪く、またパッケージ自体が結露するため、結露対策を必要とした。また、ペルチェ素子をパッケージ内部に搭載した場合、パッケージサイズが大きくなり、必要なボンディングワイヤーが長くなり、撮像IC等で必要な多端子の接続が困難であった。
ペルチェ素子は熱を電気の力で移動させるものであるため、ペルチェ素子を用いて受光素子を冷却するためには、ペルチェ素子の下面において移動された熱に加えてペルチェ素子を駆動するための電力により発生する熱の放熱が必要になる。そのため、冷却効率を向上するためには、ペルチェモジュールの放熱側セラミック板4側における熱抵抗を極力小さくし、下部に発生する熱を有効にヒートシンク22に排熱することが求められる。また、外気を遮断するなど、パッケージ表面の冷却に伴う結露対策を講じる必要がある。
まず、図5に示すようにパッケージ全体を冷却する場合には十分大きな吸熱能力を有するペルチェモジュール21を使用しなければならず、それに消費する電力が増大する。また、ペルチェモジュールからの放熱のために熱量に見合った大型のヒートシンク22等の熱交換機が必要になり装置自体の大きさが大きくなる。さらに、受光素子だけでなくパッケージ全体を冷却するため、パッケージ周囲部に結露が生じ当該パッケージを搭載する基板の配線・同一基板内の他部品への水分の影響が避けられないという問題がある。
それに対し、図2,3のようにパッケージ内にペルチェ素子を収納し、その冷却面側に受光素子を配置する方法は、ペルチェ素子自体がパッケージ内に収納され、除湿された雰囲気内で気密シールがなされるため結露による問題は無くなる。また、パッケージ外に配置する方法に比べ受光素子を直接冷却できることから熱負荷が低減され消費電力を抑制できる等、図5の手法よりは有利な点が多い。
通常のペルチェモジュール搭載型パッケージにおいては冷却側および放熱側に電気絶縁とペルチェモジュールの電気配線を兼ねた電極パタン付きセラミック板3,4を準備し、そのセラミック板上に熱電半導体材料チップを接合する方法が採られている。従って、ペルチェモジュールの放熱側セラミック板から有効に排熱するために、金属材料を基材とした円形(図2)あるいは矩形(図3)のハーメティックシールパッケージが一般的であった。
一方、大規模集積回路(LSI)や撮像素子の場合、数十個の端子を外部に接続する必要があり、金属ワイヤーをガラスにて絶縁封止したハーメティックシールを用いた電極ポストでは、最小ピッチは、2.5mm程度が限界であり、必要な数を近接して配置することが困難となる。実際、図3において、ボンディングワイヤーの長さを2〜3mm以内に配置可能なピン数は10数本程度が限界である。また、プリント基板やICソケットの規格に適合させるためには、図4に示すように、CLCC(Ceramic Leaded Chip Carrier)やCPGA(Ceramic Pin Grid Array)など既存のセラミックパッケージ外形に準じた形状を有することが望ましい。
しかしながら、既存のセラミックパッケージ内に、従来のペルチェ素子の上下をセラミック板で挟んだ、図1に示すような従来型ペルチェ素子を実装する場合では、ペルチェ素子の放熱面側の熱抵抗が大きくペルチェ素子の冷却能力を低下させ、到達温度を低くできないという問題が生じる。また、電極5から電線6を用いてパッケージの端子に接続するために、配線を取り回しするためのスペースが必要になる。また、搭載されたICのボンディングパッドと、パッケージ側のボンディングパッドとは、概ね高さが一致するか少なくとも200μmの範囲に入る必要がある。また、ボンディングワイヤーの長さは、ワイヤーの太さにも依るが、ワイヤーの直径30μm程度の場合、長さ2.5mm程度が限界である。
さらに、周辺技術の進歩或いは市場の要求により、受光素子の大型化、処理回路のモノリシック化による素子自体の大型化による発熱量が増加した場合は当該熱対策用ペルチェ素子も大型化せざるを得ず、素子の信頼性に関する対策も必要とされる。つまり、小型素子では考慮する必要がなかった熱歪が大型化により顕在化するのである。電源自体のON−OFF、ペルチェ素子の温度制御方法のひとつでコスト的に有利で最も利用されているON−OFF制御による素子自体の微小な熱膨張・収縮(熱歪)によるペルチェ素子の接合部のクラックに起因する断線の確率が、ペルチェ素子の大型化に伴い高まるという問題点である。すなわち、対象チップサイズに対して、必要なペルチェ素子の面積を小さく保つことや、ペルチェ素子底部における熱抵抗の軽減は、素子の温度上昇に伴う熱歪みを緩和するため、ペルチェ素子の信頼性向上の点からも重要となる。
本発明の課題は、LSIや撮像素子を冷却する手段として、ペルチェモジュールをパッケイジ外部に接続するのではなく、パッケイジ内部にペルチェ素子を実装する場合において、熱抵抗を低減することにより、素子冷却に必要な電力を削減し、より熱効率のよい、小面積なペルチェ素子の実装を可能とする事にある。
この問題を解決するために、図6に示すようにセラミックICパッケージ14のキャビティ底面上にペルチェ素子接続用電極5を形成し、ペルチェ素子1,2を直接ICパッケージ14に実装することにより、パッケージ底面における熱抵抗を低減し、冷却効率を向上する。更に従来のペルチェ素子用下部セラミック板4および電線6を省略する。
図6に示したセラミックパッケージは、上端に、気密シール用のコバールリング27がロウ付けされているが、同様な構造を底面にも設けることにより、パッケージの底面を金属に置き換えることが可能となり、更に放熱特性を向上することができる。この場合、放熱側セラミック板4をフレキシブル基板に置換し、ペルチェ結晶を予めフレキシブル基板に固定したペルチェ素子を底面の金属上に接着する。
受光素子を収納するICパッケージの底部に、ペルチェ素子放熱側の電極を形成し、セラミックパッケージ内にペルチェ素子を配列するにはパッケージ底部つまり凹状態になっているところへチップの配列が必要となるが、狭ピッチでアラインメント精度よくペルチェ素子を配列し、かつ、ハンダ付け時のペルチェ素子の位置ずれなどが懸念されるため、難易度の高い作業となる。
本発明に於いては、特許文献3、および特許文献4に記載される製法に従い、図6に示すようにペルチェ素子を予め支持板23により保持し、途中工程の切断済みのもの(図8に示すように電極板の接合前でP型およびN型素子が支持板に配列された状態、以下、ペルチェ素子配列板と呼ぶ)を、図7に示すようにペルチェ素子の配列に符合するように配置されたセラミックパッケージ底部の金属電極5パタンと接合することで素子配列の作業性の問題は容易に解決することができる。
更に、図9に示す冷却側セラミック板3の上に、ペルチェ素子配列板および冷却セラミック板を積層することにより、ペルチェモジュールの到達冷却温度を向上させることができる。このとき、図6に示すようにキャビティ深さ24を深くして、ICのボンディングパッドとパッケージ側ボンディングパッド26をほぼ同じ高さ(200μm以内)に設計することにより、ボンディングワイヤーの長さを最短にし、かつ、ボンディング作業性を良くする事ができる。
ペルチェ素子配列板においては、ペルチェ素子の固定のため、支持板23を使用する。この支持板は通常ガラスエポキシ基板などプラスティックを材料に用いるが、真空中では、ガスを放出するため、断熱効果の高い真空封止には適していない。
そこで、本発明においては、ペルチェ素子の固定のための支持板に、素子半田付け時の温度(約200℃)に耐え、特定の有機溶媒に溶ける耐熱性プラスティックを使用することにより、ペルチェ素子組み立て終了後、ペルチェ素子支持板を除去する構造も提供する。この方法により、パッケージ内を真空にすることにより、断熱効果を高め、到達冷却温度を下げることが可能となる。また、冷却された素子と光学窓との断熱効果により、光学窓の冷却による結露を防止することが可能となる。
本発明によれば、以上のような受光素子用セラミックパッケージの底面に直接ペルチェ素子放熱側裏面電極5を形成することによりペルチェ素子用セラミック基板やセラミック基板とセラミックパッケージ底面との接触熱抵抗を除去することができた。これにより、冷却効率が優れ、また配線の取り回しの必要が無いため、パッケージサイズに対して大型の半導体素子を搭載することが可能となった。また、パッケージの小型化に伴い、放熱器も小型化することができ、また、ペルチェモジュールが小型にできるため、発熱量が少なく、熱歪みの影響を軽減した長寿命の半導体装置が実現することになる。更に、ペルチェモジュールの底部から排出される熱により、パーケージが加熱されるため、素子冷却に伴う光学窓の結露を防止することができる。
従来型ペルチェ素子の模式図を示す。 TO8型円形金属パッケージに組み込まれた既存3段ペルチェモジュールの模式図を示す。 角型金属パッケージに組み込まれた既存1段ペルチェモジュールに更に1次元赤外ディテクタアレイを組み込んだ場合の模式図を示す。 冷却機構の無い従来の室温動作用の赤外撮像素子モジュールのパッケージ実装形態を説明する模式図である。 図4の赤外撮像素子モジュールを既存手法により、モジュール全体をペルチェ冷却した場合の構成図を示す。 本発明による、ペルチェ冷却型ICパッケージの模式図を示す。内部構造を説明するために、手前1/4部分を切り欠いて表示している。 本発明により製造したペルチェ素子を搭載するセラミックパッケージの構造図を示す。 ペルチェ素子配列板の模式図を示す。 冷却側セラミック板3および上部電極パタン5を示す。 本発明によるペルチェ冷却型セラミックICパッケージの動作特性を示す。
以下に本発明を実施例に基づき詳細に説明する。 図6は本発明により製造した受光素子収納用一段ペルチェモジュール搭載型セラミックパッケージの構造図で、通常のCLCC52型セラミックパッケージに比べ、キャビティ深さ24は、3.5mmと通常より2mm程度深くしている。パッケージの底部に、ペルチェ素子接続用電極5を設けている。また、パッケージの外側電極25のピッチは、1.27mm(50ミル)で既存パッケージに準拠している。パッケージ側ボンディングパット26およびパッケージの外部電極25の数はそれぞれ52ヶであるが、画像センサーチップのボンディングパッドがチップ上下に配列されていることに対応し、上下のボンディングパッド数を左右に比べて増やしている。ペルチェ素子の給電電流容量を充分確保するために、右辺の外部電極をそれぞれ4ヶずつまとめて、外部電極25に接続した。CLCC52用ソケットの許容電流は、1接点あたり500mA程度であるので、2A程度のペルチェ素子駆動電流まで許容できる。また、シーム溶接による真空封止に備えて、コバールによる外周リング27を設けた。
図7,8,9は図6に示した本発明による冷却型セラミックパッケージの構成部品で、構造および製造方法を説明するための図である。図7は、従来のCLCC52型セラミックパッケージよりもキャビティ深さ24が2mmだけ深いパッケージの外観図を示す。底面に、下部金属電極パタン5が、Ni/Auメッキにより形成されている。従って、パッケージの底部は、既存構造の放熱側セラミック板4とパッケージの底面を兼ねている。図8は、特許第3151759号、および特許第3518845に記載されたペルチェ素子配列板を示す。結晶径0.7mm、20cm程度の長さのP型およびN型ペルチェ素子1,2を厚さ0.2mmのガラスエポキシ基板製支持板23で等間隔に10x10素子固定した後、ペルチェ素子の長さが1.8mmとなるように切り揃えた。
図9は、冷却側セラミック板3と上部電極パタン5を示す。冷却側セラミック板の
厚さは0.4mm(セラミック0.385mm、銅配線厚さ0.015mm)、寸法は14mm角である。組立方法は、図6のCLCC52型パッケージにガイドを挿入し、図8のペルチェ素子配列板の両端にクリーム半田を塗布しキャビティ内に挿入した。更に図9に示す冷却側セラミック板3を乗せ、加重を加えながら200℃にて半田融着した。
冷却型セラミックICパッケージの性能
本実施例で使用したペルチェ素子の基本性能は、100ヶのペルチェ素子が縦列接合されており、最大吸熱量3.8W、最大温度差70℃、内部抵抗5.2Ω、最大電圧6.5V、最大電流1Aである。
図10は、本発明によるペルチェ冷却型セラミックICパッケージの端子電圧、電流と冷却セラミック板の表面温度を示す。セラミックパッケージの外側にヒートシンクを設け、ヒートシンク温度は、30℃以内に保たれている。大気中にて、端子電圧5V、端子電流0.7Aの駆動条件で −5℃まで温度が低下しており、平面セラミック基板で挟まれた通常のペルチェ素子単体モジュールの特性に類似している。本実施例においては、セラミックパッケージ内部に電極パタンを形成し、ペルチェチップを直接接合しているため、ペルチェ素子の底面における熱抵抗が小さいこと、従来素子のように、金属配線によるペルチェ素子とパッケージとの接続が不要になり、ペルチェ素子とパッケージキャビティとの隙間を狭くできる。そのため、撮像チップに対して必要なパッケージ寸法が最小限となり、冷却効率の向上が見込まれる。
ペルチェ素子の固定のための支持板は、ガス放出の原因となるため、断熱効率の良い真空封止時には、使用できない。そこで、ペルチェ素子の固定のための支持板に、素子半田付け時の温度(約200℃)に耐え、特定の有機溶媒に溶ける耐熱性プラスティックとして、ポリエーテルサルホン系のSOLVAY社Veradel3300を選定、使用した。この耐熱性プラスティックをペルチェ素子支持板に使用して半田リフローにより、冷却側セラミック基板およびペルチェ素子配列板を、セラミックパッケージに組みこんだ。ペルチェ素子取り付け後、50℃にて「NMP」,N−メチル−2−ピロリドンを主成分とするマイクロケム社removerPG液に数時間浸け、ペルチェ素子支持板を除去した。
その後、removerPG液、メタノールによる洗浄を行い、更に150℃にて乾燥させた。これらの比較的簡単な工程により、プラスティック製支持板を伴わない、真空ハーメティックシール用ペルチェ冷却型ICパッケーが実現した。
本セラミックICパッケージの電極配置は、既存のCLCC52に準じており、CLCC52用ICソケットをそのまま使用することができる。また、セラミックパッケージの上縁には、コバールリング12が溶着されており、撮像素子を実装、ボンディング後、シーム溶接にて、光学窓を真空シールすることができる。
1 P型ペルチェ素子
2 N型ペルチェ素子
3 冷却側セラミック板
4 放熱側セラミック板
5 金属電極
6 電線
7 サーミスタ
8 ボンディングスタブ
9 金属パッケージ
10 PDアレイ
11 電流アンプアレイ
12 ボンディングワイヤー
13 窓付き蓋
14 セラミックパッケージ
20 撮像モジュール
21 ペルチェモジュール
22 ヒートシンク
23 支持板
24 キャビティ深さ
25 パッケージの外側電極
26 パッケージ側ボンディングパッド
27 外周リング

Claims (6)

  1. IC用パッケージ等のキャビティ底面にペルチェ素子用の放熱側電極がアレイ状に形成されており、該アレイ電極の少なくとも2箇所がパッケージ外部端子と電気的に結線されており、ペルチェ素子を該アレイ状電極に直接実装することにより、ペルチェモジュールにワイヤー配線する事無しに給電可能なペルチェモジュールが組み込まれた、ペルチェ冷却型ICパッケージ。
  2. 請求項1において、パッケージ内部に撮像素子、上部に光学窓が装着され、気密封止されたペルチェ冷却型撮像モジュール。
  3. 請求項1におけるパッケージのパッケージ側ボンディングパッドが、メタライズされたセラミック製であり、ペルチェ素子の上に搭載されたICのボンディングパッドと高さ、および端子配列が整合され、該ICとボンディングワイヤーによる配線可能なペルチェ冷却型ICパッケージ。
  4. 請求項1におけるパッケージが、セラミック製であり、パッケージの接続端子が、既存セラミックパッケージのセラミックリードレスチップキャリア(CLCC)型あるいは、セラミックピングリッドアレイ(CPGA)型あるいは、ジェーリードハイブリットパッケージであるペルチェ冷却型ICパッケージ。
  5. 請求項1において、該ペルチェモジュールが、特許35188845により製造されたペルチェ素子配列板からなるペルチェ冷却型ICパッケージ。
  6. 請求項5により形成されたペルチェ素子配列板の支持板がペルチェ素子実装後に除去されたことを特徴とするペルチェ冷却型ICパッケージ。
JP2014007614A 2014-01-20 2014-01-20 ペルチェ冷却型icパッケージ Pending JP2015135932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014007614A JP2015135932A (ja) 2014-01-20 2014-01-20 ペルチェ冷却型icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014007614A JP2015135932A (ja) 2014-01-20 2014-01-20 ペルチェ冷却型icパッケージ

Publications (1)

Publication Number Publication Date
JP2015135932A true JP2015135932A (ja) 2015-07-27

Family

ID=53767584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014007614A Pending JP2015135932A (ja) 2014-01-20 2014-01-20 ペルチェ冷却型icパッケージ

Country Status (1)

Country Link
JP (1) JP2015135932A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024732A (zh) * 2016-05-31 2016-10-12 科大国盾量子技术股份有限公司 一种用于温控的装置及其制作方法
WO2018096695A1 (ja) * 2016-11-28 2018-05-31 株式会社シバソク 熱電素子を用いた冷却装置、冷却方法及び半導体検査装置
JP2019186180A (ja) * 2018-04-12 2019-10-24 アイエム カンパニーリミテッドIm Co., Ltd. 超加速熱素材を用いた発熱デバイス及びその製造方法
WO2021132006A1 (ja) * 2019-12-27 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 センサ装置
US11456323B2 (en) 2017-10-20 2022-09-27 Sony Semiconductor Solutions Corporation Imaging unit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738019A (ja) * 1993-07-23 1995-02-07 Hamamatsu Photonics Kk 冷却型固体撮像装置
JP3151759B2 (ja) * 1994-12-22 2001-04-03 モリックス株式会社 熱電半導体針状結晶及び熱電半導体素子の製造方法
JP2004006720A (ja) * 2002-04-25 2004-01-08 Yamaha Corp 熱電装置用パッケージ
JP3518845B2 (ja) * 1999-03-03 2004-04-12 ユニオンマテリアル株式会社 熱電半導体素子の製造方法
JP2005340529A (ja) * 2004-05-27 2005-12-08 Yamaha Corp 熱電素子の製造方法
JP2009099864A (ja) * 2007-10-18 2009-05-07 Sumitomo Chemical Co Ltd 熱電変換素子、熱電変換素子を用いた熱電変換モジュール及び熱電変換モジュールの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738019A (ja) * 1993-07-23 1995-02-07 Hamamatsu Photonics Kk 冷却型固体撮像装置
JP3151759B2 (ja) * 1994-12-22 2001-04-03 モリックス株式会社 熱電半導体針状結晶及び熱電半導体素子の製造方法
JP3518845B2 (ja) * 1999-03-03 2004-04-12 ユニオンマテリアル株式会社 熱電半導体素子の製造方法
JP2004006720A (ja) * 2002-04-25 2004-01-08 Yamaha Corp 熱電装置用パッケージ
JP2005340529A (ja) * 2004-05-27 2005-12-08 Yamaha Corp 熱電素子の製造方法
JP2009099864A (ja) * 2007-10-18 2009-05-07 Sumitomo Chemical Co Ltd 熱電変換素子、熱電変換素子を用いた熱電変換モジュール及び熱電変換モジュールの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024732A (zh) * 2016-05-31 2016-10-12 科大国盾量子技术股份有限公司 一种用于温控的装置及其制作方法
CN106024732B (zh) * 2016-05-31 2018-05-15 科大国盾量子技术股份有限公司 一种用于温控的装置的制作方法
WO2018096695A1 (ja) * 2016-11-28 2018-05-31 株式会社シバソク 熱電素子を用いた冷却装置、冷却方法及び半導体検査装置
US11456323B2 (en) 2017-10-20 2022-09-27 Sony Semiconductor Solutions Corporation Imaging unit
JP2019186180A (ja) * 2018-04-12 2019-10-24 アイエム カンパニーリミテッドIm Co., Ltd. 超加速熱素材を用いた発熱デバイス及びその製造方法
US11647568B2 (en) 2018-04-12 2023-05-09 Im Advanced Materials Co., Ltd. Heating device using hyper heat accelerator and method for manufacturing the same
WO2021132006A1 (ja) * 2019-12-27 2021-07-01 ソニーセミコンダクタソリューションズ株式会社 センサ装置
EP4084074A4 (en) * 2019-12-27 2023-02-01 Sony Semiconductor Solutions Corporation SENSOR DEVICE
US20230048566A1 (en) * 2019-12-27 2023-02-16 Sony Semiconductor Solutions Corporation Sensor device

Similar Documents

Publication Publication Date Title
JP2737518B2 (ja) 赤外線検知器の冷却構造
JP6880725B2 (ja) 発光装置
JP5492213B2 (ja) 赤外線センサ
JP2015135932A (ja) ペルチェ冷却型icパッケージ
US11728447B2 (en) Semiconductor device and imaging apparatus
JP2008219704A (ja) 半導体装置
JP5858637B2 (ja) 半導体パッケージ
JP2004172211A (ja) パワーモジュール
JP2006261221A (ja) 電子回路及び電子機器
JPH04105572U (ja) レーザ装置
JP2007509320A (ja) 放射感知装置の集積されたパッケージ設計および方法
JPH1062659A (ja) 光素子モジュール
JP3885536B2 (ja) 熱電装置
JP2001332773A (ja) 熱電モジュール用多層基板およびその製造方法ならびにこの多層基板を用いた熱電モジュール
JP4325246B2 (ja) 熱電装置用パッケージおよびその製造方法
JP2015216226A (ja) 収納部材、電子部品、撮像装置及び結露を除去する方法
WO2021124653A1 (ja) 半導体装置
JP2008211025A (ja) 電子モジュール
JP5179795B2 (ja) 発光装置の製造方法
JP2006287123A (ja) 固体撮像装置
WO2023074123A1 (ja) 半導体装置及び電子機器
JP2006086306A (ja) 封止型電子部品、回路基板及び電子機器
WO2021241053A1 (ja) 固体撮像装置および電子機器
KR102513524B1 (ko) 카메라의 방열구조
JP2002184918A (ja) 温度制御ユニット

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140323

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20160320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822