JP2015126150A - 半導体素子とその製造方法 - Google Patents

Abstract

【課題】容易にＶｓｄ等の性能向上できる半導体素子とその製造方法を提供することを目的とする。
【解決手段】ソース電極６直下の拡散層４に連続して、絶縁膜９下部に低濃度の拡散層５を形成することにより、空乏層を広げ、ウエーハ仕様を変えずに拡散マスク工程を増やさずに、容易にＶｓｄ等の性能を向上することができる。
【選択図】図１

Description

本発明は、充電式の二次電池の充放電時に、二次電池を保護する保護装置を構成する半導体素子とその製造方法に関するものである。

従来の充電式の二次電池の保護装置に用いる半導体素子は、１つのＭＯＳＦＥＴ構造と、そのＰＮ接合面に形成される逆向きの２つの寄生ダイオードとにより構成される場合があった。

図１５は従来の半導体素子の構成を説明する概略断面図である。
図１５に示すように、従来の半導体素子は以下のような構成である。Ｎ＋型半導体基板１の表面にＮ−型エピタキシャル層２、チャネルとなるＰ型拡散層３が順に形成される。Ｎ＋型半導体基板１の表面のＭＯＳ構造５５形成領域にはＮ型拡散層４が形成され、Ｎ型拡散層４からＰ型拡散層３を貫通してＮ−型エピタキシャル層２に至るゲートトレンチ７が互いに導通しながら複数形成される。また、Ｎ型拡散層４と接してＮ＋型半導体基板１上にソース電極６が形成され、ＭＯＳ構造５５周囲において、Ｐ型拡散層３と接するボディ電極８が形成される。また、Ｎ型拡散層４とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１１及びＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１２が形成される。ここで、寄生ダイオード１１，１２はＰ型拡散層３で共通アノード接続される。さらに、Ｐ型拡散層３はＭＯＳ構造５５の外部でボディ電極８と接続され、寄生ダイオード１１，１２の共通アノードはボディ電極８と導通する構造である。

従来、このような構成の半導体素子を用いて、リチウムイオン電源等に使用される充電式の二次電池の保護装置を構成していた。

特開平０９−１０２６０６号公報

しかしながら、前記従来の半導体素子では、性能向上させる為にＶｓｄを高く設定する場合、Ｎ−型エピタキシャル層２、チャネルとなるＰ型拡散層３、Ｎ型拡散層４のサイズや不純物濃度を変更する必要があり、開発設計のリードタイムが長くなったり、異なるＶｓｄに対応する半導体素子をあらかじめストックしてウエーハの在庫が増えたり、製造条件が複雑になるなど製造上の課題があった。

本発明は、前記従来の課題を解決するもので、容易にＶｓｄ等の性能向上できる半導体素子とその製造方法を提供することを目的とする。

上記目的を達成するために、本発明の半導体素子は、高濃度第一導電型半導体基板と、前記高濃度第一導電型半導体基板の表面に形成される低濃度第一導電型エピタキシャル層と、前記低濃度第一導電型エピタキシャル層の表面に形成される第二導電型拡散層と、前記第二導電型拡散層の表面のＭＯＳ構造形成領域上に形成される第一導電型拡散層と、前記低濃度第一導電型エピタキシャル層上に前記ＭＯＳ構造形成領域及びボディ電極形成領域を開口して形成される絶縁膜と、前記第一導電型拡散層と連続して前記ＭＯＳ構造形成領域周縁外側の前記絶縁膜下に形成される低濃度第一導電型拡散層と、前記第一導電型拡散層の表面から前記低濃度第一導電型エピタキシャル層にわたって互いに離間して形成される複数のゲートトレンチと、前記第一導電型拡散層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第１の寄生ダイオードと、前記低濃度第一導電型エピタキシャル層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第２の寄生ダイオードと、前記高濃度第一導電型半導体基板の表面に前記第一導電型拡散層と導通して形成されるソース電極と、前記高濃度第一導電型半導体基板の表面に前記第二導電型拡散層と導通して形成されるボディ電極と、前記高濃度第一導電半導体基板の前記低濃度第一導電型エピタキシャル層が形成される表面に対する裏面に形成されるドレイン電極とを有し、前記第１の寄生ダイオードのアノードと前記第２の寄生ダイオードのアノードとが前記第二導電型拡散層で共通接続され、前記ボディ電極と導通することを特徴とする。

また、本発明の半導体素子の製造方法は、高濃度第一導電型半導体基板上に低濃度第一導電型エピタキシャル層を形成する工程と、前記低濃度第一導電型エピタキシャル層上に複数の開口を有する第１のマスクを形成する工程と、前記複数の開口を介して、前記低濃度第一導電型エピタキシャル層の表面に不純物を選択的に導入して第二導電型半導体層を形成する工程と、前記低濃度第一導電型エピタキシャル層上に前記ＭＯＳ構造形成領域及びボディ電極形成領域を開口して絶縁膜を形成する工程と、前記第二導電型半導体層上に複数の開口を持つ第２のマスクを形成する工程と、前記第２のマスクを用いて前記低濃度第一導電型エピタキシャル層をエッチングしてトレンチを形成する工程と、前記トレンチの内壁にゲート絶縁層を形成する工程と、前記第二導電型半導体層の不純物を拡散させて前記低濃度第一導電型エピタキシャル層の表面に第二導電型拡散層を形成する工程と、前記トレンチの前記ゲート絶縁層の内側を導電性材料で埋め込むことによりゲート電極を形成する工程と、前記第二導電型拡散層の表面に第一導電の不純物を導入することによりソース領域となる第一導電型拡散層及び前記第一導電型拡散層と連続してＭＯＳ構造形成領域周縁外側の前記絶縁膜下に形成される低濃度第一導電型拡散層を形成する工程とを有し、前記低濃度第一導電型拡散層は、ウエーハ平面の法線を軸に角度設定されたイオン注入によって形成されることを特徴とする。

以上のように、ソース電極直下の拡散層に連続して、絶縁膜下部に低濃度の拡散層を形成することにより、空乏層を広げ、ウエーハ仕様を変えずに拡散マスク工程を増やさずに、容易にＶｓｄ等の性能を向上することができる。

本発明の実施の形態１における半導体素子の構成を示す斜視図 実施の形態１の半導体素子を電池の保護素子として用いた場合の動作を説明する図 実施の形態１の半導体素子を電池の保護素子として用いた場合の動作を説明する図 実施の形態１の半導体素子を電池の保護素子として用いた場合の動作を説明する図 逆方向電圧印加時におけるＮ型拡散層の空乏層のふるまいを説明する図 半導体素子の逆方向電圧印加時における逆方向リーク電流の特性を示す図 本発明の半導体素子の製造方法を示す図 本発明の半導体素子の製造方法を示す図 本発明の半導体素子の製造方法を示す図 本発明の半導体素子の製造方法を示す図 本発明の半導体素子の製造方法を示す図 本発明の半導体素子の製造方法を示す図 実施の形態２における半導体素子の構成を説明する図 実施の形態３における半導体素子の構成を説明する図 従来の半導体素子の構成を説明する概略断面図

以下本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体素子の構成を示す斜視図であり、双方向特性を有する縦型のＭＯＳＦＥＴからなるディスクリート半導体素子の要部断面を示した斜視図である。

本発明の充電池の過充電を防止する回路に用いる半導体素子は、以下のような構成を有する。
図１において、Ｎ＋型半導体基板１の表面にＮ−型エピタキシャル層２が形成される。Ｎ−型エピタキシャル層２が形成されたＮ＋型半導体基板１の表面の一部にチャネルとなるＰ型拡散層３が形成され、そのＰ型拡散層３の一部表面にＮ型拡散層４が形成される。Ｎ＋型半導体基板１上の前記Ｎ型拡散層４が形成された領域を含む領域に、Ｎ型拡散層４のみと導通するソース電極６が配置される。なお、図ではソース電極６を透視した図を示している。

前記Ｎ型拡散層４とソース電極６が接する絶縁膜９開口部の周縁部の絶縁膜９の直下にＮ−型拡散層５が形成される。Ｎ−型拡散層５は、Ｎ型拡散層４と同等またはＮ型拡散層４より浅い深さで形成される。また、Ｎ−型拡散層５は、Ｎ型拡散層４を連続的または断続的に囲うように形成される。

前記ソース電極６の下部領域に、Ｎ型拡散層４からＮ−型エピタキシャル層２に到達し、Ｎ型拡散層４，Ｐ型拡散層３，Ｎ−型エピタキシャル層２とでＭＯＳ構造５５を構成するゲートトレンチ７が互いに離間しながら複数形成される。さらに、前記Ｎ型拡散層４が形成されてＭＯＳ構造５５を構成する領域を囲む領域に、前記Ｐ型拡散層３の表面と導通するボディ電極８が配置される。

また、ボディ電極８はＮ型拡散層４及びゲートトレンチ７が形成されたＭＯＳ構造５５の領域外で露出されるＰ型拡散層３と電気的に導通され、絶縁膜９によりソース電極６とは絶縁される構成である。ボディ電極８はソース電極６の周囲を完全に囲むように形成しても良いし、Ｐ型拡散層３と十分に導通していれば一部が途切れていても良い。また、Ｎ＋型半導体基板１のソース電極６が形成される表面に対する裏面にドレイン電極１０が形成される。以上の構成において、本発明の半導体素子は、Ｎ型拡散層４とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１１，ＭＯＳ構造５５内でＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１２及びＭＯＳ構造５５外の領域でＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオード１３が形成され、Ｐ型拡散層３を寄生ダイオード１１，１２，１３のアノード共通領域として外部接続する構成とする。

尚、寄生ダイオード１２，１３は、いずれもＮ−型エピタキシャル層２とＰ型拡散層３との界面をＰＮ接合面とする寄生ダイオードであり、全体として１つのダイオードとして機能するが、図では、便宜上形成領域を区別して表示している。

また、ボディ電極８はボディ電極部２４とボディ引き出し部２５，ボディ連結部２６とから構成され、ソース電極６が形成されるソース部を囲むように、ソース部と離間して形成される。Ｎ型拡散層４及びゲートトレンチ７はＭＯＳ構造５５となるソース部下部にのみ形成され、Ｐ型拡散層３はソース部の周囲にてＮ＋型半導体基板１の表面に露出する。ボディ電極部２４とボディ連結部２６はこの領域にてＰ型拡散層３と導通する。そのため、Ｐ型拡散層３はボディ電極８と電気的に導通している。

ボディ電極８とＰ型拡散層３との導通は、ボディ電極８とＰ型拡散層３との界面で行われる。そのため、ゲートトレンチ７上にはソース電極６とは導通せず、各ゲートトレンチ７に共通に導通するゲートトレンチ部（図１では省略）が形成される。ゲートトレンチ７とゲートトレンチ部とは、ソース電極８内の一部に形成された、周囲に絶縁体が設けられたコンタクトにより導通する。また、ゲートトレンチ部（図１では省略）は、ソース部の周囲にソース電極６と離間して形成されるゲート引き出し部（図１では省略）と接続され、ゲート引き出し部（図１では省略）を介してゲート電極部（図１では省略）と接続される。また、互いに離間して形成されたゲートトレンチ７は、ゲート引き出し部１５を介して互いに導通する。

図２から図４は実施の形態１の半導体素子を電池の保護素子として用いた場合の動作を説明する図であり、図１のＭＯＳＦＥＴを双方向スイッチング素子として用いた場合の携帯機器の電池パック等に使用される二次電池の保護回路を示す回路例である。図２から図４において、図１に示す双方向性スイッチング素子である１個のＭＯＳＦＥＴ４４とコントロールＩＣ４３からなる。

ＭＯＳＦＥＴ４４は、ソースＳを介して例えばリチウムイオン電池等の二次電池４５と直列に接続され、電源からＭＯＳＦＥＴ４４を介して前記リチウムイオン電池等の二次電池４５の充電および放電を行う。即ち、ＭＯＳＦＥＴ４４には、双方向の電流経路が形成される。

一方、コントロールＩＣ４３は、ＭＯＳＦＥＴ４４のゲートＧにＯＮもしくはＯＦＦの制御信号を印加し、ＭＯＳＦＥＴ４４のボディＢに接続されることを特徴とする。即ち、ＭＯＳＦＥＴ４４には、ボディＢから寄生ダイオード１１を介してソースＳの方向に流れる電流経路と、ボディＢから寄生ダイオード１２，１３を介してドレインＤの方向に流れる電流経路とからなる双方向の電流経路が形成される。

動作事例としては、図２が充放電動作時、図３が放電動作時、図４が充放電オフ時の場合を示す。
図２は、充放電時の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＮ状態に切り替え、二次電池４５の電圧に応じ、ＭＯＳＦＥＴ４４のソースＳ及びドレインＤの電位が所定の電圧になった場合、充電方向（電流の向きを示す矢印が右から左への方向）または放電方向（電流の向きを示す矢印が左から右への方向）に電流が流れて充放電動作が行なわれる。

図３は放電時の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＦＦ状態に切り替える事で、充電方向（電流の向きを示す矢印が右から左への方向）には電流は流れない。この状態で、二次電池４５が過充電状態となって、二次電池４５側のソースＳの電位がドレインＤの電位よりも高い場合、ソースＳからコントロールＩＣ４３を経由してＭＯＳＦＥＴ４４のボディＢ、ＭＯＳＦＥＴ４４に内蔵されている寄生ダイオード１２，１３を通じてドレインＤの方向に向って放電電流が流れる。

図４は、充電から放電への切り替え時、若しくは過充電時などの充電状態等であっても充放電を行わない場合の電流経路を示す図である。ＭＯＳＦＥＴ４４のゲートＧをコントロールＩＣ４３によりＯＦＦ状態に切り替え、かつ、コントロールＩＣ４３によってＭＯＳＦＥＴ４４のボディＢをショート状態、即ち電位を０Ｖとする。これにより、充電方向（電流の向きを示す矢印が右から左への方向）及び放電方向（電流の向きを示す矢印が左から右への方向）に電流が流れないので充放電動作はされない。

図５は、逆方向電圧印加時におけるＮ型拡散層の空乏層のふるまいを説明する図である。
図５（ａ）は、従来の半導体素子構造（図１５）における逆方向電圧（Ｖｓｄ）印加時の空乏層のふるまいを示す図であって、燐等からなるイオン注入（Ｎ＋＋）とドライブイン拡散によってＮ型拡散層４の表面にＮ＋＋拡散層（図１５では省略）が形成されるため空乏層２７は垂直方向に特化し水平方向に伸びる事は少ない。

図５（ｂ）は、本発明の半導体素子構造（図１）における逆方向電圧（Ｖｓｄ）印加時の空乏層のふるまいを示す図であって、燐等からなるイオン注入（Ｎ＋＋）に加え、同一マスク工程で斜め方向に燐等からなるイオン注入（Ｎ−）とドライブイン拡散によってＮ型拡散層４の表面にＮ＋＋拡散層（図１では省略）及び、同マスク開口部周縁のＮ型拡散層４に隣接してＮ−拡散層５が共に配置されるので、空乏層２８は、従来の垂直方向に加えて水平方向へも広く伸びる。

図６は、半導体素子の逆方向電圧印加時における逆方向リーク電流の特性を示す図である。
図６において、特性カーブＡは、従来の半導体素子構造（図１５）における逆方向電圧（Ｖｓｄ）に対する逆方向リーク電流（Ｉｓｄ）の特性カーブを示し、特性カーブＢは、本発明の半導体素子構造（図１）における逆方向電圧（Ｖｓｄ）に対する逆方向リーク電流（Ｉｓｄ）の特性カーブを示すものである。

逆方向電圧（Ｖｓｄ）印加時におけるＮ型拡散層４の空乏層のふるまいは、図５（ｂ）に示す本発明の半導体素子構造（図１）の方が、図５（ａ）の従来の半導体素子構造（図１５）に比べ、垂直方向に加えて水平方向へも広く伸びるため、耐圧が上がっている。また、ブレイクダウン電圧よりも低い逆方向電圧で見ると、逆方向電圧（Ｖｓｄ）に対する逆方向リーク電流（Ｉｓｄ）より低く推移している。

このように、拡散マスク工程を増やさずに、同一拡散マスク工程において、イオン注入をウエーハ表面に対し垂直だけでなく斜め方向にも照射することにより、Ｎ型拡散層４と共にＮ−拡散層５を形成することができ、Ｎ−拡散層５を備えることによって逆方向電圧（Ｖｓｄ）印加時の空乏層２８の広がりをＭＯＳ構造５５（図１参照）の外側に伸ばすことができるため、Ｎ型拡散層端部の曲率部における曲率が緩和され、半導体層４と３の間の電界強度を緩和することができる。それにより、半導体素子の高耐圧化・低逆方向リーク電流化を得る事ができる。

図７〜図１２は、本発明の半導体素子の製造方法を示す図である。以下、本発明の半導体素子の製造方法の例を詳細に説明する。
まず、ウエーハであるＮ＋半導体基板１上にＮ−エピタキシャル層２を積層する（図７（ａ））。

次に、Ｎ−エピタキシャル層２上にＳｉＯ_２等の熱酸化膜１４を成長させた後、Ｐ型拡散層を設けための開口部２９を設ける（図７（ｂ））。
次に、熱酸化膜１４をマスクとしてボロン注入とドライブイン拡散を行って、Ｎ−エピタキシャル層２の表面にＰ型拡散層３を形成する。その後、トレンチ溝を形成するための開口部を備えるマスク３０を設ける（図７（ｃ））。

次に、マスク３０を用いるドライエッチング法にて、Ｐ型拡散層３表面から少なくともＰ型拡散層３よりも深い位置にまでエッチングを行ってトレンチ１５を形成する（図７（ｄ））。

次に、マスク３０を除去した後、熱酸化を行ってＰ型拡散層３よりも深い位置にまでに到達したトレンチのエッチング表面およびＮ−エピタキシャル層２の表面に絶縁膜であるゲート酸化膜１６を設ける（図８（ａ））。

次に、ゲート酸化膜１６上にノンドープの多結晶シリコン１７を成長させて、前記ゲート酸化膜１６が表面に設けられたトレンチを前記ノンドープの多結晶シリコン１７で埋める（図８（ｂ））。

次に、ボディ電極の形成位置にフォトレジスト１８を設けた後に燐のイオン注入１９を行って多結晶シリコン１７をＮ型にドープさせる。尚、この時、フォトレジスト１８直下の多結晶シリコン層１７は、フォトレジスト１８がマスクとなってノンドープのままである（図８（ｃ））。

次に、フォトレジスト１８除去後、表面全体にフォトレジストのない状態で硼素のイオン注入２０を行う。この時、前記図８（ｃ）に示すフォトレジスト１８直下の多結晶シリコン層１７はＰ型にドープされる。但し、硼素のイオン注入２０の濃度は、前記燐のイオン注入１９よりも低とし、これにより、前記図８（ｂ）で形成されたＮ型燐ドープの多結晶シリコン層１７は反転されず依然としてＮ型燐ドープの多結晶シリコン層１７のままとする（図８（ｄ））。

次に、好ましくは、多結晶シリコン層１７上にレジスト３１を塗布し、Ｐ型にドープされていない多結晶シリコン層１７の上部の一部に開口部を形成する。そして、レジスト３１をマスクとして、レジスト開口部から多結晶シリコン層１７に燐のイオン注入１９を行う。これにより図８（ｃ）に示したノンドープの多結晶シリコンのレジスト開口部領域はＮ型に反転される。ただし、ノンドープの多結晶シリコンのレジスト開口部領域をＮ型に反転しなくても、本発明の効果を奏することはできる（図９（ａ））。

次に、前記レジスト３１を除去したのち、再度窓形成を行って、Ｐ型にドープされた多結晶シリコン層１７を残しながら、トレンチ溝周辺領域の多結晶シリコン層１７を除去する（図９（ｂ））。

次に、ゲート酸化膜１６上の全面に、ＣＶＤで絶縁膜２１を形成し表面を平坦化する（図９（ｃ））。
次に、絶縁膜２１に、ソースＳおよびボディＢ領域となるコンタクト窓２２を形成する（図１０（ａ））。

次に、ソースＳの形成領域に開口部を設けたレジスト２３を用いて、燐のイオン注入１９を行う。このとき、Ｎ−型エピタキシャル層２の表面に対する垂直方向及び斜め方向から燐のイオン注入１９を行う（図１０（ｂ））。

これにより、前記レジスト２３を用いた一度のイオン注入１９で、Ｎ−のサイド拡散領域であるＮ−型拡散層５、及びＮ型拡散層４を形成することができる。Ｎ型拡散層４はソースＳ領域となる開口部の直下に形成され、Ｎ−型拡散層５はソースＳ領域を形成する開口部の周縁部におけるゲート酸化膜１６の下部の浅い領域に形成される。

即ち、まず、ソースＳ領域を形成するための開口部から露出したＰ型拡散層３の表面に、ソース抵抗とソース電極６とのコンタクト抵抗を低減する為にＮ＋拡散層（図示なし）を形成する。そして、このＮ＋拡散層にイオン注入１９を行ってＮ型拡散層４を形成すると共に、Ｎ＋拡散層の表面濃度よりも低い、例えば２桁低いドーズ量のＮ−型のイオン注入１９を斜め方向から照射する事で、前記ソースＳ領域を形成するための開口部よりも外側のＮ型拡散層４と連続する領域におけるＰ型拡散層３の表面は、Ｎ−型拡散層へと反転した拡散流域であるＮ−型拡散層５となる。

前記斜め方向に行う燐のイオン注入１９については図１０，図１１を用いて以下に詳細に説明する。図１１は、イオン注入１９の方向を示すために、半導体素子の平面構造を一部省略して示した概念図である。

斜め方向に行う燐のイオン注入１９で照射されるイオン注入の角度は、Ｐ型拡散層３の表面の法線から１０°以上６０°以内の角度でＰ型拡散層３の表面に向って照射される形態である。

尚、好ましくは、ゲート酸化膜１６の下にもぐりこんだ形態のＮ−のサイド拡散領域であるＮ−型拡散層５が、より横方向に広がるため６０°が有益である。なお、イオン注入の角度は、ウエーハ面もしくはイオン注入に用いる電子銃もしくはその両方を移動することにより行うことができる。

本実施の形態の半導体素子における、前記Ｎ型拡散層４とソース電極を接触させるために形成されたゲート酸化膜１６の開口部の周縁部で、ゲート酸化膜１６直下にＮ型拡散層４と連続して形成されるＮ−型拡散層５は、ウエーハ平面上において、ウエーハを回転させて９０°毎に４方向からイオン注入が照射される。ここで、９０°毎に４方向からのイオン注入１９は、図１１において前記トレンチ７を基準として、２３°と１１３°と２０３°と２９３°の位置の４方向からイオン注入１９するように、ウエーハを回転させてイオン注入を行う。尚、前記４方向の角度は一実施例であり、イオン注入１９により前記Ｎ−型拡散層５が均一に得られるのであれば、最初の２３°の角度は問わない。また、ウエーハを回転させて９０°毎に４方向からイオン注入１９が照射される事例として、２３°と１１３°と２０３°と２９３°の位置の４方向は、１方向から順に移動してイオン注入が均一に照射される。また、４方向に限らず、複数の方向からイオン注入することもできる。

図１２に示すように、金属電極としてソース電極６、ボディ電極８、ドレイン電極１０を設けて本発明の図１に示す半導体素子が形成される。
（実施の形態２）
次に、図１３を用いて実施の形態２における半導体素子の構成について説明する。

図１３は実施の形態２における半導体素子の構成を説明する図である。
図１３に示すように、本実施の形態の半導体素子は、実施の形態１の半導体素子において、Ｎ−型拡散層５の深さを、Ｎ型拡散層４の不純物濃度が一番高くなるピーク位置３２よりも深い位置まで形成することを特徴とする。これにより、空乏層を更に広げることができ、より高耐圧化・低リーク電流化となって更に好適である。本実施の形態のＮ−型拡散層５は、実施の形態１の半導体素子を示す、図１のＮ−型拡散層５より深くまで形成しており、この深さが深くなるほど深さ方向に空乏層が広がるため、より高耐圧化・低リーク電流化となって更に好適である。

なお、半導体素子の製造方法については、実施の形態１と同様であるので説明を省略する。
（実施の形態３）
次に、図１４を用いて実施の形態３における半導体素子の構成について説明する。

図１４は実施の形態３における半導体素子の構成を説明する図である。
実施の形態１，２の半導体素子においては、Ｎ−型拡散層５を、イオン注入（燐）を斜め方向から照射する事で形成した。本実施の形態の半導体素子は、図１４に示すように、図１０（ｂ）の工程において、絶縁膜２１のＮ−型拡散層５の形成領域上をエッチングし、絶縁膜２１をマスクとしてウエーハ平面に対し、周知の縦方向によるイオン注入をおこなってＮ型拡散層４とＮ−型拡散層５とを同時形成しても良い。これにより、半導体素子の面積やマスク工程回数に問題がなければ、従来の安価で標準的な製造装置の活用が図れる。従って、実施の形態１，２の半導体素子のように、ウエーハ平面に対して電子銃の照射角度や照射方向が自由に変えられる特殊なイオン注入装置を用いる事がなく、拡散層の設計変更を行う必要がないので、更に好適である。

尚、本発明の各実施の形態においては、燐を用いたＮ型のイオン注入で説明したが、燐に限定されるのではなく、拡散係数の異なる、例えば砒素を用いたＮ型のイオン注入など、注入源の不純物は本発明の趣旨に一致しておれば問わない。

また、Ｎ型，Ｐ型の導電型を例示して説明したが、各層において導電型を逆にする半導体素子においても実施することができる。

本発明は、容易にＶｓｄ等の性能を向上することができ、充電式の二次電池の充放電時に、二次電池を保護する保護装置を構成する半導体素子とその製造方法等に有用である。

１ Ｎ＋型半導体基板
２ Ｎ−型エピタキシャル層
３ Ｐ型拡散層
４ Ｎ型拡散層
５ Ｎ−型拡散層
６ ソース電極
７ ゲートトレンチ
８ ボディ電極
９ 絶縁膜
１０ ドレイン電極
１１ 寄生ダイオード
１２ 寄生ダイオード
１３ 寄生ダイオード
１４ 熱酸化膜
１５ トレンチ
１６ ゲート酸化膜
１７ 多結晶シリコン
１８ フォトレジスト
１９ イオン注入（燐）
２０ イオン注入（硼素）
２１ 絶縁膜
２２ コンタクト窓
２３ レジスト
２４ ボディ電極部
２５ ボディ引き出し部
２６ ボディ連結部
２７ 空乏層
２８ 空乏層
２９ 開口部
３０ マスク
３１ レジスト
３２ ピーク位置
４３ コントロールＩＣ
４４ ＭＯＳＦＥＴ
４５ 二次電池
５５ ＭＯＳ構造

Claims (8)

1. 高濃度第一導電型半導体基板と、
   前記高濃度第一導電型半導体基板の表面に形成される低濃度第一導電型エピタキシャル層と、
   前記低濃度第一導電型エピタキシャル層の表面に形成される第二導電型拡散層と、
   前記第二導電型拡散層の表面のＭＯＳ構造形成領域上に形成される第一導電型拡散層と、
   前記低濃度第一導電型エピタキシャル層上に前記ＭＯＳ構造形成領域及びボディ電極形成領域を開口して形成される絶縁膜と、
   前記第一導電型拡散層と連続して前記ＭＯＳ構造形成領域周縁外側の前記絶縁膜下に形成される低濃度第一導電型拡散層と、
   前記第一導電型拡散層の表面から前記低濃度第一導電型エピタキシャル層にわたって互いに離間して形成される複数のゲートトレンチと、
   前記第一導電型拡散層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第１の寄生ダイオードと、
   前記低濃度第一導電型エピタキシャル層と前記第二導電型拡散層との界面をＰＮ接合面として形成される第２の寄生ダイオードと、
   前記高濃度第一導電型半導体基板の表面に前記第一導電型拡散層と導通して形成されるソース電極と、
   前記高濃度第一導電型半導体基板の表面に前記第二導電型拡散層と導通して形成されるボディ電極と、
   前記高濃度第一導電半導体基板の前記低濃度第一導電型エピタキシャル層が形成される表面に対する裏面に形成されるドレイン電極と
   を有し、前記第１の寄生ダイオードのアノードと前記第２の寄生ダイオードのアノードとが前記第二導電型拡散層で共通接続され、前記ボディ電極と導通することを特徴とする半導体素子。
2. 前記低濃度第一導電型拡散層の底面は、前記第一導電型拡散層の底面と同じか前記第一導電型拡散層の底面より浅い位置に設けることを特徴とする請求項１に記載の半導体素子。
3. 前記低濃度第一導電型拡散層は、前記第一導電型拡散層を連続的に囲んで環状に形成されていることを特徴とする請求項１または請求項２のいずれかに記載の半導体素子。
4. 高濃度第一導電型半導体基板上に低濃度第一導電型エピタキシャル層を形成する工程と、
   前記低濃度第一導電型エピタキシャル層上に複数の開口を有する第１のマスクを形成する工程と、
   前記複数の開口を介して、前記低濃度第一導電型エピタキシャル層の表面に不純物を選択的に導入して第二導電型半導体層を形成する工程と、
   前記低濃度第一導電型エピタキシャル層上に前記ＭＯＳ構造形成領域及びボディ電極形成領域を開口して絶縁膜を形成する工程と、
   前記第二導電型半導体層上に複数の開口を持つ第２のマスクを形成する工程と、
   前記第２のマスクを用いて前記低濃度第一導電型エピタキシャル層をエッチングしてトレンチを形成する工程と、
   前記トレンチの内壁にゲート絶縁層を形成する工程と、
   前記第二導電型半導体層の不純物を拡散させて前記低濃度第一導電型エピタキシャル層の表面に第二導電型拡散層を形成する工程と、
   前記トレンチの前記ゲート絶縁層の内側を導電性材料で埋め込むことによりゲート電極を形成する工程と、
   前記第二導電型拡散層の表面に第一導電の不純物を導入することによりソース領域となる第一導電型拡散層及び前記第一導電型拡散層と連続してＭＯＳ構造形成領域周縁外側の前記絶縁膜下に形成される低濃度第一導電型拡散層を形成する工程と
   を有し、前記低濃度第一導電型拡散層は、ウエーハ平面の法線を軸に角度設定されたイオン注入によって形成されることを特徴とする半導体素子の製造方法。
5. 前記ウエーハ平面の法線を軸に角度設定された角度が、１０°以上６０°以下であることを特徴とする請求項４に記載の半導体素子の製造方法。
6. 前記低濃度第一導電型拡散層は、イオン注入される向きを移動することにより、イオン注入が前記ＭＯＳ構造形成領域周縁外側の前記絶縁膜下に環状に均一に照射されることを特徴とする請求項４または請求項５のいずれかに記載の半導体素子の製造方法。
7. 前記低濃度第一導電型拡散層の形成に係るイオン注入は、ウエーハを回転させて９０°毎に４方向から行うことを特徴とする請求項６に記載の半導体素子の製造方法。
8. 前記イオン注入における前記ウエーハ平面の法線を軸にした角度設定は、前記ウエーハ面もしくは前記イオン注入に用いる電子銃もしくはその両方を移動することにより行うことを特徴とする請求項４〜請求項７のいずれか１項に記載の半導体素子の製造方法。

Images