JP2015122513A - 電子デバイスをパッケージングするためのシステムおよび方法 - Google Patents

電子デバイスをパッケージングするためのシステムおよび方法 Download PDF

Info

Publication number
JP2015122513A
JP2015122513A JP2015004979A JP2015004979A JP2015122513A JP 2015122513 A JP2015122513 A JP 2015122513A JP 2015004979 A JP2015004979 A JP 2015004979A JP 2015004979 A JP2015004979 A JP 2015004979A JP 2015122513 A JP2015122513 A JP 2015122513A
Authority
JP
Japan
Prior art keywords
solder
electronic device
component
pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015004979A
Other languages
English (en)
Other versions
JP5997784B2 (ja
Inventor
ディープ，ブー
Diep Buu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2015122513A publication Critical patent/JP2015122513A/ja
Application granted granted Critical
Publication of JP5997784B2 publication Critical patent/JP5997784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11318—Manufacturing methods by local deposition of the material of the bump connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

【課題】溶融ハンダの吹き飛びの危険を低くし、マスキング材料、リソグラフィ又は余分なハンダを除去する工程を必要としない、電子デバイスをパッケージンする方法を提供する。【解決手段】半田ジェット１６０のための半田を溶融する工程を含む。半田ジェット１６０からの溶融半田滴１３０ａを電子デバイスの第１の構成要素の第１の基板１０５ａ上にパターンを成して堆積させる工程を更に含む。パターンは、溶融半田の複数の個々のドット１３０ｂを備える。また、電子デバイスの第２の構成要素の第２の基板１０７を電子デバイスの第１の基板上に堆積されたパターンと位置合わせする工程も含む。第１の基板上にパターンを成して堆積された半田を再溶融させる工程を更に含む。また、半田が再溶融している間、第１及び第２の基板を圧縮する工程も含む。【選択図】図１

Description

従来、金スズ半田の物理蒸着（ＰＶＤ）（例えば、スパッタリングまたは蒸着）、メッキ、または、予備成形体付着などの技術は、半田を使用してウエハレベルパッケージング電子デバイスをシールするために使用された。様々なＰＶＤ法のうちの１つが使用される場合、プロセスは、余分な処理工程（例えば、湿式エッチングまたはリフトオフのためのリソグラフィ）、および、高価な材料の廃棄（例えば、堆積された金属の大部分が除去される場合がある）を含む場合がある。また、ＰＶＤ法は、実際問題として、非常に高い結合ライン（一般的には、３ミクロン未満の高さ）も許容しない。２つの構成要素を結合させるためにメッキが使用される場合には、シールされたデバイス内で高い真空度を有することができない場合がある。これは、メッキされた金属が、穴だらけであり、高いガス放出特性を有するからである。予備成形体が使用される場合には、これらの予備成形体が手作業で位置合わせされて付着され、それにより、接触労力が多大となり、それにより、費用がかかり、不正確になる可能性がある。また、予備成形体はサイズが制限される場合がある。更に、ウエハレベルパッケージングのための市販のウエハ結合器は、実際の結合前に２つの基板間の隙間を維持するために１００μｍ〜２００μｍ程度のスペーサを用いる。この小さな隙間は、低い真空コンダクタンスに起因して、シールされたデバイス内に高い真空度を形成するのを妨げる場合がある。
多くの前述した方法に伴う１つの共通する問題は、吹き飛び（ｂｌｏｗ−ｏｕｔ）の高いリスクである。吹き飛びは、結合プロセス中のキャビティ容積の小さな変化がキャビティ圧力差の大きな変化を引き起こすときに生じ得る。この圧力差は、その後、溶融半田を吹き飛ばすことによって逃げようとする場合がある。吹き飛びは、シールを損なう可能性があるとともに、シールされるべき電子デバイスを短絡させる場合がある。
特定の実施形態によれば、電子デバイスをパッケージングするための方法は、半田ジェットのための半田を溶融することを含む。該方法は、半田ジェットからの溶融半田を電子デバイスの第１の構成要素の第１の基板上にパターンを成して堆積させることを更に含む。パターンは、溶融半田の複数の個々のドットを備える。また、該方法は、電子デバイスの第２の構成要素の第２の基板を電子デバイスの第１の基板上に堆積されたパターンと位置合わせすることも含む。該方法は、第１の基板上にパターンを成して堆積された半田を再溶融させることを更に含む。また、該方法は、半田が再溶融している間、第１および第２の基板を圧縮することも含む。
特定の実施形態は、１つ以上の技術的利点を与えることができる。例えば、一つの実施形態の技術的利点は、吹き飛びの危険を低くして電子デバイスを密封シールできるという点である。特定の実施形態の他の技術的利点は、マスキング材料、リソグラフィ、または、余分な半田を除去するための他の処理工程を必要とせずに密封シールを形成できるという点である。これにより、電子デバイスの製造に関連する製造コスト（材料および時間の両方において）を低減できる。他の技術的利点は、以下の図、説明、および、特許請求の範囲から当業者に容易に明らかとなる。また、ここまで特定の利点を列挙してきたが、様々な実施形態は、列挙した利点のすべて、一部を含む場合があり、或いは、全く含まない場合がある。
特定の実施形態および該実施形態の利点のより完全な理解のために、添付図面と組み合わせた以下の説明を参照する。
図１は、特定の実施形態による電子デバイスのウエハレベルパッケージングのために構成されるシステムのブロック図である。 図２Ａは、特定の実施形態による電子デバイスの構成要素を上から見た図である。 図２Ｂは、特定の実施形態による電子デバイスの２つの構成要素を横から見た図である。 図２Ｃは、特定の実施形態による半田が溶融された状態の電子デバイスの２つの構成要素を横から見た図である。 図２Ｄは、特定の実施形態による半田が溶融された状態の電子デバイスの構成要素を上から見た図である。 図３は、特定の実施形態による電子デバイスのウエハレベルパッケージングを管理するために使用されるコントローラの構成要素の詳細なブロック図である。 図４は、特定の実施形態による電子デバイスをパッケージングするための方法を示す図である。
図１は、特定の実施形態による電子デバイスのウエハレベルパッケージングのために構成されたシステムのブロック図である。幾つかの実施形態において、システム１００の構成要素は、噴射半田を使用して電子デバイスの密封高真空ウエハレベルパッケージング（ＷＬＰ）を提供している。システム１００は、限定的ではないが、マイクロ電気機械システム（ＭＥＭＳ）デバイス、ウエハレベルパッケージングＩＲ検出器、および／または、マイクロボロメータを含むウエハレベルパッケージングデバイスの高真空密封シールのための半田の堆積のために噴射半田を使用してもよい。幾つかの実施形態において、噴射半田は、半田ジェット１６０により堆積される半田のパターンをソフトウエアテンプレートによって制御できるため、設計変更に対して極めて柔軟となり得る。新たな設計が導入される場合には、テンプレートを変更するだけで事足り得る。したがって、デバイス変更に起因する噴射パターンの変更をテンプレートの変更によって迅速に実施できる。
描かれた実施形態において、システム１００は、電子デバイスのウエハレベルパッケージングのための密封シールを形成する際に使用される様々な構成要素を含む。システムは、密封シールを高真空状態内で形成できるようにする。システム１００は、スパッタリング、蒸着、および、メッキなどの典型的なパッケージング技術で使用される過剰な金属および材料を除去するためにリソグラフィまたは他の工程を使用することなく高真空密封シールを伴って電子デバイスをパッケージングできてもよい。システム１００は、電子デバイスの１つ以上の構成要素上に堆積される噴射半田ドットのパターンを使用して密封シールを形成してもよい。ドットパターンは、構成要素が互いに押し付けられる際に圧力の変化を許容する小さな隙間を与えてもよい。半田ドット間の間隔は、半田ドットのサイズおよび／またはパターン（例えば、パターンの最終形状）に基づいてもよい。半田ドットが溶融して広がるにつれて、隙間が縮小し始め、それにより、密封シールが形成される。
ホッパ１５０は、半田ジェット１６０による使用のために、溶融された或いは固形化した半田を保持するように構成される任意の容器、リザーバ、ホッパ、または、他の装置を備えている。ホッパ１５０内に保持される半田としては、金−スズ半田（例えば、Ａｕ８０−Ｓｎ２０）、スズ−鉛半田、スズ−銀半田、スズ−銀−銅半田、または、金属結合（例えば、共晶接合）と共に使用されてもよい任意の他のタイプの半田を挙げることができる。幾つかの実施形態において、ホッパ１５０が受け入れる半田は、それがホッパ１５０により受け入れられるときに既に溶融されていてもよい。そのような実施形態においては、ホッパ１５０は、溶融された半田を溶融状態に維持するための加熱素子を備えている。幾つかの実施形態において、ホッパ１５０により受け入れられる半田は、それがホッパ１５０により受け入れられるときに固体状態であってもよい。そのような実施形態では、半田が基板１０５ａ上に堆積される前に、半田が、ホッパ１５０、半田ジェット１６０、または、ホッパ１５０と半田ジェット１６０との間の何らかの構成要素によって溶融されてもよい。作動上の必要性またはパラメータに応じて、ホッパ１５０内の半田の量が異なってもよい。例えば、幾つかの状況において、ホッパ１５０は、単一の電子デバイス又は複数の電子デバイスをその上に備えた一対の基板をパッケージングするのに十分な量の半田、一連の電子デバイスまたは幾つかの一連の電子デバイスをパッケージングするのに十分な量の半田（例えば、半田の大量供給）を蓄えていてもよい。
ホッパ１５０からの半田は、個々の溶融半田滴１３０ａを基板１０５ａ上に堆積させるために半田ジェット１６０によって使用される。ホッパ１５０が未溶融半田を収容する幾つかの実施形態においては、半田ジェット１６０は、それが基板１０５ａ上に半田を堆積させる前に半田を溶融させる。半田ジェット１６０から噴射される個々の溶融半田ドット１３０ａは、特定のパターンにしたがって基板１０５ａ上に制御された態様で堆積される。溶融半田ドット１３０ａは個々の滴として堆積されてもよく、その場合、個々の滴のうちの少なくとも幾つかの滴同士の間に隙間を伴う。隙間は、半田ジェット１６０により基板１０５ａ上に堆積されたパターン上にわたって第２の基板が押し付けられる際に、圧力または容積の変化がパターンを通じて逃げることができるようにされる。
半田ジェット１６０が溶融半田滴１３０ａを堆積させるパターンは、パッケージングされるべき電子デバイスの様々な異なる特性のうちのいずれかによって決まる。幾つかの実施形態において、パターンは、コントローラ１４０などのコントローラから半田ジェット１６０により受けられるパターンテンプレートに基づいてもよい。他の例として、幾つかの実施形態では、半田ジェット１６０が基板１０５ａ上に存在するパターンを認識して該パターンに従うことができる。基板１０５ａ上のパターンは、半田が溶融時に付着してもよいベースメタルとして使用されてもよい。Ｔｉ／Ｐｔ／ＡｕまたはＴｉ／ＮｉＶ／Ａｕを備える金属の積層体などの任意の適したベースメタルが使用されてもよい。
幾つかの実施形態において、ベースメタルは、溶融半田ドット１３０ａを堆積させるべき場所を決定するために、半田ジェット１６０がテンプレートまたはパターンに依存しているかどうかにかかわらず、基板１０５ａ上に存在してもよい。
溶融半田ドット１３０ａが基板１０５ａ上に堆積されたら、電子デバイスの第２の構成要素を有する第２の基板がアライメント装置１１０によって基板１０５ａ上に堆積されたパターンと位置合わせされる。基板１０５ｂは、溶融半田ドット１３０ａと同様の溶融半田ドットが冷却してしまっている基板１０５ａと同様の基板であってもよい。基板１０５ｂおよび基板１０７が位置合わせされて真空チャンバ１２０の内側に配置される。真空チャンバ１２０は、真空を形成でき、また、冷却された半田ドット１３０ｂの融点を超えるように周囲温度を高めることができる。真空チャンバ１２０により形成される真空は、構成要素１０７と構成要素１０５ｂとの間の隙間内に真空を形成することができる。冷却された半田ドット１３０ｂ間の空間は、真空チャンバ１２０と構成要素１０７，１０５ｂ間の隙間との間の圧力差が釣り合うことができるか或いは正規化できるようにしてもよい。真空チャンバ１２０により形成される熱は、冷却された半田ドット１３０ｂを溶融させるのに十分である。
アライメント装置１１０は、基板１０５ｂ、１０７を位置合わせすることに加えて、圧力を印加して基板１０７，１０５ｂを圧縮させるように構成されてもよい。アライメント装置１１０により与えられる圧力は、基板１０７，１０５ｂ間の隙間の容積を圧縮させるために使用されてもよい。幾つかの実施形態においては、圧縮力は、上側基板（例えば、構成要素１０７）を引っ張る重力であってもよい。圧縮力源にかかわらず、冷却された半田ドット１３０ｂが真空チャンバ１２０の温度の高まりにより溶融され始めると、圧力により今現在溶融しつつある半田が広がる。圧縮力が構成要素１０７，１０５ｂ間の隙間を圧縮するにつれて、隙間の容積の変化に起因する圧力の変化が半田ドット１３０ｂ間の隙間を通じて逃げる。最終的に、半田ドット１３０ｂは、構成要素上に形成されるベースパターンに沿って広がる単一の連続する帯の形を成す。溶融半田は、構成要素１０７，１０５ｂ間に密封シールを形成する。幾つかの実施形態においては、密封シールの形成は、結合プロセスの終わりまで遅らされてもよい。これにより、最終的なシールの瞬間前に内部キャビティの圧力の上昇を放出して、半田の吹き飛びを防止できる。密封シールは構成要素が真空状態にある間に形成されたため、構成要素間の隙間も同様に真空状態となり得る。これにより、対応する電子デバイスを高真空ウエハレベルパッケージングデバイスの状態で密封シールできてもよい。
コントローラ１４０は、ハードウエアコンポーネントとソフトウエアおよび／またはプロセッサによる実行のために持続性コンピュータ読み取り媒体に符号化された論理との任意の組み合わせを備えてもよい任意のタイプのコンピュータまたは制御システムであってもよい。コントローラ１４０は、システム１００の構成要素のうちのいずれかを制御するように構成されてもよい。例えば、コントローラ１４０は、半田ジェット１６０、および、基板１０５ａ上に対する溶融半田ドット１３０ａの堆積を制御してもよい。他の例として、コントローラ１４０は、アライメント装置１１０および構成要素１０７，１０５ｂの位置合わせを制御してもよい。他の例として、コントローラ１４０は、真空チャンバ１２０の真空および温度を制御してもよい。幾つかの実施形態において、コントローラ１４０は、半田が構成要素のデバイス上に堆積されるパターンをユーザが簡単に且つ容易に変更できるようにしてもよい。例えば、コントローラ１４０は、ユーザが新たなパターンテンプレートを簡単に取り込むことができるようにしてもよい。実施形態に応じて、コントローラ１４０は、システム１００のすべての構成要素に関与する単一のコントローラ、システム１００の異なる構成要素のための複数の独立したコントローラ、或いは、１つ以上のマスターコントローラの下で作動する複数のコントローラであってもよい。
図２Ａは、特定の実施形態に係る、電子デバイスの構成要素を上から見た図である。描かれた実施形態において、構成要素２１０はパターン２２０および半田ドット２３０を含む。パターン２２０は、基板２４０上に形成されるメタルベースパターンであってもよい。基板２４０（図２Ａから図２Ｄに描かれる部分のみ）は、複数の同様のメタルベースパターンを含んでもよい。それぞれの同様のパターンは、別個の電子デバイスに対応してもよい。パターン２２０は、半田２３０が溶融時に結合できる材料を与えてもよい。また、パターン２２０は、半田が再加熱されるときに半田ドット２３０がリフローできる経路を与えてもよい。
支柱２５０が半田ドット２３０の積層体を備えてもよい。支柱２５０は、支柱２５０が所望の高さを有するまで半田ドット２３０を上下に積み重ねることにより形成されてもよい。幾つかの実施形態においては、支柱２５０は、パターン２２０の周囲に堆積される半田ドット２３０より高くてもよい。そのような実施形態においては、支柱２５０は、基板の他の部分上にわたって広げられる複数の支柱のうちの１つであってもよい。支柱は、共にシールされるべき２つの基板の２つの構成要素間に更に大きな隙間を形成し得る支持構造を形成してもよい。これは、２つの構成要素が真空状態でシールされるようになっていると、圧力を正規化するのに役立ち得る。幾つかの実施形態において、半田ドット２３０は、支柱２５０が所望の事前結合隙間（例えば、３００μｍを上回る）を与え得るように所定のパターンで積み重ねられてもよい。幾つかの実施形態では、結合プロセス中、支柱２５０の高さに起因して、２つの基板が離れて保持されてもよい。結果として生じる隙間は、ベークアウトおよび真空サイクルの全体にわたって維持されてもよい。幾つかの実施形態では、最後のシール段階中に、支柱２５０がシール半田と共に溶融し、それにより、基板が接触して結合できてもよい。
半田ドット２３０は、図１に関して前述した半田ジェット１６０などの半田ジェットによってパターン２２０上に堆積されたフラックスレス半田によって構成されていてもよい。半田ドット２３０が再加熱され、半田が溶融されてパターン２２０の周囲でリフローすると、再溶融された半田が、パターン２２０内のデバイスをシールし得る連続する固体結合ラインを形成してもよい。完全に溶融する前の個々の半田ドット２３０間の隙間が通路を与えてもよく、この通路を通じて、電子デバイスの第２の構成要素がパターン２２０と位置合わせされて２つが共に押し付けられる際にパターン２２０の内側およびパターン２２０の外側の圧力が正規化されてもよい。
図２Ｂは、特定の実施形態に係る、電子デバイスの２つの構成要素を横から見た図である。図２Ｂでは、構成要素２６０が構成要素２１０の（図２Ａに描かれる）パターン２２０と位置合わせされる。支柱２５０は、半田ドット２３０が溶融するまで、構成要素２６０を構成要素２１０よりも上側に持ち上げた状態に維持する。支柱２５０の半田ドット２３０によりもたらされる余分な高さは、構成要素２１０，２６０間に真空コンダクタンス隙間２７０を形成する。幾つかの実施形態では、真空コンダクタンス隙間２７０が３００マイクロメートルを超えてもよい。真空コンダクタンス隙間２７０は、構成要素２１０，２６０と真空チャンバ内の周囲環境との圧力差の正規化を促してもよい。余分な高さは、既に堆積された半田ドット２３０の上部に更なる半田ドット２３０を堆積させることにより形成されてもよい。半田ドット２３０が溶融されると、圧力が構成要素２１０，２６０を共に押し付けるにつれて、真空コンダクタンス隙間２７０が減少し得る。
図２Ｃは、特定の実施形態に係る、半田が溶融してしまった電子デバイスの２つの構成要素を横から見た図である。図２Ｃは、半田２３０（図２Ａ，図２Ｂ）が溶融してしまった後の電子デバイスの２つの構成要素を備える２つの基板の部分を描いている。溶融半田２３５は、リフローして構成要素２１０，２６０間に密封シールを形成している。半田が溶融して広がってしまっているため、個々の半田ドット間にもはや隙間は存在しない。また、構成要素２１０，２６０間の隙間２７５も図２Ｂに示されるコンダクタンス隙間２７０から縮小してしまっている。
図２Ｄは、特定の実施形態に係る、半田が溶融された状態の電子デバイスの構成要素を上から見た図である。容積空間２９５は、溶融半田２３５によって密封シールされる真空の容積空間であってもよい。幾つかの実施形態において、基板２４０は、容積空間２９５と同様の幾つかの真空の容積空間を含んでいる。これらの容積空間の各々は、異なる電子デバイスに対応している。例えば、各容積空間２９５は、マイクロチップ、マイクロ電気機械（ＭＥＭ）デバイス、ＩＲ検出器、または、密封シールされ且つ／又は真空内で密封シールされるのが望ましい任意の他の電子部品を含んでもよい。
図３は、特定の実施形態に係る、電子デバイスのパッケージングを管理するために使用されるコントローラの構成要素の詳細なブロック図である。コントローラ３００は、電子デバイスのウエハレベルパッケージングで使用される１つ以上の装置を管理するために使用されている。コントローラ３００によって制御され或いは管理される構成要素としては、限定的ではないが、１つ以上のホッパ（例えば、図１に描かれるホッパ１５０）、１つ以上のホッパフィーダ（例えば、ホッパへ半田を供給する）、１つ以上の半田ジェット（例えば、図１に描かれる半田ジェット１６０）、１つ以上のアライメント装置（例えば、図１に描かれるアライメント装置１１０）、１つ以上の真空チャンバ（例えば、図１に描かれる真空チャンバ１２０）、１つ以上の他のコントローラ（例えば、図１に描かれるコントローラ１４０）、および／または、電子デバイスをパッケージングする際に使用される任意の他の構成要素または装置が挙げられる。
コントローラ３００は、１つ以上のコンピュータシステムの１つ以上の部分を含んでもよい。特定の実施形態において、これらのコンピュータシステムのうちの１つ以上は、前述した或いはここで例示される１つ以上の方法の１つ以上の工程を行ってもよい。特定の実施形態において、１つ以上のコンピュータシステムは、前述した或いはここで例示される機能を提供することができる。特定の実施形態においては、持続性媒体内に記憶されて１つ以上のコンピュータシステムで実行されるソフトウエアは、前述した或いはここで例示される１つ以上の方法の１つ以上の工程を行ってもよく、或いは、前述した或いはここで例示される機能を付与することができる。
コントローラ３００の構成要素は、任意の適した物理的な形状、構成、数、タイプ、および／または、レイアウトを備えることができる。一例として、限定的ではないが、コントローラ３００は、組込型コンピュータシステム、システム−オン−チップ（ＳＯＣ）、シングルボードコンピュータシステム（ＳＢＣ）（例えば、コンピュータ−オン−モジュール（ＣＯＭ）またはシステム−オン−モジュール（ＳＯＭ）など）、デスクトップコンピュータシステム、ラップトップまたはノートブックコンピュータシステム、対話型キオスク、メインフレーム、コンピュータシステムのメッシュ、携帯電話、携帯端末（ＰＤＡ）、サーバ、または、これらのうちの２つ以上の組み合わせを備えてもよい。適切な場合には、コントローラ３００は、１つ以上のコンピュータシステムを含んでいてもよく、一体型または分散型であってもよく、複数の場所にまたがっていてもよく、複数の機械にまたがっていてもよく、或いは、１つ以上のネットワーク内に１つ以上のクラウドコンポーネントを含むクラウド内に存在していてもよい。
適切な場合には、コントローラ３００の１つ以上の構成要素が、実質的な空間的制限または時間的制限を伴うことなく、前述した或いはここで例示される１つ以上の方法の１つ以上の工程を行うことができる。一例として、限定的ではないが、コントローラ３００は、リアルタイムで或いはバッチモードで、前述した或いはここで例示される１つ以上の方法の１つ以上の工程を行うことができる。適切な場合には、１つ以上のコントローラが、異なる時間に或いは異なる場所で、前述した或いはここで例示される１つ以上の方法の１つ以上の工程を行うことができる。
図示されている実施形態においては、コントローラ３００は、プロセッサ３１１、記憶装置３１３、インタフェース３１７、および、バス３１２を含んでいる。これらの構成要素は、一般的には、噴射半田を使用して密封シールが形成される電子デバイスのウエハレベルパッケージングを管理するために協働する。特定数の特定の構成要素を特定の配置で有する特定のコントローラ３００が描かれているが、この開示は、任意の適した数の任意の適した構成要素を任意の適した配置で有する任意の適したコントローラ３００を考える。
プロセッサ３１１は、マイクロプロセッサ、コントローラ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、または、任意の他の適したコンピュータデバイス、リソース、または、コントローラ機能性を単独で或いは他の構成要素（例えば、記憶装置３１３）と併せて与えるようになっているハードウエアと符号化されたソフトウエアおよび／または組み込み論理との組み合わせであってもよい。そのような機能は、溶融半田ドットのパターンを電子デバイスの構成要素の基板上に堆積させるように半田ジェットを方向付けることを含んでいてもよい。コントローラ機能の他の例は、堆積された半田ドットが再溶融時に２つの構成要素間に密封シールを形成するように電子デバイスの２つの構成要素を位置合わせすることを含んでもよい。以下、更なる例および少なくとも部分的にプロセッサ３１１により与えられる機能性について説明する。
特定の実施形態においては、プロセッサ３１１は、命令例えばコンピュータプログラムを形成している命令のような命令を実行するためのハードウエアを含んでもよい。一例として、限定的ではないが、命令を実行するために、プロセッサ３１１は、内部レジスタ、内部キャッシュ、または、記憶装置３１３から命令を読み出して（或いは、フェッチして）、それらの命令をデコードして実行した後、１つ以上の結果を内部レジスタ、内部キャッシュ、または、記憶装置３１３に書き込んでもよい。
特定の実施形態において、プロセッサ３１１は、データ、命令、または、アドレスのための１つ以上の内部キャッシュを含んでもよい。この開示は、適切な場合には、任意の適した数の任意の適した内部キャッシュを含むプロセッサ３１１を考える。一例として、限定的ではないが、プロセッサ３１１は、１つ以上の命令キャッシュ、１つ以上のデータキャッシュ、および、１つ以上の変換索引バッファ（ＴＬＢ）を含んでもよい。命令キャッシュ内の命令が記憶装置３１３内の命令のコピーであってもよく、また、命令キャッシュは、プロセッサ３１１によるこれらの命令の読み出しをスピードアップさせてもよい。データキャッシュ内のデータは、プロセッサ３１１で実行する命令が操作するための記憶装置３１３内のデータのコピー、プロセッサ３１１で実行するその後の命令によるアクセスのため或いは記憶装置３１３に書き込むためにプロセッサ３１１で実行される前の命令の結果、或いは、他の適したデータであってもよい。データキャッシュは、プロセッサ３１１による読み取り操作または書き込み操作をスピードアップしてもよい。ＴＬＢは、プロセッサ３１１のための仮想アドレス変換をスピードアップしてもよい。特定の実施形態において、プロセッサ３１１は、データ、命令、または、アドレスのための１つ以上の内部レジスタを含んでもよい。実施形態に応じて、プロセッサ３１１は、適切な場合には、任意の適した数の任意の適した内部レジスタを含んでもよい。適切な場合には、プロセッサ３１１は、１つ以上の数値演算ユニット（ＡＬＵ）を含んでもよく、マルチコアプロセッサであってもよく、１つ以上のプロセッサ３１１を含んでもよく、或いは、任意の他の適したプロセッサであってもよい。
記憶装置３１３は、磁気媒体、光媒体、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、フラッシュメモリ、取り外し可能な媒体、または、任意の他の適した１つ或いは複数の局部または遠隔のメモリ要素を含むがこれらに限定されない任意の形態の揮発性または不揮発性のメモリを含んでもよい。特定の実施形態では、記憶装置３１３がランダムアクセスメモリ（ＲＡＭ）を含んでもよい。このＲＡＭは、適切な場合には、揮発性メモリであってもよい。適切な場合には、このＲＡＭは、ダイナミックメモリ（ＤＲＡＭ）またはスタティックメモリ（ＳＲＡＭ）であってもよい。また、適切な場合には、このＲＡＭは、シングルポートＲＡＭまたはマルチポートＲＡＭ、或いは、任意の他の適したタイプのＲＡＭまたはメモリであってもよい。記憶装置３１３は、適切な場合には、１つ以上のメモリまたはデータ記憶モジュールを含んでもよい。記憶装置３１３は、持続性コンピュータ読み取り媒体内に組み込まれるソフトウエア、および／または、ハードウエアに組み込まれる或いはさもなければ記憶される符号化された論理（例えば、ファームウェア）を含む、コントローラ３００により利用される任意の適したデータまたは情報を記憶してもよい。特定の実施形態において、記憶装置３１３は、プロセッサ３１１が実行するための命令またはプロセッサ３１１が操作するためのデータを記憶するためのメインメモリを含んでもよい。特定の実施形態では、１つ以上のメモリ管理ユニット（ＭＭＵ）が、プロセッサ３１１と記憶装置３１３との間に存在して、プロセッサ３１１により要求される記憶装置３１３へのアクセスを容易にする。
特定の実施形態において、記憶装置３１３は、データまたは命令のための大容量記憶装置を含んでもよい。一例として、限定的ではないが、記憶装置３１３は、ハードディスクドライブ（ＨＤＤ）、フロッピー（登録商標）ディスクドライブ、フラッシュメモリ、光ディスク、光磁気ディスク、磁気テープ、または、外部ドライブ、或いは、これらのうちの２つ以上の組み合わせを含んでもよい。記憶装置３１３は、適切な場合には、取り外し可能な或いは取り外し不能な（または、固定された）媒体を含んでもよい。記憶装置３１３は、適切な場合には、コントローラ３００の内部または外部の構成要素を含んでもよい。特定の実施形態では、記憶装置３１３が不揮発性の固体メモリを含んでもよい。特定の実施形態では、記憶装置３１３がリードオンリーメモリ（ＲＯＭ）を含んでもよい。適切な場合には、このＲＯＭは、マスクプログラムドＲＯＭ、プログラマブルＲＯＭ（ＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、電気的消去再書き込みＲＯＭ（ＥＡＲＯＭ）、または、フラッシュメモリ、或いは、これらのうちの２つ以上の組み合わせであってもよい。記憶装置３１３は、任意の適した物理的形態をとってもよく、また、任意の適した数またはタイプの記憶装置を備えてもよい。記憶装置３１３は、適切な場合には、プロセッサ３１１と記憶装置３１３との間の通信を容易にする１つ以上の記憶制御ユニットを含んでもよい。
一例として、限定的ではないが、コントローラ３００は、記憶装置３１３または他のソース（例えば、他のコンピュータシステムなど）の１つの構成要素（例えば、ハードディスクドライブ）から記憶装置３１３の他の構成要素（例えば、システムメモリ）へと命令を取り込んでもよい。プロセッサ３１１は、その後、記憶装置３１３から内部レジスタまたは内部キャッシュへと命令を取り込んでもよい。命令を実行するため、プロセッサ３１１は、内部レジスタまたは内部キャッシュから命令を読み出して、それらをデコードしてもよい。命令の実行中または命令の実行後、プロセッサ３１１は、１つ以上の結果（中間結果または最終結果であってもよい）を内部レジスタまたは内部キャッシュへ書き込んでもよい。プロセッサ３１１は、その後、それらの結果のうちの１つ以上を記憶装置３１３へ書き込んでもよい。特定の実施形態において、プロセッサ３１１は、１つ以上の内部レジスタ内または内部キャッシュ内または記憶装置３１３の特定の部分内の命令だけを実行してもよく、また、１つ以上の内部レジスタ内または内部キャッシュ内または記憶装置３１３の特定の部分内のデータのみを操作してもよい。
特定の実施形態において、インタフェース３１７は、コントローラ３００および電子デバイスをパッケージングする際に使用される任意の構成要素または装置（図１に描かれる任意の構成要素）、電子デバイスのパッケージングの管理に関与する任意のユーザ、任意のネットワークまたはネットワーク装置、および／または、任意の他のコンピュータシステムの間の通信のための１つ以上のインタフェースを与えるハードウエア、符号化されたソフトウエア、または、これらの両方を含んでもよい。一例として、限定的ではないが、通信インタフェース３１７は、イーサネット（登録商標）或いは他の有線ネットワークと通信するためのネットワークインタフェースコントローラ（ＮＩＣ）またはネットワークアダプタ、および／または、無線ネットワークと通信するための無線ＮＩＣ（ＷＮＩＣ）または無線アダプタを含んでいてもよい。
幾つかの実施形態においては、インタフェース３１７は、１つ以上のＩ／Ｏ装置のための１つ以上のインタフェースを含んでもよい。これらのＩ／Ｏ装置のうちの１つ以上は、オペレータまたはユーザとコントローラ３００との間の通信を可能にすることができる。一例として、限定的ではないが、Ｉ／Ｏ装置は、キーボード、キーパッド、マイクロフォン、モニタ、マウス、プリンタ、スキャナ、スピーカ、スチルカメラ、スタイラス、タブレット、タッチスクリーン、トラックボール、ビデオカメラ、他の適したＩ／Ｏ装置、または、これらのうちの２つ以上の組み合わせを含んでいてもよい。Ｉ／Ｏ装置は１つ以上のセンサを含んでいてもよい。例えば、Ｉ／Ｏ装置は、電子デバイスの構成要素の基板上のメタルベースパターンを認識するように構成されるスキャナを含んでいてもよい。特定の実施形態は、任意の適したタイプおよび／または数のＩ／Ｏ装置、および、それらのＩ／Ｏ装置のための任意の適したタイプおよび／または数のインタフェース３１７を含んでもよい。適切な場合には、インタフェース３１７は、プロセッサ３１１がこれらのＩ／Ｏ装置のうちの１つ以上を駆動させることができるようにする１つ以上のドライバを含んでいてもよい。
実施形態に応じて、インタフェース３１７は、任意のタイプのネットワークに適した任意のタイプのインタフェースであってもよい。一例として、限定的ではないが、インタフェース３１７は、アドホックネットワーク内、パーソナルエリアネットワーク（ＰＡＮ）内、ローカルエリアネットワーク（ＬＡＮ）内、広域ネットワーク（ＷＡＮ）内、メトロポリタンエリアネットワーク（ＭＡＮ）内で、或いは、インターネットの１つ以上の部分を介して、或いは、これらのうちの２つの以上の組み合わせにおいてデータを送受信するために使用されてもよい。これらのネットワークのうちの１つ以上の部分は、有線であってもよく或いは無線であってもよい。これらのネットワークのうちの１つ以上の部分は、標準的な或いは専用のプロトコルを使用してもよい。インタフェース３１７は、無線ＰＡＮ（ＷＰＡＮ）（例えば、ブルートゥースＷＰＡＮなど）、Ｗｉ−Ｆｉネットワーク、ＷＩ−ＭＡＸネットワーク、ＬＴＥネットワーク、ＬＴＥ−Ａネットワーク、携帯電話ネットワーク（例えば、モバイル通信用グローバルシステム（ＧＳＭ（登録商標））ネットワークなど）、または、任意の他の適した無線ネットワーク、或いは、これらのうちの２つ以上の組み合わせと通信できてもよい。コントローラ３００は、適切な場合には、ネットワークおよび／またはＩ／Ｏ装置のうちの任意の１つ以上のための任意の適した数の任意の適したタイプのインタフェース３１７を含んでもよい。
バス３１２は、コントローラ３００の構成要素を互いに結合させるために、ハードウエア、コンピュータ読み取り媒体に組み込まれるソフトウエア、および／または、ハードウエアに組み込まれる或いはさもなければ記憶される符号化論理（例えば、ファームウェア）の任意の組み合わせを含んでもよい。一例として、限定的ではないが、バス３１２は、アクセラレーテッド・グラフィクス・ポート（ＡＧＰ）または他のグラフィックスバス、拡張工業規格アーキテクチャ（ＥＩＳＡ）バス、フロントサイドバス（ＦＳＢ）、ハイパートランスポート（ＨＴ）相互接続、工業規格アーキテクチャ（ＩＳＡ）バス、ＩＮＦＩＮＩＢＡＮＤ相互接続、ローピンカウント（ＬＰＣ）バス、メモリバス、マイクロチャネルアーキテクチャ（ＭＣＡ）バス、周辺コンポーネント相互接続（ＰＣＩ）バス、ＰＣＩ−エクスプレス（ＰＣＩ−Ｘ）バス、シリアル・アドバンスト・テクノロジー・アタッチメント（ＳＡＴＡ）バス、ビデオエレクトロニクス・スタンダード・アソシエーション・ローカル（ＶＬＢ）バス、または、任意の他の適したバス、或いは、これらのうちの２つ以上の組み合わせを含んでいてもよい。バス３１２は、適切な場合には、任意の数、タイプ、および／または、形態のバス３１２を含んでいてもよい。特定の実施形態では、１つ以上のバス３１２（それぞれがアドレスバスとデータバスとを含んでもよい）がプロセッサ３１１を記憶装置３１３に結合してもよい。バス３１２は１つ以上のメモリバスを含んでいてもよい。
なお、コンピュータ読み取り記憶媒体には、１以上の有形で持続性のコンピュータ読み取り記憶媒体処理構造が包含される。一例として、限定的ではないが、コンピュータ読み取り記憶媒体は、適切な場合には、半導体ベースの或いは他の集積回路（ＩＣ）（例えば、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または特定用途向け集積回路（ＡＳＩＣ）など）、ハードディスク、ＨＤＤ、ハイブリッドハードディスクドライブ（ＨＨＤ）、光ディスク、光ディスクドライブ（ＯＤＤ）、光磁気ディスク、光磁気ドライブ、フロッピーディスク、フロッピーディスクドライブ（ＦＤＤ）、磁気テープ、ホログラフィック記憶媒体、固体ドライブ（ＳＳＤ）、ＲＡＭドライブ、セキュアデジタルカード、セキュアデジタルドライブ、フラッシュメモリカード、フラッシュメモリドライブ、または、任意の他の適した有形のコンピュータ読み取り記憶媒体、或いは、これらのうちの２つ以上の組み合わせを含んでいてもよい。なお、コンピュータ読み取り記憶媒体は、３５Ｕ．Ｓ．Ｃ．§１０１の下での特許保護に値しない任意の媒体を排除する。また、コンピュータ読み取り記憶媒体は、それらが３５Ｕ．Ｓ．Ｃ．§１０１の下での特許保護に値しない限りにおいて、一時的な形式の信号送信（伝搬する電気的または電磁的な信号それ自体など）を排除する。
特定の実施形態は、任意の適した記憶装置を実装する１つ以上の持続性コンピュータ読み取り媒体を含んでもよい。特定の実施形態において、コンピュータ読み取り記憶媒体は、適切な場合には、プロセッサ３１１の１つ以上の部分（例えば、１つ以上の内部レジスタまたはキャッシュなど）、記憶装置３１３の１つ以上の部分、または、これらの組み合わせを実装する。特定の実施形態において、コンピュータ読み取り記憶媒体はＲＡＭまたはＲＯＭを実装する。特定の実施形態において、コンピュータ読み取り記憶媒体は揮発性の或いは永続性のメモリを実装する。特定の実施形態では、１つ以上のコンピュータ読み取り記憶媒体が符号化されたソフトウエアを具現化する。
なお、符号化されたソフトウエアは、適切な場合にはコンピュータ読み取り記憶媒体内に記憶され或いは符号化された１つ以上のアプリケーション、バイトコード、１つ以上のコンピュータプログラム、１つ以上の実行ファイル、１つ以上の命令、論理、マシンコード、１つ以上のスクリプト、または、ソースコードを包含していてもよく、この逆もまた可能である。特定の実施形態においては、符号化されたソフトウエアは、コンピュータ読み取り記憶媒体に記憶され或いは符号化される１つ以上のアプリケーションプログラミングインタフェース（ＡＰＩ）を含む。特定の実施形態は、任意の適したタイプまたは数のコンピュータ読み取り記憶媒体に記憶され或いは符号化される任意の適したプログラミング言語またはプログラミング言語の組み合わせで書き込まれか或いは表現される任意の適切な符号化されたソフトウエアを使用してもよい。特定の実施形態においては、符号化されたソフトウエアは、ソースコードまたはオブジェクトコードとして表されてもよい。特定の実施形態においては、符号化されたソフトウエアは、例えばＣ言語、Ｐｅｒｌ言語、または、その適した拡張子などの高レベルプログラミング言語で表されてもよい。特定の実施形態においては、符号化されたソフトウエアは、アセンブリ言語（または、マシンコード）などの低レベルプログラミング言語で表されてもよい。特定の実施形態では、符号化されたソフトウエアがＪＡＶＡ（登録商標）で表される。特定の実施形態においては、符号化されたソフトウエアは、ハイパーテキストマークアップ言語（ＨＴＭＬ）、拡張マークアップ言語（ＸＭＬ）、または、他の適したマークアップ言語で表される。
以下の説明は、コントローラ３００の特定の構成要素が特定の特徴を与え得る幾つかの方法に関して更なる詳細な記述を与える。特に、コントローラ３００の構成要素は、特定の実施形態にしたがって電子デバイス（例えば、ＭＥＭデバイス、ＦＰＡマイクロボロメータなど）のパッケージングを制御するために協働してもよい。例えば、インタフェース３１７は、例えばユーザからパターンメッセージを受けるために使用されてもよい。パターンメッセージは、パターンテンプレートを備えてもよく、或いは、半田ジェットが電子デバイスの構成要素の基板上に溶融半田ドットを堆積させるべきパターンを示してもよい。幾つかの実施形態において、インタフェース３１７は、パターンを形成するユーザ入力（例えば、寸法）をコントローラ３００を介して受けてもよい。
パターンまたはパターンメッセージは、その後、記憶装置３１３に記憶される。幾つかの実施形態では、記憶装置３１３は幾つかのパターンを記憶することができる。各パターンは、１つの電子デバイスおよび／または様々な電子デバイスの異なる構成要素と関連付けられてもよい。プロセッサ３１１は、記憶されたパターンを使用して、電子デバイスのウエハレベルパッケージングで使用される１つ以上の装置のためのコマンドを形成することができる。例えば、パターンに基づき、プロセッサ３１１は、半田ジェットのための半田コマンドを形成することができる。半田コマンドは、半田ジェットが溶融半田ドットを堆積させるべき場所を決定する際に使用してもよい１つ以上の命令を含んでいてもよい。
記憶装置３１３は、異なる電子デバイスのために使用するための異なる設定、材料、または、構成要素を特定し得るテーブル、チャート、データベース、または、他のデータ編成を含んでいてもよい。例えば、各電子デバイス毎に、テーブル（または、他のデータ編成）が、使用すべきパターン、使用すべき半田の１つ以上のタイプ、半田を溶融するために使用すべき対応する温度、電子デバイスがパッケージングされるべき真空レベル、電子デバイスが加熱されおよび／または真空中に置かれるべき時間値、および、電子デバイスの２つの構成要素間に印加される圧縮力の大きさ、および／または、電子デバイスをパッケージングする際に使用される任意の他の情報を定めてもよい。プロセッサ３１１は、この情報を使用して、適切な装置または構成要素のための１つ以上のコマンドを形成することができる。例えば、情報は、電子デバイスの１つの構成要素の基板上に堆積されてもよい半田ドットを再溶融させるために加熱素子がどの程度熱くなるべきかを定める加熱コマンドを形成するために使用されてもよい。他の例として、記憶装置３１３によって記憶された情報は、真空チャンバのための少なくとも１つの圧力コマンドを決定して形成するためにプロセッサ３１１により使用されてもよい。これにより、異なる真空レベルを異なる電子デバイスに対して使用できる。
幾つかの実施形態においては、インタフェース３１７は、１つ以上のセンサから情報を受けてもよい。このセンサ入力は、プロセッサ３１１がコマンドを形成する際に使用できるフィードバックまたは他の情報を含んでいてもよい。例えば、電子デバイスの２つの構成要素の相対的な位置に関連するセンサ入力は、構成要素を位置合わせするように構成されるアライメント装置のためのアライメントコマンドを形成するために使用されてもよい。また、センサ入力は、基板上のパターンを認識するように構成されるセンサを含んでもよい。プロセッサ３１１は、その情報を使用して、半田ジェットがパターンに従うためのコマンドを形成してもよい。センサ入力は、適切な場合には、プロセッサ３１１が温度または真空度を調整するための温度コマンドまたは真空度コマンドを形成する際に使用してもよい温度読み取り値または真空度読み取り値を含んでもよい。他のセンサが他のコマンドを形成するために使用されてもよい。
これまでは、幾つかの異なる実施形態および特徴が与えられてきた。特定の実施形態は、操作上の必要性および／または構成要素の限界に応じて、これらの特徴のうちの１つ以上を組み合わせることができる。これにより、様々な組織体およびユーザのニーズにコントローラ３００を十分に適合させることができるようにしてもよい。幾つかの実施形態は更なる特徴を含んでもよい。
図４は、特定の実施形態に係る、電子デバイスをパッケージングするための方法を示している。この方法は、パターンテンプレートが受け取られる工程４１０から始まる。パターンテンプレートは、閉ループを形成する少なくとも１つのパターンを含んでいる。閉ループは、電子デバイスの少なくとも一部を真空シールする際に使用される密封シールと関連付けられている。パラメータテンプレートは、電子デバイスの第１の構成要素の基板上に溶融半田ドットをパターンを成して堆積させるために必要な寸法および他の情報を含んでいてもよい。寸法は、パターンのそれぞれの部分ごとに、３つの寸法、すなわち、長さ、幅、および、高さを含んでいる。幾つかの実施形態においては、パターンは、パターンの特定の部分のために使用すべき半田のタイプに関する情報を含んでいる。工程４１０で受けられるパターンテンプレートは、受け取られる多くのパターンテンプレートのうちの１つである。各パターンテンプレートは、異なる電子デバイスと関連付けられてもよく、また、異なる関連パターンを備えていてもよい。幾つかの実施形態においては、テンプレートは、複数回繰り返される同じパターンを備えていてもよい。各パターンは異なる電子デバイスに対応してもよい。これは、同じ電子デバイスの幾つかのコピーのために同じ構成要素の幾つかのコピーを形成するべく単一の基板が使用される場合に用いられる。
工程４２０では、半田が溶融される。半田は、構成要素の基板上へ噴射される前に溶融される。半田の溶融は、半田ジェットの噴射ノズルが構成要素の基板上に半田を堆積させることができるように半田を液体状態へ至らせることを含む。半田は、構成要素の基板上に半田を堆積させるために使用される半田ジェットによって、半田ジェットと関連付けられて半田を蓄えるために使用されるホッパによって、および／または、ホッパの前またはホッパと半田ジェットとの間に機能的に配置される加熱素子によって溶融されてもよい。使用される半田のタイプは、操作上の必要性、パターン仕様、および／または、電子デバイスの所望の性能特性に応じて異なってもよい。例えば、幾つかの実施形態においては、半田は、金８０％およびスズ２０％の混合物、または、任意の他のフラックスレス半田によって構成されてもよい。
工程４３０では、電子デバイスの第１の構成要素の基板上に溶融半田がパターン状に堆積される。溶融半田は、複数の個々の溶融半田ドットとして堆積されてもよい。幾つかの実施形態においては、半田は、堆積されるすべての或いは一部の半田ドット同士の間に隙間を伴って堆積されてもよい。半田ドットは、構成要素の基板上に堆積される際に冷えて再凝固してもよい。幾つかの実施形態においては、溶融半田ドットは、堆積された溶融半田ドットの厚さ或いは高さを増大させるために互いに上下に堆積されてもよい。半田はドットとして堆積されるため、個々のドット間に多くの小さな隙間が存在する。これらの隙間は、変化する圧力が吹き飛びを引き起こすことなく逃げるための通路を与えることができる。溶融半田ドットは、電子デバイスの第１の構成要素の基板に形成される金属パターン上に堆積される。対応する金属パターンが電子デバイスの第２の構成要素の基板に形成される。１つ或いは複数の金属パターンが、半田が再溶融されるときに半田が付着し得るベースとして使用される。幾つかの実施形態においては、溶融半田は、電子デバイスの第１の構成要素および第２の構成要素の両方に堆積されてもよい。
工程４４０では、更なる溶融半田がパターンを成して堆積される。例えば、構成要素の基板がその上に複数の電子デバイスを有する場合には、更なる溶融半田が基板の様々なポイントで支柱状に堆積される。支柱は、密封シールされるべき電子デバイスのうちのいずれかから離間されてもよい。パターンを成して堆積される更なる半田は、構成要素の基板上に堆積される溶融半田ドットの高さを増大させるために使用されてもよい。幾つかの実施形態においては、更なる高さは、電子デバイスの２つの構成要素間に真空コンダクタンス隙間を形成するために使用される。幾つかの実施形態においては、高さの増大は、ウエハレベルパッケージング中の真空コンダクタンスを改善し得る。真空コンダクタンス隙間は、圧力の変化を導き通すことができる通路を形成することができる。これにより、更に高い真空度を電子デバイスの密封シール部に形成できる。幾つかの実施形態においては、コンダクタンス隙間を形成するために使用される更なる半田は、密封シールのうちの１つ以上を形成するために使用される半田から離間されてもよい。特定の実施形態においては、更なる半田は、シールのために堆積される半田よりも高く堆積されてもよい。特定の実施形態においては、支柱は、密封シールのために使用される半田とは異なるタイプの半田を備えてもよい。
工程４５０では、電子デバイスの第１および第２の構成要素が真空チャンバ内に配置される。真空チャンバは、２つの構成要素が共にシールされる高真空環境を形成できる。例えば、真空チャンバは、周囲圧力〜１０-9ｔｏｒｒの真空度を形成することができる。
工程４６０では、電子デバイスの第２の構成要素が、電子デバイスの第１の構成要素上の噴射半田のパターンと位置合わせされる。幾つかの実施形態においては、第２の構成要素の基板は、第１の構成要素上に堆積された半田ドットのパターンと同様の金属パターンを有してもよい。この金属パターンは、半田が再溶融されるときに半田が結合し得る材料を与えるために半田ドットのパターンと位置合わせされてもよい。幾つかの実施形態では、第１および第２の構成要素は２つのウエハの一部であってもよい。そのような実施形態においては、工程４６０は、第１のウエハ上に堆積された堆積半田ドットの各パターンが第２のウエハ上の対応する金属パターンと位置合わせされるようにウエハを位置合わせすることを含んでいてもよい。幾つかの実施形態では、第２の構成要素が真空チャンバ内で第１の構成要素と位置合わせされてもよい。幾つかの実施形態では、２つの構成要素が真空チャンバ内に配置される前に位置合わせされてもよい。
工程４７０では、電子デバイスの第１および第２の構成要素が圧縮される。幾つかの実施形態においては、圧縮は、上側の構成要素の重量に起因する重力によって加えられる。幾つかの実施形態においては、圧縮は、電子デバイスの構成要素の一方または両方に圧力を印加するように構成されるアライメント装置１１０などの装置によって加えられる。
工程４８０では半田が再溶融される。半田ドットが溶融し始めるにつれて半田が広がり始める。ある場合には、半田は、電子デバイスの２つの構成要素の基板の金属ベースパターンに沿って広がるようになっていてもよい。半田が広がるにつれて、半田の高さが低くなり、それによって２つの構成要素間の隙間が減少する。これにより、２つの構成要素間の空間の容積が減少し得る。半田ドットを使用しない典型的なパッケージングシナリオでは、容積の変化に起因する圧力の変化が、吹き飛びを引き起こす可能性を高める。しかしながら、工程４３０で堆積された半田ドット間の隙間は、圧力の変化を逃がすことができるチャネルを形成する。このため、吹き飛びの機会を減らすことができる。
半田は、それが完全に溶融されるまで溶融し続ける。溶融半田は、その後に冷えて、工程４９０で示されるように、第１の構成要素と第２の構成要素との間に密封シールを形成する。密封シールを形成する際に使用される半田だけが半田ジェットにより堆積された半田であるため、過剰な材料またはマスキング材料を除去するためにリソグラフィまたは他の処理工程を何ら必要とすることなく、工程４９０における密封シールを形成できる。これにより、電子デバイスに関連する製造コスト（材料のコストおよび電子デバイスを製造するために必要な時間の両方におけるもの）を低減できる。幾つかの実施形態においては、密封シールされるべき電子デバイスは、複数のマイクロボロメータを備える赤外線検出器とすることができる。
図４に示される工程の一部は、適切な場合には、組み合わされ、変更され、或いは、削除されてもよく、また、更なる工程がフローチャートに加えられてもよい。また、特定の実施形態の範囲から逸脱することなく、工程が任意の好適な順序で行うことができる。図４に示されている工程は、特定の実施形態のために行われる工程の単なる一例であり、他の実施形態では、異なる順序で配置される異なる工程が使用されてもよい。例えば、幾つかの実施形態においては、半田は、基板中のベースメタルのパターンに従うことにより、第１の構成要素の基板上に堆積される。そのような実施形態では、工程４１０は変更されてもよい。これは、パターンテンプレートが基板のパターンを介して受けられ得るからである。他の例として、幾つかの実施形態では、電子デバイスの２つの構成要素が真空チャンバ内に配置される前に位置合わせされてもよい。これにより、工程４５０および工程４６０の順序が切り換わる結果となる。
以上、特定の実施形態について詳しく説明してきたが、開示または添付の特許請求の範囲の思想および範囲から逸脱することなく、様々な他の変更、置換、組み合わせ、および、変形をこれらの実施形態に対して成すことができることは言うまでもない。特定の実施形態は、添付の特許請求の範囲の思想および範囲の中に入るそのような変更、置換、組み合わせ、変形、および、改良のすべてを包含するようになっている。例えば、ウエハレベルパッケージング電子デバイスを製造すべく構成されるシステムに含まれる多くの要素に関連して実施形態を説明してきたが、これらの要素は、特定の製造ニーズに適応させるように組み合わされ、再配列され、または、配置されてもよい。また、任意の図に関して本明細書中に記載される要素のいずれかが、適切な場合には、互いに一体の内部要素または別個の外部要素として設けられてもよい。特定の実施形態においては、これらの要素およびその内部構成要素の配列についての大きな自由度が意図されている。

Claims (14)

  1. 電子デバイスのウエハレベルパッケージング方法であり、
    半田ジェットのための半田を溶融する工程と、
    前記半田ジェットからの溶融半田をウエハレベルパッケージ電子デバイスの第１の構成要素の基板上に溶融半田の複数の個々のドットをパターン状に堆積させる工程と、
    前記電子デバイスの第２の構成要素が前記第１の構成要素から持ち上げられるように、前記電子デバイスの第２の構成要素を、前記電子デバイスの前記第１の構成要素上に堆積された半田の前記パターンに位置合わせする工程と、
    前記電子デバイスの前記第１の構成要素上に前記パターン状に堆積された半田を再溶融させ且つリフローさせる工程と、
    前記半田が再溶融される際に、前記電子デバイスの前記第１の構成要素および前記電子デバイスの第２の構成要素を圧縮して、前記パターン状に堆積された半田の連続したリフローと前記第１の構成要素及び第２の構成要素の接合とが同時に起こって前記第２の構成要素が前記パターンの部分に接合するようさせる工程と、を含む方法。
  2. 請求項１記載の方法において、
    前記電子デバイスの前記第１の構成要素および当該電子デバイスの前記第２の構成要素を真空中に配置する工程を更に備える、方法。
  3. 請求項１記載の方法において、
    前記半田ジェットからの溶融半田を電子デバイスの第１の構成要素の基板上にパターン状に堆積させる前記工程は、当該半田ジェットからの溶融半田を当該電子デバイスの前記第１の構成要素の基板に形成される金属パターン上へ堆積させる工程を含む、方法。
  4. 請求項１記載の方法において、
    前記半田ジェットからの溶融半田を電子デバイスの第１の構成要素の基板上にパターンを成して堆積させる前記工程は、溶融半田の複数の個々のドットの少なくとも一部同士の間に複数の隙間を備えるパターン状に当該半田ジェットからの溶融半田を堆積させる工程を含む、方法。
  5. 請求項１記載の方法において、
    前記電子デバイスの前記第１の構成要素と当該電子デバイスの前記第２の構成要素との間の隙間を密封シールする工程を更に備える、方法。
  6. 請求項１記載の方法において、
    前記電子デバイスが赤外線検出器を備える、方法。
  7. 請求項１に記載の方法において、前記半田が金８０％を含んでいる、方法。
  8. 電子デバイスのウエハレベルパッケージング方法であり、
    第１の基板上に、個々の半田滴を、該半田滴間に滴間隙間が形成されるパターンで堆積させる工程と、
    第２の基板を、前記第１の基板及び前記半田滴のパターンに対して位置合わせする工程であって、前記第１の基板と前記第２の基板とが実質的に平行で前記第１の基板と第２の基板との間に基板間隙間が存在するように前記第２の基板を位置合わせする工程と、
    前記基板間の隙間に真空を形成する工程と、
    少なくとも部分的に未溶融である半田滴を、リフローが始まるまで加熱する工程と、を含み、
    前記第１と前記第２の基板とを圧縮することにより、該圧縮中に、前記半田滴間隙間によって付与される空間によって、圧力が圧縮によって前記基板間の隙間から逃げるのが可能にされ、前記半田滴が溶融して、半田の帯と前記第１及び第２の基板とによって規定される領域に密封シールを形成する連続した帯が形成されるようにする、ことを特徴とする方法。
  9. 請求項８に記載の方法において、前記パターンが第１の基板上に形成される、方法。
  10. 請求項８に記載の方法において、前記圧縮が重力によって付与される、方法。
  11. 請求項８に記載の方法において、前記圧縮がアライメント装置によって付与される、方法。
  12. 請求項８に記載の方法において、前記真空コンダクタンス隙間が３００マイクロメートルを超えている、方法。
  13. 請求項８記載の方法において、前記電子デバイスが赤外線検出器を備えている、方法。
  14. 請求項８記載の方法において、前記半田滴が金８０％を含んでいる、方法。
JP2015004979A 2010-10-21 2015-01-14 電子デバイスをパッケージングするためのシステムおよび方法 Active JP5997784B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US40556110P 2010-10-21 2010-10-21
US61/405,561 2010-10-21
US13/273,881 US8393526B2 (en) 2010-10-21 2011-10-14 System and method for packaging electronic devices
US13/273,881 2011-10-14

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013534989A Division JP5685318B2 (ja) 2010-10-21 2011-10-18 電子デバイスをパッケージングするためのシステムおよび方法

Publications (2)

Publication Number Publication Date
JP2015122513A true JP2015122513A (ja) 2015-07-02
JP5997784B2 JP5997784B2 (ja) 2016-09-28

Family

ID=45972110

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013534989A Active JP5685318B2 (ja) 2010-10-21 2011-10-18 電子デバイスをパッケージングするためのシステムおよび方法
JP2015004979A Active JP5997784B2 (ja) 2010-10-21 2015-01-14 電子デバイスをパッケージングするためのシステムおよび方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013534989A Active JP5685318B2 (ja) 2010-10-21 2011-10-18 電子デバイスをパッケージングするためのシステムおよび方法

Country Status (6)

Country Link
US (1) US8393526B2 (ja)
EP (1) EP2630655A2 (ja)
JP (2) JP5685318B2 (ja)
IL (1) IL225782B (ja)
TW (1) TWI550799B (ja)
WO (1) WO2012054416A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205159286U (zh) 2012-12-31 2016-04-13 菲力尔系统公司 用于微辐射热计真空封装组件的晶片级封装的装置
US9227260B2 (en) 2013-02-14 2016-01-05 HGST Netherlands B.V. High-speed transportation mechanism for micro solder balls
TWI544580B (zh) * 2015-05-01 2016-08-01 頎邦科技股份有限公司 具中空腔室之半導體封裝製程
TWI570854B (zh) * 2015-08-10 2017-02-11 頎邦科技股份有限公司 具中空腔室之半導體封裝結構及其下基板及製程
US9570321B1 (en) 2015-10-20 2017-02-14 Raytheon Company Use of an external getter to reduce package pressure
US10267997B2 (en) 2015-11-11 2019-04-23 Raytheon Company Infrared scene projector with per-pixel spectral and polarisation capability
CN111712912B (zh) * 2018-02-13 2023-12-22 田中贵金属工业株式会社 由透光性材料构成的密封用盖
US10811581B2 (en) 2018-06-15 2020-10-20 Nichia Corporation Method of manufacturing semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2007067400A (ja) * 2005-08-30 2007-03-15 Commissariat A L'energie Atomique 改良したはんだシームによる、部材、特に電気又は電子部材の被覆方法
US20080110013A1 (en) * 2005-08-30 2008-05-15 Commissariat A L'energie Atomique Method of sealing or welding two elements to one another
WO2008140033A1 (ja) * 2007-05-11 2008-11-20 Tanaka Kikinzoku Kogyo K.K. 封止パッケージ用のリッド又はケース及びそれらの製造方法
JP2008311429A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp パッケージおよびその製造方法
JP2009180682A (ja) * 2008-01-31 2009-08-13 Ritsumeikan 赤外線センサ
JP2010534948A (ja) * 2007-07-31 2010-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウェハ接合方法、ウェハ複合体並びにチップ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187849B2 (ja) 1991-01-28 2001-07-16 ソニー株式会社 噴流はんだ槽
US5598196A (en) 1992-04-21 1997-01-28 Eastman Kodak Company Piezoelectric ink jet print head and method of making
US5988480A (en) 1997-12-12 1999-11-23 Micron Technology, Inc. Continuous mode solder jet apparatus
US6814778B1 (en) 1997-12-12 2004-11-09 Micron Technology, Inc. Method for continuous mode solder jet apparatus
JP2002172459A (ja) 2000-09-26 2002-06-18 Sony Corp はんだ付け装置
JP2003338682A (ja) 2002-01-11 2003-11-28 Nec Infrontia Corp はんだ付け方法及びはんだ接合体
JP2003290913A (ja) 2002-03-29 2003-10-14 Tohoku Tsushin Kk 局部半田付け装置の噴流ノズル構造
JP4282504B2 (ja) * 2004-02-06 2009-06-24 三菱電機株式会社 真空パッケージセンサ素子
JP4524454B2 (ja) 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
JP2007150051A (ja) 2005-11-29 2007-06-14 Tokuyama Corp 基板上への半田パターン形成方法
US20100059244A1 (en) * 2007-03-05 2010-03-11 Kyocera Corporation Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus
JP4375491B1 (ja) 2008-06-23 2009-12-02 日本ジョイント株式会社 電子部品のはんだ付け装置およびはんだ付け方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566170B1 (en) * 1998-06-22 2003-05-20 Commissariat A L'energie Atomique Method for forming a device having a cavity with controlled atmosphere
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2007067400A (ja) * 2005-08-30 2007-03-15 Commissariat A L'energie Atomique 改良したはんだシームによる、部材、特に電気又は電子部材の被覆方法
US20080110013A1 (en) * 2005-08-30 2008-05-15 Commissariat A L'energie Atomique Method of sealing or welding two elements to one another
JP2009506565A (ja) * 2005-08-30 2009-02-12 コミツサリア タ レネルジー アトミーク ２つの要素を互いにシーリングまたは溶接する方法
WO2008140033A1 (ja) * 2007-05-11 2008-11-20 Tanaka Kikinzoku Kogyo K.K. 封止パッケージ用のリッド又はケース及びそれらの製造方法
US20100006336A1 (en) * 2007-05-11 2010-01-14 Tomohiro Shimada Lid or case for sealed package and method for manufacturing the same
JP2008311429A (ja) * 2007-06-14 2008-12-25 Mitsubishi Electric Corp パッケージおよびその製造方法
JP2010534948A (ja) * 2007-07-31 2010-11-11 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング ウェハ接合方法、ウェハ複合体並びにチップ
JP2009180682A (ja) * 2008-01-31 2009-08-13 Ritsumeikan 赤外線センサ

Also Published As

Publication number Publication date
JP5997784B2 (ja) 2016-09-28
WO2012054416A2 (en) 2012-04-26
WO2012054416A3 (en) 2012-08-16
IL225782A0 (en) 2013-06-27
TW201234549A (en) 2012-08-16
JP5685318B2 (ja) 2015-03-18
US8393526B2 (en) 2013-03-12
US20120097734A1 (en) 2012-04-26
IL225782B (en) 2018-06-28
JP2013541850A (ja) 2013-11-14
EP2630655A2 (en) 2013-08-28
TWI550799B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
JP5997784B2 (ja) 電子デバイスをパッケージングするためのシステムおよび方法
KR101805477B1 (ko) 저가의 패키지 휘어짐 해결 방법
JP5572709B2 (ja) ディスプレイモジュール
CN104520988B (zh) 覆晶堆叠的方法
JP2011119731A5 (ja)
CN105069443A (zh) 指纹识别模组以及指纹识别模组制备方法
US10249559B2 (en) Ball grid array and land grid array assemblies fabricated using temporary resist
TW201038111A (en) Display device with desiccant
WO2017113549A1 (zh) 一种安防摄像头模组及其封装工艺
JP5971868B2 (ja) 真空補助によるアンダーフィル形成方法
CN104716275A (zh) 电子器件的封装方法和封装系统
WO2018219134A1 (zh) 印刷网版及印刷方法
JP2002009577A (ja) 圧電デバイス
US11664338B2 (en) Stretchable and self-healing solders for dies and components in manufacturing environments
JP2015511063A (ja) 材料層を互いに接合する方法および生じるデバイス
Lan et al. Cu pillar exposed-die molded FCCSP for mobile devices
JP2007180924A (ja) 水晶振動子容器の封止方法
TIAN et al. Effect of solidification on solder bump formation in solder jet process: Simulation and experiment
CN109819384A (zh) 一种mems麦克风封装器件的制造方法
CN104916610A (zh) 焊球和包括焊球的电路板
Xiao et al. Chip Size Packaging (CSP) for RF MEMS Devices
US20230230947A1 (en) Solder transfer integrated circuit packaging
CN100470744C (zh) 光学元件的封装方法及其封装结构
JP2007073554A (ja) 樹脂封止デバイスの製造方法及びその製造装置
Schröder et al. Development of skills and tools for micro opto-electrical integration on wafer level

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160826

R150 Certificate of patent or registration of utility model

Ref document number: 5997784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250