JP2015115961A - 信号処理方法および装置 - Google Patents
信号処理方法および装置 Download PDFInfo
- Publication number
- JP2015115961A JP2015115961A JP2014250688A JP2014250688A JP2015115961A JP 2015115961 A JP2015115961 A JP 2015115961A JP 2014250688 A JP2014250688 A JP 2014250688A JP 2014250688 A JP2014250688 A JP 2014250688A JP 2015115961 A JP2015115961 A JP 2015115961A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission
- data
- transmission data
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 30
- 238000012545 processing Methods 0.000 claims abstract description 121
- 230000008859 change Effects 0.000 claims abstract description 100
- 230000005540 biological transmission Effects 0.000 claims description 273
- 238000000034 method Methods 0.000 claims description 82
- 230000008054 signal transmission Effects 0.000 claims description 63
- 230000008569 process Effects 0.000 claims description 55
- 230000008878 coupling Effects 0.000 abstract description 8
- 238000010168 coupling process Methods 0.000 abstract description 8
- 238000005859 coupling reaction Methods 0.000 abstract description 8
- 230000000694 effects Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/06—Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するステップであって、Nは正の整数であるステップと、
各送信用データ信号とデータ同期信号との間の位相差を判定するステップと、
上記判定の結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うステップと、
全ての送信用データ信号および位相変更指示信号を信号受信端に送信するステップとを含む。
送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にある場合、全ての送信用データ信号に対して極性反転を行うステップ、または
送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、送信用データ信号に対して極性反転を行うステップを含む。
信号送信端によって送信された位相変更指示信号およびデータ信号を受信するステップと、
位相変更指示信号が、信号送信端がデータ信号に対して位相変更処理を行ったことを示す場合、データ信号に対して位相復元処理を行うステップとを含む。
位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行うステップ、または
位相変更指示信号内の指示情報に従って、信号送信端上で極性反転処理を受けるデータ信号の一部に対して極性反転を行うステップを含む。
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するように構成された状態判定モジュールであって、Nは正の整数である、状態判定モジュールと、
各送信用データ信号とデータ同期信号との間の位相差を判定するように構成された位相差判定モジュールと、
位相差判定モジュールによって判定された結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うように構成された信号処理モジュールと、
全ての送信用データ信号および位相変更指示信号を信号受信端に送信するように構成された信号送信モジュールとを含む。
位相差判定モジュールが判定によって、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にあることを得た場合、全ての送信用データ信号に対して極性反転を行う、または
位相判定モジュールの判定の結果に従って、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、送信用データ信号に対して極性反転を行うように構成される。
事前設定されたアルゴリズムに従って、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性判定を行い、Xは正の整数であるとともに、Yは自然数である。
信号送信端によって送信された位相変更指示信号およびデータ信号を受信するように構成された信号受信モジュールと、
位相変更指示信号が、信号送信端がデータ信号に対して位相変更処理を行ったことを示す場合、データ信号に対して位相復元処理を行うように構成された復元処理モジュールとを含む。
位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行う、または
指示信号内の指示情報に従って、信号送信端上で極性反転処理を受けるデータ信号の一部に対して極性反転を行うように構成される。
501 状態判定モジュール
502 位相差判定モジュール
503 信号処理モジュール
504 信号送信モジュール
60 信号処理モジュール
601 信号受信モジュール
602 復元処理モジュール
70 信号処理システム
702 コントローラ
703 バス
Claims (14)
- 信号送信端に適用される信号処理方法であって、
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するステップであって、Nが正の整数である、ステップと、
各送信用データ信号と前記データ同期信号との間の位相差を判定するステップと、
前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップと、
全ての前記送信用データ信号および位相変更指示信号を信号受信端に送信するステップとを含む、信号処理方法。 - 前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、
前記送信用データ信号の半数以上と前記データ同期信号との間の位相差が、事前設定された範囲内にある場合、全ての前記送信用データ信号に対して極性反転を行うステップ、または、
前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して極性反転を行うステップを含む、請求項1に記載の信号処理方法。 - 前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、
事前設定されたアルゴリズムに従って、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性反転を行うステップを含み、Xは正の整数であるとともに、Yは自然数である、請求項1に記載の信号処理方法。 - 前記信号送信端の構成レジスタに構成情報を追加するステップをさらに含み、前記構成情報は、前記信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される、請求項1〜3のいずれか一項に記載の信号処理方法。
- 前記信号送信端と前記信号受信端との間に追加された信号指示線を使うことによって、または前記信号送信端と前記信号受信端との間の元からある信号線を再利用することによって、前記位相変更指示信号を伝送するステップをさらに含み、請求項1〜3のいずれか一項に記載の信号処理方法。
- 信号受信端に適用される信号処理方法であって、
信号送信端によって送信された位相変更指示信号およびデータ信号を受信するステップと、
前記位相変更指示信号が、前記信号送信端が前記データ信号に対して位相変更処理を行ったことを示す場合、前記データ信号に対して位相復元処理を行うステップとを含む、信号処理方法。 - 前記データ信号に対して位相復元処理を行うステップは、
前記位相変更指示信号内の指示情報に従って、全ての前記データ信号に対して極性反転を行うステップ、または、
前記位相変更指示信号内の指示情報に従って、前記信号送信端上で極性反転処理を受ける前記データ信号の一部に対して極性反転を行うステップを含む、請求項6に記載の信号処理方法。 - 信号送信端に適用される信号処理装置であって、
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するように構成された状態判定モジュールであって、Nは正の整数である、状態判定モジュールと、
各送信用データ信号と前記データ同期信号との間の位相差を判定するように構成された位相差判定モジュールと、
前記位相差判定モジュールによって判定された結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うように構成された信号処理モジュールと、
全ての前記送信用データ信号および位相変更指示信号を信号受信端に送信するように構成された信号送信モジュールとを具備する信号処理装置。 - 前記信号処理モジュールはさらに、
前記位相差判定モジュールが、前記送信用データ信号の半数以上と前記データ同期信号との間の位相差が事前設定された範囲内にあると判定した場合、全ての前記送信用データ信号に対して極性反転を行う、または、
前記位相差判定モジュールの判定の結果に従って、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して極性反転を行うように構成される、請求項8に記載の信号処理装置。 - 前記信号処理モジュールはさらに、
事前設定されたアルゴリズムに従って、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、前記送信用データ信号のうち、前記送信用データ信号および前記データ同期信号との間の位相差が前記事前設定された範囲外にある、Y個の送信用データ信号に対して極性判定を行うように構成され、Xは正の整数であるとともに、Yは自然数である、請求項8に記載の信号処理装置。 - 前記信号処理装置は、前記信号送信端の構成レジスタに構成情報を追加するように構成され、前記構成情報は、前記信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される、請求項8〜10のいずれか一項に記載の信号処理装置。
- 前記信号送信モジュールはさらに、
前記信号送信端と前記信号受信端との間に追加された信号指示線を使用することによって、または、前記信号送信端と前記信号受信端との間の元からある信号線を再利用することによって、位相変更指示信号を伝送するように構成される、請求項8〜10のいずれか一項に記載の信号処理装置。 - 信号受信端に適用される信号処理装置であって、
信号送信端によって送信される位相変更指示信号およびデータ信号を受信するように構成された信号受信モジュールと、
前記位相変更指示信号が、前記信号送信端が前記データ信号に対して位相変更処理を行ったことを示す場合、前記データ信号に対して位相復元処理を行うように構成された復元処理モジュールとを具備する信号処理装置。 - 前記復元処理モジュールがさらに、
前記位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行う、または、
前記信号送信端上で極性反転処理を受ける前記データ信号の一部に対して極性反転を、前記指示信号内の指示情報に従って行うように構成される、請求項13に記載の信号処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310684694.0 | 2013-12-12 | ||
CN201310684694.0A CN104714902B (zh) | 2013-12-12 | 2013-12-12 | 一种信号处理方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015115961A true JP2015115961A (ja) | 2015-06-22 |
JP6094000B2 JP6094000B2 (ja) | 2017-03-15 |
Family
ID=52396346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014250688A Active JP6094000B2 (ja) | 2013-12-12 | 2014-12-11 | 信号処理方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9172527B2 (ja) |
EP (1) | EP2884400A1 (ja) |
JP (1) | JP6094000B2 (ja) |
KR (1) | KR101627590B1 (ja) |
CN (1) | CN104714902B (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161620A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 出力同時変化制御方式 |
JPH09251336A (ja) * | 1996-01-08 | 1997-09-22 | Toshiba Corp | 入出力装置 |
US20040225945A1 (en) * | 2001-09-17 | 2004-11-11 | Peter Poechmueller | Concept for a secure data communication between electronic devices |
US20060215473A1 (en) * | 2005-03-11 | 2006-09-28 | Infineon Technologies Ag | Circuit for data bit inversion |
US20130061006A1 (en) * | 2011-09-01 | 2013-03-07 | Elpida Memory, Inc. | Data mask encoding in data bit inversion scheme |
JP2013524383A (ja) * | 2010-04-12 | 2013-06-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データバス反転信号伝達を用いる同時スイッチング出力の低減 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3526492B2 (ja) * | 1995-09-19 | 2004-05-17 | 富士通株式会社 | 並列処理システム |
KR100433239B1 (ko) * | 1999-05-18 | 2004-05-27 | 엘지.필립스 엘시디 주식회사 | 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법 |
TWI238256B (en) * | 2000-01-18 | 2005-08-21 | Advantest Corp | Testing method for semiconductor device and its equipment |
KR20030088325A (ko) * | 2002-05-14 | 2003-11-19 | 삼성전자주식회사 | 데이터 윈도우의 변화를 방지하는 반도체 메모리 장치 |
KR100518603B1 (ko) * | 2003-12-13 | 2005-10-04 | 삼성전자주식회사 | 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법 |
JP3990319B2 (ja) * | 2003-06-09 | 2007-10-10 | 株式会社アドバンテスト | 伝送システム、受信装置、試験装置、及びテストヘッド |
US7646649B2 (en) * | 2003-11-18 | 2010-01-12 | International Business Machines Corporation | Memory device with programmable receivers to improve performance |
KR20070070811A (ko) * | 2005-12-29 | 2007-07-04 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 라인 노이즈 제어장치 및 방법 |
JP4531827B2 (ja) * | 2008-04-22 | 2010-08-25 | ルネサスエレクトロニクス株式会社 | 通信装置 |
JP2010206747A (ja) * | 2009-03-06 | 2010-09-16 | Toshiba Corp | 半導体装置 |
TWI419174B (zh) * | 2009-06-08 | 2013-12-11 | Nanya Technology Corp | 訊號調整系統與訊號調整方法 |
JP2012230499A (ja) * | 2011-04-25 | 2012-11-22 | Elpida Memory Inc | 半導体モジュール及びこれを搭載したマザーボード |
US9122084B2 (en) * | 2013-02-20 | 2015-09-01 | Ntt Electronics Corporation | Phase modulation apparatus |
-
2013
- 2013-12-12 CN CN201310684694.0A patent/CN104714902B/zh active Active
-
2014
- 2014-12-01 EP EP14195711.8A patent/EP2884400A1/en not_active Ceased
- 2014-12-05 KR KR1020140173677A patent/KR101627590B1/ko active IP Right Grant
- 2014-12-05 US US14/562,231 patent/US9172527B2/en active Active
- 2014-12-11 JP JP2014250688A patent/JP6094000B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06161620A (ja) * | 1992-11-20 | 1994-06-10 | Hitachi Ltd | 出力同時変化制御方式 |
JPH09251336A (ja) * | 1996-01-08 | 1997-09-22 | Toshiba Corp | 入出力装置 |
US20040225945A1 (en) * | 2001-09-17 | 2004-11-11 | Peter Poechmueller | Concept for a secure data communication between electronic devices |
US20060215473A1 (en) * | 2005-03-11 | 2006-09-28 | Infineon Technologies Ag | Circuit for data bit inversion |
JP2013524383A (ja) * | 2010-04-12 | 2013-06-17 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | データバス反転信号伝達を用いる同時スイッチング出力の低減 |
US20130061006A1 (en) * | 2011-09-01 | 2013-03-07 | Elpida Memory, Inc. | Data mask encoding in data bit inversion scheme |
Also Published As
Publication number | Publication date |
---|---|
KR101627590B1 (ko) | 2016-06-07 |
EP2884400A1 (en) | 2015-06-17 |
US9172527B2 (en) | 2015-10-27 |
JP6094000B2 (ja) | 2017-03-15 |
KR20150068905A (ko) | 2015-06-22 |
US20150172041A1 (en) | 2015-06-18 |
CN104714902A (zh) | 2015-06-17 |
CN104714902B (zh) | 2018-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9798693B2 (en) | Data bus inversion (DBI) encoding based on the speed of operation | |
KR102226876B1 (ko) | 통합 클록 게이팅 로직을 포함하는 저전력 토글 래치 기반 플립플랍 회로 | |
US20140115420A1 (en) | High performance interconnect link layer | |
TWI570571B (zh) | 以可程式化終端階層來進行動態匯流排反相的技術 | |
KR102094878B1 (ko) | 반도체 메모리 장치 및 동작 방법 | |
JP2018535580A (ja) | テストカバレッジを増大するためのポイントツーポイント相互接続についての自己エラーインジェクション技法 | |
WO2016112854A1 (zh) | 确定信息的传输路径的方法和节点 | |
JP6094000B2 (ja) | 信号処理方法および装置 | |
US10884448B1 (en) | Clock glitch detection circuit | |
JP5839713B2 (ja) | 電子端末装置及び電子連動装置 | |
US10367490B2 (en) | Electronic circuits for outputting post emphasis signals | |
US9489333B2 (en) | Adaptive termination scheme for low power high speed bus | |
CN112073152B (zh) | 一种提高chsi接收数据可靠性的fpga抗干扰处理方法 | |
US11303479B2 (en) | Communication device for vehicle and skew correcting method | |
US8891346B2 (en) | Data transmission circuit and data transmission/reception system with reduced jitter | |
US9438210B1 (en) | Semiconductor devices employing a data inversion scheme for improved input/output characteristics | |
US9774328B2 (en) | Semiconductor devices | |
WO2017012459A1 (zh) | 系统总线设备响应超时的处理方法、装置及存储介质 | |
US8890726B2 (en) | Data interface clock generation | |
JP7007809B2 (ja) | デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路 | |
US9350355B2 (en) | Semiconductor apparatus | |
TWI759772B (zh) | 快速周邊組件互連資料傳輸控制系統 | |
WO2020164389A1 (zh) | 信号处理方法、装置及设备 | |
JP5103839B2 (ja) | 信号伝送回路及び方法 | |
KR20150060516A (ko) | 인덱싱된 i/o 심볼 통신 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160301 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161206 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20161214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6094000 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |