JP2015115961A - 信号処理方法および装置 - Google Patents

信号処理方法および装置 Download PDF

Info

Publication number
JP2015115961A
JP2015115961A JP2014250688A JP2014250688A JP2015115961A JP 2015115961 A JP2015115961 A JP 2015115961A JP 2014250688 A JP2014250688 A JP 2014250688A JP 2014250688 A JP2014250688 A JP 2014250688A JP 2015115961 A JP2015115961 A JP 2015115961A
Authority
JP
Japan
Prior art keywords
signal
transmission
data
transmission data
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014250688A
Other languages
English (en)
Other versions
JP6094000B2 (ja
Inventor
ティアン・タン
Tian Tang
シェンファ・ニウ
Shenghua Niu
レビン・タン
Lebin Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of JP2015115961A publication Critical patent/JP2015115961A/ja
Application granted granted Critical
Publication of JP6094000B2 publication Critical patent/JP6094000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/06Speed or phase control by synchronisation signals the synchronisation signals differing from the information signals in amplitude, polarity or frequency or length
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0079Receiver details
    • H04L7/0087Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

【課題】本発明は、信号処理方法および装置を開示する。【解決手段】本信号処理方法によれば、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って送信用データ信号に対して位相変更処理を行うことができ、それにより、データ同期信号に対して送信用データ信号によって発生するカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を低減する。【選択図】図1

Description

本発明は、通信技術の分野、特に信号処理方法および装置に関する。
ダブルデータレート(Double Data Rate、略してDDR)同期式ダイナミックランダムアクセスメモリ(Synchronous Dynamic Random Access Memory、略してSDRAM)は、現在最も一般的でかつ汎用なメモリであり、以下、DDRと称する。ダブルデータレート機能を有するため、DDRは全ての産業の電子デバイスに対して現在広範に利用されている。
ハードウェアおよびネットワーク技術の迅速な開発とともに、ユーザも、DDRチップとコントローラチップとカプセル化および統合に対するますます高い要求を有する。従って、DDRチップとコントローラチップとの間でデータを交換するプロセスにおいて、同時スイッチングノイズ(Simultaneously Switching Noise、略してSSN)が信号送信の間に発生する。それにより、DDRインターフェースの信頼性に影響を与える。
従来技術では、DDRインターフェースの信頼性に対するSSNの影響を低減するために、通常、信号間の誘導性カップリングクロストークを減少させる。これは、I/O(入力/出力)の量が変わらないケースにおいて、チップのグランドピンおよび電源を増加させることによって、ならびにI/O駆動電流を減少させることによって具体的に実装される。この方法は、一部のSSNを減少させることができるが、SSNを減少させる効果は明白ではない。また、チップのグランドピンおよび電源を増加させることは基板設計および製造の難しさを直接増やすとともに、I/O駆動電流を減少させることは信号エッジのレートにも影響を与え得、それにより信号列に影響を与える。
上記の観点から、SSNを減少させる効果が明白でなく基板を設計および生産することが難しいという従来技術における問題を克服するために、本発明は信号処理方法および装置を提供する。
前述の目的を遂行するために、本発明は、以下の技術的解決方法を提供する。
第1の態様によれば、本出願は、信号処理方法を開示する。本信号処理方法は、信号送信端に適用されるとともに、
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するステップであって、Nは正の整数であるステップと、
各送信用データ信号とデータ同期信号との間の位相差を判定するステップと、
上記判定の結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うステップと、
全ての送信用データ信号および位相変更指示信号を信号受信端に送信するステップとを含む。
第1の態様の第1の可能な実装方法において、上記判定の結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、
送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にある場合、全ての送信用データ信号に対して極性反転を行うステップ、または
送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、送信用データ信号に対して極性反転を行うステップを含む。
第1の態様の第2の可能な実装方法において、上記判定の結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、事前設定されたアルゴリズムに従って、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性反転を行うステップを含み、Xは正の整数であるとともに、Yは自然数である。
第1の態様の第1および第2の可能な実装方法の第1の態様のいずれかによれば、第1の態様の第3の可能な実装方法において、本方法はさらに、信号送信端の構成レジスタに構成情報を追加するステップを含み、構成情報は、信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される。
第1の態様ならびに第1の態様の第1および第2の可能な実装方法のいずれかによれば、第1の態様の第4の可能な実装方法において、本方法はさらに、信号送信端と信号受信端との間に信号指示線を追加することによって、または信号送信端と信号受信端との間の元からある信号線を再利用することによって、位相変更指示信号を伝送するステップを含む。
第2の態様によれば、本出願は、別の信号処理方法を開示する。本信号処理方法は、信号受信端に適用されるとともに、
信号送信端によって送信された位相変更指示信号およびデータ信号を受信するステップと、
位相変更指示信号が、信号送信端がデータ信号に対して位相変更処理を行ったことを示す場合、データ信号に対して位相復元処理を行うステップとを含む。
第2の態様の第1の可能な実装方法において、データ信号に対して位相復元処理を行うステップは、
位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行うステップ、または
位相変更指示信号内の指示情報に従って、信号送信端上で極性反転処理を受けるデータ信号の一部に対して極性反転を行うステップを含む。
第3の態様によれば、本出願は、信号処理装置を開示する。本信号処理装置は、信号送信端に適用されるとともに、
データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するように構成された状態判定モジュールであって、Nは正の整数である、状態判定モジュールと、
各送信用データ信号とデータ同期信号との間の位相差を判定するように構成された位相差判定モジュールと、
位相差判定モジュールによって判定された結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うように構成された信号処理モジュールと、
全ての送信用データ信号および位相変更指示信号を信号受信端に送信するように構成された信号送信モジュールとを含む。
第3の態様の第1の可能な実装方法において、信号処理モジュールはさらに、
位相差判定モジュールが判定によって、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にあることを得た場合、全ての送信用データ信号に対して極性反転を行う、または
位相判定モジュールの判定の結果に従って、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、送信用データ信号に対して極性反転を行うように構成される。
第3の態様の第2の可能な実装可能な実装において、本信号処理モジュールはさらに、
事前設定されたアルゴリズムに従って、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性判定を行い、Xは正の整数であるとともに、Yは自然数である。
第3の態様ならびに第3の態様の第1および第2の可能な実装方法のいずれかによれば、第3の態様の第3の可能な実装方法において、本装置は、信号送信端の構成レジスタに構成情報を追加するように構成され、構成情報は、信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される。
第3の態様ならびに第3の態様の第1および第2の可能な実装方法のいずれかによれば、第3の態様の第4の可能な実装方法において、本装置は、追加された信号送信端と信号受信端との間に信号指示線を使用することによって、または信号送信端と信号受信端との間の元からある信号線を再利用することによって、位相変更指示信号を伝送するように構成される。
第4の態様によれば、本出願は、別の信号処理装置を提供する。本信号処理装置は、信号受信端に適用されるとともに、
信号送信端によって送信された位相変更指示信号およびデータ信号を受信するように構成された信号受信モジュールと、
位相変更指示信号が、信号送信端がデータ信号に対して位相変更処理を行ったことを示す場合、データ信号に対して位相復元処理を行うように構成された復元処理モジュールとを含む。
第4の態様の第1の可能な実装方法において、復元処理モジュールはさらに、
位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行う、または
指示信号内の指示情報に従って、信号送信端上で極性反転処理を受けるデータ信号の一部に対して極性反転を行うように構成される。
前述の技術的解決方法から、従来技術と比べて本発明の実施形態は信号処理方法および装置を開示することが分かる。本信号処理方法によれば、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対して位相変更処理を行うことができ、それにより、データ同期信号に対して送信用データ信号によって発生したカップリングクロストークの量をソースから低減し、データ同期信号に対する送信用データ信号の干渉を低減するとともに、さらにシステムに対するSSNの影響を低減する。本発明の実施形態によって提供される方法および装置において、位相変更処理は、データ同期信号の位相状態および送信用データ信号の位相状態に従って送信用データ信号に対して直接行われ、SSNの発生源からSSNの振幅の値を低減し、それにより、基板設計の難しさを増やすことも信号の通常の送信に影響を与えることもせずにSSNを減少させる効果が明白である。
本発明の実施形態および従来技術における技術的解決方法をより明確に説明するために、以下、実施形態または従来技術を説明するために必要な添付図面を簡単に紹介する。以下の説明のおける添付図面は明らかに、本発明の実施形態を示すものに過ぎず、当業者であれば創意工夫せずともこれらの添付図面から他の図面を導き得る。
本発明の実施形態による信号処理方法のフローチャートである。 データ同期信号と送信用データ信号との間の位相差が360°の整数倍である場合の信号波形の図である。 データ同期信号と送信用データ信号との間の位相差が180°の奇数倍である場合の信号波形の図である。 本発明の実施形態による別の信号処理方法のフローチャートである。 本発明の実施形態による信号処理装置の概念的構造図である。 本発明の実施形態による別の信号処理装置の概念的構造図である。 本発明の実施形態による信号処理システムの概念的構造図である。
以下、本発明の実施形態における添付図面の参照とともに、本発明の実施形態における技術的解決方法を明確かつ十分に説明する。説明される実施形態は明らかに、本発明の全て実施形態というよりはむしろ一部に過ぎない。創意工夫せずに本発明の実施形態に基づいて当業者が得られる他の全ての実施形態は、本発明の保護範囲内にあるべきである。
図1は、本発明の実施形態による信号処理方法のフローチャートである。本信号処理方法は信号送信端に適用される。図1に示されるように、本方法は以下のステップを含み得る。
ステップ101:データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定する。
Nは正の整数であるともに、送信用データ信号は、1つまたは複数の送信用データ信号を含み得る。ここで説明される複数の送信用データ信号は、異なる送信経路を使用することによって同時に送信され得る複数の送信用データ信号である。
データ同期信号および送信用データ信号が同時に送信される場合、送信用データ信号は、データ同期信号への干渉を発生し得、主な干渉はSSNである。理解を容易にするために図2および図3を参照すると、図2は、データ同期信号と送信用データ信号との間の位相差が360°の整数倍である場合の信号波形の図である。図3は、データ同期信号と送信用データ信号との間の位相差が180°の奇数倍である場合の信号波形の図である。図2において、灰色の線はデータ同期信号の線であるとともに、黒色の線は送信用データ信号の線である。データ同期信号の線および送信用データ信号は同じ位相を有し、2本の信号の線は基本的に重なっている。データ同期信号は基本的に、送信用データ信号に干渉されない。一方で図3においては、灰色の線はデータ同期信号の線であるとともに、黒色の線は送信用データ信号の線である。この場合、データ同期信号の線の位相は、送信用データ信号の線の位相とは逆である。送信用データ信号の駆動電流が最大である、すなわち、図3において送信用データ信号を表す黒色の線が中央の位置にある場合、データ同期信号は逆方向である送信用データ信号の駆動電流の影響を受けるとともに、ステップ/バックが形成される。詳細は、図3において円で示された位置を参照されたい。
送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆である場合、特に、送信用データ信号の駆動電流の方向がデータ同期信号の駆動電流の方向とは逆でありかつ送信用データ信号の駆動電流が最大値に達する場合、送信用データ信号はデータ同期信号に対する比較的強い干渉を発生することが、前述の説明から分かる。従って、ステップ101において、信号送信端が送信用データ信号を送信する際、データ同期信号の位相状態および送信用データ信号の位相状態が最初に判定され得る。その後、データ同期信号に対して送信用データ信号によって発生する干渉を低減する目的を遂行するように、対応する処理が、データ同期信号に対する比較的強い干渉を発生する送信用データ信号に対して行われ得る。
ステップ102:各送信用データ信号とデータ同期信号との間の位相差を判定する。
ステップ101においてデータ同期信号の位相状態および送信用データ信号の位相状態が判定された後、全ての送信用データ信号が全体としてデータ同期信号に対する比較的強い干渉を現在発生することが見つかった場合、データ同期信号に対する処理済み送信用データ信号の干渉を大きく低減するように、幾つかの処理を送信用データ信号に対して行う必要がある。
以上、送信用データ信号およびデータ同期信号が同じ位相を有する場合、送信用データ信号は、データ同期信号に対する明らかな干渉を基本的に発生せず、その一方で、送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆である場合、送信用データ信号は、データ同期信号に対して非常に強い干渉を発生することが分析された。従って、送信用データ信号とデータ同期信号との間の位相差に従って、送信用データ信号の位相状態およびデータ同期信号の位相状態が同じ位相であるのに近いか、または逆の位相であるのに近いかどうかが判定され得る。
ステップ103:上記判定の結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行う。
送信用データ信号に対して位相変更をどのように行うかは、異なるユーザ要求に従って事前に構成され得る。例えば、ステップ102における判定の結果が第1の事前設定条件を満たす場合、第1の事前設定処理を行うとともに、ステップ102における判定の結果が第2の事前設定条件を満たす場合、第2の事前設定処理を行うように構成され得る。
ステップ104:全ての送信用データ信号および位相変更指示信号を信号受信端に送信する。
信号送信端は送信用データ信号に対する関連する処理を行ったため、信号受信端によって続いて受信される送信用データ信号は、信号送信端によって処理された送信用データ信号でありかつ元の送信用データ信号ではない。信号受信端の後続の処理に影響しないように、信号送信端は、送信用データ信号に対して行われた位相変更処理を示す位相変更指示信号を信号受信端に送信する必要があり、それにより、信号受信端は、信号送信端が送信用データ信号に対して行う処理を知るとともに、復元される元の送信用データ信号に係る後続の作業を行う。
前述の技術的解決方法を実施するために、構成情報が信号送信端の構成レジスタに追加され得る。構成情報は、信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される。信号指示線がさらに信号送信端と信号受信端との間に追加され得る、または信号送信端と信号受信端との間の元からある信号線が再利用される。位相変更指示信号は、元からある信号線または信号指示線を使用することによって伝送され、それにより、信号受信端は、信号送信端が送信用データ信号に対する処理を有効にする機能の状態をリアルタイムに知る。例えば、信号送信端がDDRでありかつ信号受信端がコントローラである場合、DDRが送信用データ信号を処理する機能が適用されたかどうかを示す情報を実装するように、1つのピンがDDRとコントローラとの間に相応して追加される、またはDM(データマスク)ピンが再利用される。
本実施形態において、本信号処理方法によれば、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、位相変更処理は、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対して行うことができ、それにより、データ同期信号に対する送信用データ信号の干渉を低減するとともに、さらにSSNを減少させる。本方法によれば、位相変更処理は、データ同期信号の位相状態および送信用データ信号の位相状態に従って送信用データ信号に対して直接行われ、SSNの発生源からのSSNの振幅の値を低減し、それにより、基板設計の難しさを増やすことも信号の通常の送信に影響を与えることもせずに、SSNを減少させる効果は明白である。
前述の実施形態において、ステップ103は異なる方法で実施され得る。例えば、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にある場合、極性反転は全ての送信用データ信号に対して行われる。代替として、極性反転は送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して行われる。代替として、事前設定されたアルゴリズムに従って、極性反転は、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内ある、X個の送信用データ信号に対して行われるとともに、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差は事前設定された範囲外にある、Y個の送信用データ信号に対して行われ、Xは正の整数であるとともに、Yは自然数である。
事前設定された範囲は、送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆であるケースにおける位相差の範囲であり得る。
SSNに対する要件が厳しくないシナリオでは、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にある場合、全ての送信用データ信号のうちほとんどの送信用データ信号が、データ同期信号に対する比較的強いSSN干渉を発生することを示す。従って、極性反転処理が全ての送信用データ信号に対して行われた場合、全ての処理された送信用データ信号のうちほとんどの送信用データ信号は、データ同期信号に対して明白な干渉を発生せず、それにより、システムにおけるSSNを減少させる。
さらにいくつかのケースでは、信号送信端は、事前設定された固定のアルゴリズムに従って、送信用データ信号に対して極性反転処理を行う。例えば、全ての送信用データ信号内に、N個の送信用データ信号の位相がデータ同期信号の位相とは逆である条件を満たすN個の送信用データ信号があることが判定された場合、事前設定されたアルゴリズムに従って、極性反転処理がN個の送信用データ信号のうち数個の送信用データ信号に対して行われることが最終的に判定される、または、極性反転処理が、N個の送信用データ信号のうち数個の送信用データ信号、およびN個の送信用データ信号には含まれない他の数個の送信用データ信号(ここで、送信用データ信号はデータ同期信号と同じ位相を有し得る)に対して行われることが最終的に判定される。当然、どのようなアルゴリズムが使用されるかにかかわらず、または極性反転処理が最終的に行われる送信用データ信号の位相がデータ同期信号の位相とは逆であるかどうかにかかわらず、位相処理が行われた後、全ての送信用データ信号の大半がデータ同期信号に対する比較的強い干渉を発生しないとともに、全ての送信用データ信号を単位としてデータ同期信号に対する位相処理が行われた後に発生した干渉の値が、全ての送信用データ信号を単位としてデータ同期信号に対して処理が行われる前に発生した干渉の値よりも小さいことを保証することのみが要求される。
SSNに対する要件が比較的厳しいシナリオでは、全ての送信用データ信号とデータ同期信号との間のうちごく少数の位相差が事前設定された範囲内にある場合、全ての送信用データ信号のうちごく少数の送信用データ信号がデータ同期信号に対する比較的強い干渉を発生することを示す。従って、極性反転は、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、送信用データ信号に対して特別に行われ得、それによりシステムにおけるSSNを減少させる。当然、全ての送信用データ信号のうち一部の送信用データ信号に対して極性反転処理を行った後、信号送信端は極性反転処理が行われた送信用データ信号を記録するとともに、対応する位相変更指示信号を信号受信端に送信し、位相変更指示信号は、信号送信端によって位相変更処理が行われたのがいずれの信号かを示し得る。従って、データ信号を受信した後、信号受信端は、位相変更処理を受けるデータ信号と位相変更処理を受けないデータ信号とを適宜識別することができる。
本信号処理方法によれば、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、位相変更処理を送信用データ信号に対して行うことでき、それにより、データ同期信号に対して送信用データ信号によって発生したカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を減少させる。
図4は、本発明の実施形態による別の信号処理方法のフローチャートである。本信号処理方法は信号受信端に適用される。図4に示されるように、本信号処理方法は、以下のステップを含み得る。
ステップ401:信号送信端によって送信された位相変更指示信号およびデータ信号を受信する。
位相変更指示信号は、信号送信端がデータ信号に対して行う位相変更処理を示すために使用される。位相変更処理は、信号伝送プロセスにおけるSSNを減少させるために、信号送信端がデータ信号に対して行う位相変更処理であり得る。信号受信端が信号送信端によって送信された位相変更指示信号を受信した場合、受信したデータ信号は、信号送信端によって行われる位相変更処理を受けるデータ信号である。
ステップ402:位相変更指示信号が、信号送信端がデータ信号に対して位相変更処理を行ったことを示す場合、データ信号に対して位相復元処理を行う。
信号受信端によって受信されたデータ信号は、信号送信端によって行われた位相変更処理を受けるデータ信号でありかつ元のデータ信号ではない。従って、後続の作業が正確かつ円滑に行われることを保証するため、信号送信端から受信した位相変更指示信号に従って、位相復元処理が受信したデータ信号に対して最初に行われる必要がある。
本実施形態において、信号受信端は、信号送信端によって送信された位相変更指示信号を受信し得、位相変更指示信号は、信号送信端がデータ信号に対して行う位相変更処理を示す信号であり得る。位相変更処理は、処理された送信用データ信号のうちデータ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすのを可能にし、それにより、データ同期信号に対して送信用データ信号によって発生したカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を低減する。従って、信号送信端によって送信されたデータ信号を受信した後に、信号受信端は、信号送信端がデータ信号に対して以前に行った処理に従って、データ信号を元のデータ信号に復元する、すなわち、受信したデータ信号に対する位相復元処理を行うことができる。このようにして、データ信号に従って続いて行われる通常の作業に影響を与えることなく、信号送信プロセスにおけるSSNは低減されるとともに、元のデータ信号も取得することができる。
前述の実施形態において、ステップ402は、異なる方法で実施され得る。例えば、極性反転は、位相変更指示信号内の指示情報に従って、全てのデータ信号に対して行われる。代替として、位相変更指示信号内の指示情報に従って、極性反転は、信号送信端に対して極性反転処理を受けるデータ信号の一部に対して行われる。
信号受信端は、信号送信端によって送信されかつ信号受信端によって受信される位相変更指示信号に従って、データ信号に対する位相復元処理を行うことに留意すべきである。データ信号を送信する際、位相変更指示信号が、信号送信端が全てのデータ信号に対して極性反転を行ったことを示す場合、信号受信端が全てのデータ信号に対して極性反転を行う。データ信号を送信する際、位相変更指示信号が、信号送信端がデータ信号の一部のみに対して極性反転を行ったことを示す場合、信号受信端は、処理されていない元の実際のデータ信号を得るように、信号送信端上で極性反転処理を受けるデータ信号に対して極性反転を行う。本信号処理方法によれば、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、位相変更処理を送信用データ信号に対して行うことができ、それにより、データ同期信号に対して送信用データ信号によって発生したカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を低減する。
本発明に開示される前述の実施形態は、本方法を詳細に説明する。方法は、本発明における複数の形式で装置を使用することによって実施され得る。従って、本発明はさらに、装置を開示する。以下、具体的な実施形態を使用することによって詳細な説明を提供する。図5は、本発明の実施形態による信号処理装置の概念的構造図である。信号処理装置は、信号送信端に適用されかつ図1に示される本発明の信号処理方法を実施するように構成される。図5に示されるように、信号処理装置50は、データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するように構成された状態判定モジュール501を含み得る。
Nは正の整数であるとともに、送信用データ信号は、1つまたは複数の送信用データ信号を含み得る。複数の送信用データ信号は、異なる送信経路を使用することによって同時に送信され得る複数の送信用データ信号である。
送信用データ信号は、送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆である場合、特に、送信用データ信号の駆動電流の方向がデータ同期信号の駆動電流の方向とは逆でありかつ駆動電流の値が最大に達する場合、データ同期信号に対する比較的強い干渉を発生する。従って、信号送信端が送信用データ信号を送信する際、データ同期信号の位相状態および送信用データ信号の位相状態が最初に判定され得る。その後、データ同期信号に対して送信用データ信号によって発生した干渉を低減する目的を遂行するように、対応する処理が、データ同期信号に対する比較的強い干渉を発生する送信用データ信号に対して行われ得る。
位相差判定モジュール502は、各送信用データ信号とデータ同期信号との間の位相差を判定するように構成される。
状態判定モジュール501がデータ同期信号の位相状態および送信用データ信号の位相状態を判定した後、全ての送信用データ信号が全体としてデータ同期信号に対する比較的強い干渉を現在発生することが見つかった場合、データ同期信号に対する処理済み送信用データ信号の干渉を大きく低減するように、幾つかの処理を送信用データ信号に対して行う必要がある。
本方法の実施形態では、送信用データ信号およびデータ同期信号が同じ位相を有する場合、送信用データ信号はデータ同期信号に対する明らかな干渉を基本的に生成せず、その一方で、送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆である場合、送信用データ信号は、データ同期信号に対して非常に強い干渉を発生することを説明した。従って、本実施形態において、送信用データ信号とデータ同期信号との間の位相差に従って、送信用データ信号の位相状態およびデータ同期信号の位相状態が同じ位相であるのに近いか、または逆の位相であるのに近いかどうかが判定され得る。
信号処理モジュール503は、位相差判定モジュールによって判定された結果に従って、送信用データ信号の全てまたは一部に対して位相変更処理を行うように構成される。送信用データ信号に対する位相変更をどのように行うかは、異なるユーザ要求に従って事前に構成され得る。
信号送信モジュール504は、全ての送信用データ信号および位相変更指示信号を信号受信端に送信するように構成される。
信号送信端は送信用データ信号に対する関連する処理を行ったため、信号受信端によって続いて受信される送信用データ信号は、信号送信端によって処理される送信用データ信号でありかつ元の送信用データ信号ではない。信号受信端によって行われる後続の処理に影響を与えないように、信号送信端は、送信用データ信号に対して行われた位相変更処理を示す指示信号を信号受信端に送信する必要があり、それにより、信号受信端は、信号送信端が送信用データ信号に対して行う処理を知るとともに、復元される元の送信用データ信号に係る後続の作業を行う。
本実施形態において、信号処理装置は、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って送信用データ信号に対して位相変更処理を行うことができ、それにより、データ同期信号に対する送信用データ信号の干渉を低減するとともに、さらにSSNを減少させる。本装置は、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対して位相変更処理を直接行い、SSNの発生源からのSSNの振幅の値を低減し、それにより、基板設計の難しさを増やすこともなく信号の通常の送信に影響を与えることもせずに、SSNを減少させる効果は明確である。
前述の実施形態において、信号処理モジュール503が具体的に実行することができるアクションは、異なるシナリオ構成のケースごとに異なる。例えば、あるシナリオにおいて、信号処理モジュール503はさらに、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にあることを、位相判定モジュール502が判定したおよび得られた場合、全ての送信用データ信号に対して極性反転を行うように構成され得る。しかし、別のシナリオでは、信号処理モジュール503はさらに、位相判定モジュール502によって判定された結果に従って、送信用データ信号とデータ同期信号との間の位相差は事前設定された範囲内にある送信用データ信号に対して極性反転を行うように構成され得る。さらに別のシナリオにおいて、信号処理モジュール503はさらに、事前設定されたアルゴリズムに従って、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、送信用データ信号のうち、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性判定を行うように構成され得、Xは正の整数であるとともに、Yは自然数である。
事前設定された範囲は、送信用データ信号の位相がデータ同期信号の位相とは逆またはほとんど逆であるケースにおける位相差の範囲であり得る。
SSNに対する要件が厳しくないシナリオでは、送信用データ信号の半数以上とデータ同期信号との間の位相差が事前設定された範囲内にある場合、全ての送信用データ信号のうちほとんどの送信用データ信号が、データ同期信号に対する比較的強いSSN干渉、すなわちSSNを発生することを示す。従って、極性反転処理が全ての送信用データ信号に対して行われる場合、全ての処理された送信用データ信号のうちほとんどの送信用データ信号が、データ同期信号に対して明白な干渉を発生せず、それにより、システムにおけるSSNを減少させる。
さらに幾つかのケースでは、信号送信端は、事前設定された固定のアルゴリズムに従って、送信用データ信号に対する極性反転処理を行う。例えば、全ての送信用データ信号内に、N個の送信用データ信号の位相がデータ同期信号の位相とは逆である条件を満たすN個の送信用データ信号があることが判定された場合、事前設定されたアルゴリズムに従って、極性反転処理がN個の送信用データ信号のうち数個の送信用データ信号に対して行われることが最終的に判定される、または極性反転処理が、N個の送信用データ信号のうち数個の送信用データ信号、およびN個の送信用データ信号には含まれない他の数個の送信用データ信号(ここで、送信用データ信号は、データ同期信号と同じ位相を有し得る)に対して行われることが最終的に判定される。当然、どのようなアルゴリズムが使用されるかにかかわらず、または極性反転処理が最終的に行われる送信用データ信号の位相がデータ同期信号の位相とは逆であるかどうかにかかわらず、位相処理が行われた後に、全ての送信用データ信号の大半がデータ同期信号に対する比較的強い干渉を発生しないとともに、全ての送信用データ信号を単位としてデータ同期信号に対する位相処理が行われた後に発生した干渉の値は、全てのデータ同期信号を単位としてデータ同期信号に対する処理が行われる前に生成された干渉の値よりも小さいことを保証することのみが要求される。
SSNに対する要件が比較的厳しいシナリオでは、ごく少数の送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にあり、全ての送信用データ信号のうちごく少数の送信用データ信号がデータ同期信号に対する比較的強い干渉を発生することを示す。従って、極性反転は、送信用データ信号とデータ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して特別に行われ得、それにより、システムにおけるSSNを減少させる。
信号処理装置は、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対して位相変更処理を行うことができ、それにより、データ同期信号に対して送信用データ信号によって発生するカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を低減する。図6は、本発明の実施形態による別の信号処理装置の概念的構造図である。信号処理装置は信号受信端に適用されるとともに、本発明の図4に示される信号処理方法を実施するために構成される。図6に示されるように、信号処理装置60は信号受信モジュール601を含み得る。
信号受信モジュール601は、信号送信端によって送信された位相変更指示信号およびデータ信号を受信するように構成される。
位相変更指示信号は、信号送信端がデータ信号に対して行う位相変更処理を示すために使用される。位相変更処理は、信号伝送プロセスにおけるSSNを減少させるために、信号送信端がデータ信号に対して行う位相変更処理であり得る。信号受信端が、信号送信端によって送信された位相変更指示信号を受信した場合、受信したデータ信号は、信号送信端が位相変更処理を行うデータ信号である。復元処理モジュール602は、信号送信端がデータ信号に対して位相変更処理を行ったことを位相変更指示信号が示す場合、データ信号に対して位相復元処理を行うように構成される。
信号受信端によって受信されたデータ信号は、信号送信端によって行われた位相変更処理を受けるデータ信号でありかつ元のデータ信号ではない。従って、後続の作業が正確かつ円滑に行われることを保証するために、信号送信端から受信した位相変更指示信号に従って、位相復元処理が受信したデータ信号に対して最初に行われる必要がある。
本実施形態において、信号受信端は、信号送信端によって送信された位相変更指示信号を受信し得、位相変更指示信号は、信号送信端がデータ信号に対して行った位相変更処理を示す信号であり得る。位相変更処理は、信号送信プロセスにおいて発生したSSNを減少させるために使用することができる。従って、信号送信端によって送信されたデータ信号を受信した後、信号受信端は、信号送信端がデータ信号に対して以前に行った処理に従ってデータ信号を元のデータ信号に復元する、すなわち受信したデータ信号に対して位相復元処理を行うことができる。このようにして、送信用データ信号に従って続いて行われる通常の作業に影響を与えることなく、信号送信プロセスにおけるSSNは低減されるとともに、元のデータ信号も取得することができる。
前述の実施形態において、復元処理モジュール602が具体的に実行できるアクションは、異なるシナリオごとに異なる。例えば、あるシナリオにおいて、復元処理モジュール602はさらに、位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行うように構成され得る。しかし、別のシナリオでは、復元処理モジュール602はさらに、信号送信端に対して極性反転処理を受けるデータ信号の一部に対して、位相変更指示信号内の指示情報に従って、極性反転を行うように構成され得る。
信号受信端は、信号送信端によって送信されかつ信号受信端によって受信される位相変更指示情報に従って、データ信号に対する位相復元処理を行うことに留意すべきである。データ信号を送信する際、位相変更指示情報が、信号送信端が全てのデータ信号に対して極性反転を行ったことを示す場合、信号受信端は全てのデータ信号に対して極性反転を行う。データ信号を送信する際、位相変更指示情報が、信号送信端がデータ信号の一部のみに対して極性反転を行ったことを示す場合、信号受信端は、処理されていない元の実際のデータ信号を得るように、信号送信端上で極性反転処理を受けるデータ信号に対して極性反転を行う。
信号処理装置は、処理された送信用データ信号のうち送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対する位相変更処理を行うことができ、それにより、データ同期信号に対して送信用データ信号によって発生するカップリングクロストークの量を低減するとともに、さらにシステムに対するSSNの影響を低減する。
また、本発明はさらに、信号処理システムを開示する。信号処理システムは、本発明の図5に示されるような信号送信端に適用される信号処理装置、および本発明の図6に示されるような信号受信端に適用される信号処理装置を含む。
信号処理システムは、処理された送信用データ信号のうちの送信用データ信号の大半とデータ同期信号との間の位相差が特定の条件を満たすように、データ同期信号の位相状態および送信用データ信号の位相状態に従って、送信用データ信号に対して位相変更処理を行うように構成され、それにより、データ同期信号に対する送信用データ信号の干渉を低減するとともに、さらにSSNを減少させる。本システムにおいて、データ同期信号の位相状態および送信用データ信号の位相状態に従って、位相変更処理は送信用データ信号に対して直接行われ、SSNの発生源からSSNの振幅の値を低減し、それにより、基板設計の難しさを増やすことも信号の通常の送信に影響を与えることもせずに、SSNを減少させる効果は明白である。
信号送信端に適用される信号処理装置は、DDRに配置され得かつDDRバスコントローラを使用することによって実装されるとともに、それに対応して、信号受信端に適用される信号処理装置はコントローラに配置され得る。代替として、信号送信端に適用される信号処理装置はコントローラに配置され得るとともに、それに対応して、信号受信端に適用される信号処理装置は、DDRに配置され得かつDDRバスコントローラを使用することによって実装され得る。通常、DDRが信号送信端である場合、信号受信端はコントローラであるとともに、コントローラが信号送信端である場合、信号受信端はDDRである。図7に示されるように、信号処理システム70は、DDR701およびコントローラ702を含む。DDR701およびコントローラ702は、バス703を使用することによって接続される。
コントローラは、中央処理装置(Central Processing Unit、略してCPU)、またはネットワークプロセッサ(Network Processor、略してNP)等を含むユニバーサルプロセッサであり得る、またはデジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)、または別のプログラマブルロジックデバイス等であり得る。信号処理機能を提供しかつDDRバスインターフェースを有するデバイスであれば、本出願の本実施形態におけるコントローラであり得る。
本明細書の上記実施形態に開示される装置は、実施形態で開示された方法に対応する。関連する内容については、上記方法の実施形態における説明を参照されたい。
本明細書で開示される実施形態と組み合わせて、本方法またはアルゴリズムのステップは、ハードウェア、プロセッサによって実行されるソフトウェアモジュール、またはそれらの組み合わせによって直接実施され得る。ソフトウェアモジュールは、ランダムアクセスメモリ(RAM)、メモリ、リードオンリーメモリ(ROM)、電気的消去書込み可能型ROM、レジスタ、ハードディスク、リムーバブルディスク、CD−ROM、または当分野において周知な他の何らかの形式における記憶媒体に構成され得る。
実施形態に開示された前述の説明は、当業者が本発明を実施または使用するのを可能する。実施形態に対する多様な変更は当業者にとって自明であるとともに、本明細書で定義された一般的な原理は、本発明の範囲から逸脱することなく他の実施形態において実施し得る。従って、本発明は、本明細書に開示される実施形態に限定されるものではなく、本明細書に開示される原理に従う最も広い範囲にまで拡張されるものである。
50 信号処理装置
501 状態判定モジュール
502 位相差判定モジュール
503 信号処理モジュール
504 信号送信モジュール
60 信号処理モジュール
601 信号受信モジュール
602 復元処理モジュール
70 信号処理システム
702 コントローラ
703 バス

Claims (14)

  1. 信号送信端に適用される信号処理方法であって、
    データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するステップであって、Nが正の整数である、ステップと、
    各送信用データ信号と前記データ同期信号との間の位相差を判定するステップと、
    前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップと、
    全ての前記送信用データ信号および位相変更指示信号を信号受信端に送信するステップとを含む、信号処理方法。
  2. 前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、
    前記送信用データ信号の半数以上と前記データ同期信号との間の位相差が、事前設定された範囲内にある場合、全ての前記送信用データ信号に対して極性反転を行うステップ、または、
    前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して極性反転を行うステップを含む、請求項1に記載の信号処理方法。
  3. 前記判定の結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うステップは、
    事前設定されたアルゴリズムに従って、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲外にある、Y個の送信用データ信号に対して極性反転を行うステップを含み、Xは正の整数であるとともに、Yは自然数である、請求項1に記載の信号処理方法。
  4. 前記信号送信端の構成レジスタに構成情報を追加するステップをさらに含み、前記構成情報は、前記信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される、請求項1〜3のいずれか一項に記載の信号処理方法。
  5. 前記信号送信端と前記信号受信端との間に追加された信号指示線を使うことによって、または前記信号送信端と前記信号受信端との間の元からある信号線を再利用することによって、前記位相変更指示信号を伝送するステップをさらに含み、請求項1〜3のいずれか一項に記載の信号処理方法。
  6. 信号受信端に適用される信号処理方法であって、
    信号送信端によって送信された位相変更指示信号およびデータ信号を受信するステップと、
    前記位相変更指示信号が、前記信号送信端が前記データ信号に対して位相変更処理を行ったことを示す場合、前記データ信号に対して位相復元処理を行うステップとを含む、信号処理方法。
  7. 前記データ信号に対して位相復元処理を行うステップは、
    前記位相変更指示信号内の指示情報に従って、全ての前記データ信号に対して極性反転を行うステップ、または、
    前記位相変更指示信号内の指示情報に従って、前記信号送信端上で極性反転処理を受ける前記データ信号の一部に対して極性反転を行うステップを含む、請求項6に記載の信号処理方法。
  8. 信号送信端に適用される信号処理装置であって、
    データ同期信号の位相状態およびN個の送信用データ信号の位相状態を判定するように構成された状態判定モジュールであって、Nは正の整数である、状態判定モジュールと、
    各送信用データ信号と前記データ同期信号との間の位相差を判定するように構成された位相差判定モジュールと、
    前記位相差判定モジュールによって判定された結果に従って、前記送信用データ信号の全てまたは一部に対して位相変更処理を行うように構成された信号処理モジュールと、
    全ての前記送信用データ信号および位相変更指示信号を信号受信端に送信するように構成された信号送信モジュールとを具備する信号処理装置。
  9. 前記信号処理モジュールはさらに、
    前記位相差判定モジュールが、前記送信用データ信号の半数以上と前記データ同期信号との間の位相差が事前設定された範囲内にあると判定した場合、全ての前記送信用データ信号に対して極性反転を行う、または、
    前記位相差判定モジュールの判定の結果に従って、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある送信用データ信号に対して極性反転を行うように構成される、請求項8に記載の信号処理装置。
  10. 前記信号処理モジュールはさらに、
    事前設定されたアルゴリズムに従って、前記送信用データ信号のうち、前記送信用データ信号と前記データ同期信号との間の位相差が事前設定された範囲内にある、X個の送信用データ信号に対して極性反転を行うとともに、前記送信用データ信号のうち、前記送信用データ信号および前記データ同期信号との間の位相差が前記事前設定された範囲外にある、Y個の送信用データ信号に対して極性判定を行うように構成され、Xは正の整数であるとともに、Yは自然数である、請求項8に記載の信号処理装置。
  11. 前記信号処理装置は、前記信号送信端の構成レジスタに構成情報を追加するように構成され、前記構成情報は、前記信号送信端が送信用データ信号の処理を有効にするかどうかを示すために使用される、請求項8〜10のいずれか一項に記載の信号処理装置。
  12. 前記信号送信モジュールはさらに、
    前記信号送信端と前記信号受信端との間に追加された信号指示線を使用することによって、または、前記信号送信端と前記信号受信端との間の元からある信号線を再利用することによって、位相変更指示信号を伝送するように構成される、請求項8〜10のいずれか一項に記載の信号処理装置。
  13. 信号受信端に適用される信号処理装置であって、
    信号送信端によって送信される位相変更指示信号およびデータ信号を受信するように構成された信号受信モジュールと、
    前記位相変更指示信号が、前記信号送信端が前記データ信号に対して位相変更処理を行ったことを示す場合、前記データ信号に対して位相復元処理を行うように構成された復元処理モジュールとを具備する信号処理装置。
  14. 前記復元処理モジュールがさらに、
    前記位相変更指示信号内の指示情報に従って、全てのデータ信号に対して極性反転を行う、または、
    前記信号送信端上で極性反転処理を受ける前記データ信号の一部に対して極性反転を、前記指示信号内の指示情報に従って行うように構成される、請求項13に記載の信号処理装置。
JP2014250688A 2013-12-12 2014-12-11 信号処理方法および装置 Active JP6094000B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310684694.0 2013-12-12
CN201310684694.0A CN104714902B (zh) 2013-12-12 2013-12-12 一种信号处理方法及装置

Publications (2)

Publication Number Publication Date
JP2015115961A true JP2015115961A (ja) 2015-06-22
JP6094000B2 JP6094000B2 (ja) 2017-03-15

Family

ID=52396346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014250688A Active JP6094000B2 (ja) 2013-12-12 2014-12-11 信号処理方法および装置

Country Status (5)

Country Link
US (1) US9172527B2 (ja)
EP (1) EP2884400A1 (ja)
JP (1) JP6094000B2 (ja)
KR (1) KR101627590B1 (ja)
CN (1) CN104714902B (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161620A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 出力同時変化制御方式
JPH09251336A (ja) * 1996-01-08 1997-09-22 Toshiba Corp 入出力装置
US20040225945A1 (en) * 2001-09-17 2004-11-11 Peter Poechmueller Concept for a secure data communication between electronic devices
US20060215473A1 (en) * 2005-03-11 2006-09-28 Infineon Technologies Ag Circuit for data bit inversion
US20130061006A1 (en) * 2011-09-01 2013-03-07 Elpida Memory, Inc. Data mask encoding in data bit inversion scheme
JP2013524383A (ja) * 2010-04-12 2013-06-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データバス反転信号伝達を用いる同時スイッチング出力の低減

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3526492B2 (ja) * 1995-09-19 2004-05-17 富士通株式会社 並列処理システム
KR100433239B1 (ko) * 1999-05-18 2004-05-27 엘지.필립스 엘시디 주식회사 데이터 전송장치 및 방법과 이를 이용한 액정디스플레이의 구동장치 및 방법
TWI238256B (en) * 2000-01-18 2005-08-21 Advantest Corp Testing method for semiconductor device and its equipment
KR20030088325A (ko) * 2002-05-14 2003-11-19 삼성전자주식회사 데이터 윈도우의 변화를 방지하는 반도체 메모리 장치
KR100518603B1 (ko) * 2003-12-13 2005-10-04 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
JP3990319B2 (ja) * 2003-06-09 2007-10-10 株式会社アドバンテスト 伝送システム、受信装置、試験装置、及びテストヘッド
US7646649B2 (en) * 2003-11-18 2010-01-12 International Business Machines Corporation Memory device with programmable receivers to improve performance
KR20070070811A (ko) * 2005-12-29 2007-07-04 주식회사 하이닉스반도체 반도체 메모리의 데이터 라인 노이즈 제어장치 및 방법
JP4531827B2 (ja) * 2008-04-22 2010-08-25 ルネサスエレクトロニクス株式会社 通信装置
JP2010206747A (ja) * 2009-03-06 2010-09-16 Toshiba Corp 半導体装置
TWI419174B (zh) * 2009-06-08 2013-12-11 Nanya Technology Corp 訊號調整系統與訊號調整方法
JP2012230499A (ja) * 2011-04-25 2012-11-22 Elpida Memory Inc 半導体モジュール及びこれを搭載したマザーボード
US9122084B2 (en) * 2013-02-20 2015-09-01 Ntt Electronics Corporation Phase modulation apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06161620A (ja) * 1992-11-20 1994-06-10 Hitachi Ltd 出力同時変化制御方式
JPH09251336A (ja) * 1996-01-08 1997-09-22 Toshiba Corp 入出力装置
US20040225945A1 (en) * 2001-09-17 2004-11-11 Peter Poechmueller Concept for a secure data communication between electronic devices
US20060215473A1 (en) * 2005-03-11 2006-09-28 Infineon Technologies Ag Circuit for data bit inversion
JP2013524383A (ja) * 2010-04-12 2013-06-17 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド データバス反転信号伝達を用いる同時スイッチング出力の低減
US20130061006A1 (en) * 2011-09-01 2013-03-07 Elpida Memory, Inc. Data mask encoding in data bit inversion scheme

Also Published As

Publication number Publication date
KR101627590B1 (ko) 2016-06-07
EP2884400A1 (en) 2015-06-17
US9172527B2 (en) 2015-10-27
JP6094000B2 (ja) 2017-03-15
KR20150068905A (ko) 2015-06-22
US20150172041A1 (en) 2015-06-18
CN104714902A (zh) 2015-06-17
CN104714902B (zh) 2018-08-14

Similar Documents

Publication Publication Date Title
US9798693B2 (en) Data bus inversion (DBI) encoding based on the speed of operation
KR102226876B1 (ko) 통합 클록 게이팅 로직을 포함하는 저전력 토글 래치 기반 플립플랍 회로
US20140115420A1 (en) High performance interconnect link layer
TWI570571B (zh) 以可程式化終端階層來進行動態匯流排反相的技術
KR102094878B1 (ko) 반도체 메모리 장치 및 동작 방법
JP2018535580A (ja) テストカバレッジを増大するためのポイントツーポイント相互接続についての自己エラーインジェクション技法
WO2016112854A1 (zh) 确定信息的传输路径的方法和节点
JP6094000B2 (ja) 信号処理方法および装置
US10884448B1 (en) Clock glitch detection circuit
JP5839713B2 (ja) 電子端末装置及び電子連動装置
US10367490B2 (en) Electronic circuits for outputting post emphasis signals
US9489333B2 (en) Adaptive termination scheme for low power high speed bus
CN112073152B (zh) 一种提高chsi接收数据可靠性的fpga抗干扰处理方法
US11303479B2 (en) Communication device for vehicle and skew correcting method
US8891346B2 (en) Data transmission circuit and data transmission/reception system with reduced jitter
US9438210B1 (en) Semiconductor devices employing a data inversion scheme for improved input/output characteristics
US9774328B2 (en) Semiconductor devices
WO2017012459A1 (zh) 系统总线设备响应超时的处理方法、装置及存储介质
US8890726B2 (en) Data interface clock generation
JP7007809B2 (ja) デジタル信号伝送装置、クロック信号伝送装置、及び、受信回路
US9350355B2 (en) Semiconductor apparatus
TWI759772B (zh) 快速周邊組件互連資料傳輸控制系統
WO2020164389A1 (zh) 信号处理方法、装置及设备
JP5103839B2 (ja) 信号伝送回路及び方法
KR20150060516A (ko) 인덱싱된 i/o 심볼 통신

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20161214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170125

R150 Certificate of patent or registration of utility model

Ref document number: 6094000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250