TWI419174B - 訊號調整系統與訊號調整方法 - Google Patents

訊號調整系統與訊號調整方法 Download PDF

Info

Publication number
TWI419174B
TWI419174B TW098119036A TW98119036A TWI419174B TW I419174 B TWI419174 B TW I419174B TW 098119036 A TW098119036 A TW 098119036A TW 98119036 A TW98119036 A TW 98119036A TW I419174 B TWI419174 B TW I419174B
Authority
TW
Taiwan
Prior art keywords
signal
driving
adjustment amount
adjustment
transmission
Prior art date
Application number
TW098119036A
Other languages
English (en)
Other versions
TW201044410A (en
Inventor
Wen Chang Cheng
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Priority to TW098119036A priority Critical patent/TWI419174B/zh
Priority to US12/568,689 priority patent/US8085608B2/en
Publication of TW201044410A publication Critical patent/TW201044410A/zh
Application granted granted Critical
Publication of TWI419174B publication Critical patent/TWI419174B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Dram (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

訊號調整系統與訊號調整方法
本發明係關於一訊號調整系統與其訊號調整方法，尤指一記憶體系統中減少複數個傳送訊號之間的相位差的方法與相關裝置。
在一記憶體系統中，一控制晶片與一記憶體之間的資料訊號傳輸是透過設置在控制晶片與該記憶體之間的傳輸路徑來達成的。而對具有一特定頻率的傳輸資料訊號而言，該傳輸路徑可以視為一低通濾波器。換句話說，在傳輸路徑長度一樣的條件下，不同頻率的資料訊號會具有不同的傳輸時間。也就是說，若不同頻率的資料訊號於傳輸起始時係同相位的，但經過該傳輸路徑後，該不同頻率的資料訊號就會出現相位不同步的問題。以第1圖所示的例子來說，第1圖係一習知記憶體系統的兩個不同頻率的資料訊號在該控制晶片和該記憶體之間利用該傳輸路徑進行傳輸的時序圖。為了方便說明，該兩個不同頻率的資料訊號中的一第一資料訊號s1 的頻率F1係比另一個第二資料訊號s2 的頻率F2來得快。當該記憶體於時間t1 將一第一資料訊號s1 以及一第二資料訊號s2 傳送到該控制晶片時，第一資料訊號s1 係與第二資料訊號s2 係具有同相位的，然而該控制晶片卻會接收到不同相位的第一資料訊號s1 與第二資料訊號s2 。這是因為頻率較快的第一資料訊號s1 會具有較短的傳送時間，而頻率較小的第二資料訊號s2 會具有較長的傳送時間。因此，該控制晶片於時間t2 接收到第一資料訊號s1 時，第二資料訊號s2 仍還未傳送到該控制晶片。在經過一段時間後，亦即於時間t3 時，第二資料訊號s2 仍才會傳送到該控制晶片。如此一來，該控制晶片就無法接收到同步的第一資料訊號s1 與第二資料訊號s2 而使得後續的資料判斷出現錯誤。因此，要如何改善該控制晶片與該記憶體之間的傳輸路徑所造成的傳輸資料訊號的相位差的影響已成為一記憶體系統中亟需解決的問題。
因此，本發明之一目的在於提供一記憶體系統中減少複數個傳送訊號之間的相位差的方法與相關裝置。
依據本發明之一實施例，其係揭露了一種訊號調整系統。該訊號調整系統包含有一訊號產生裝置、複數個訊號傳送通道以及一控制裝置。該訊號產生裝置係用以發送一第一驅動訊號以及一第二驅動訊號。該複數個訊號傳送通道係耦接於該訊號產生裝置。該複數個訊號傳送通道包含有：一第一訊號傳送通道用來傳送該第一驅動訊號、一第二訊號傳送通道用來傳送該第二驅動訊號；一第三訊號傳送通道用以傳送一偵測訊號；以及一第四訊號傳送通道用以傳送一同步訊號。該控制裝置係耦接於該複數個訊號傳送通道，用來接收對應該第一驅動訊號之一第一傳送訊號以及對應該第二驅動訊號之一第二傳送訊號，並偵測該第一傳送訊號與該第二傳送訊號之間的相位差以產生該偵測訊號至該訊號產生裝置；其中該訊號產生裝置依據該偵測訊號來產生一第一調整量以及一第二調整量來分別調整對應於該第一驅動訊號之一第一驅動能力以及對應該第二驅動訊號之一第二驅動能力，且該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。
依據本發明之另一實施例，其係揭露了一種訊號調整方法，包含有下列步驟：a)發送一第一驅動訊號以及一第二驅動訊號；b)提供複數個訊號傳送通道，該複數個訊號傳送通道包含有：一第一訊號傳送通道，用來傳送該第一驅動訊號；一第二訊號傳送通道，用來傳送該第二驅動訊號；一第三訊號傳送通道，用以傳送一偵測訊號；以及一第四訊號傳送通道，用以傳送一同步訊號；c)接收對應該第一驅動訊號之一第一傳送訊號以及對應該第二驅動訊號之一第二傳送訊號，並偵測該第一傳送訊號與該第二傳送訊號之間的相位差以產生該偵測訊號；以及d)依據該偵測訊號來產生一第一調整量以及一第二調整量來分別調整對應於該第一驅動訊號之一第一驅動能力以及對應該第二驅動訊號之一第二驅動能力，且該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。此外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段，因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或者透過其他裝置或連接手段間接地電氣連接至該第二裝置。
請參考第2圖。第2圖所示係依據本發明之一訊號調整系統100之一實施例示意圖。訊號調整系統100包含有一訊號產生裝置102、複數個訊號傳送通道104_1-104_2以及一控制裝置106。在本實施例中，訊號產生裝置102係設置於一記憶體晶片內，控制裝置106係設置於一記憶體控制器內。因此，訊號調整系統100可視為一記憶體系統，例如一雙倍速隨機存取記憶體系統。訊號產生裝置102係依據複數個待輸出訊號S1-S2來分別產生複數個驅動訊號So1-So2。請注意，複數個待輸出訊號S1-S2分別為該記憶體晶片的資料頻閃訊號DQS(Data Strobe Signal)以及資料頻閃訊號DQSB，其中DQS和DQSB構成一差動對訊號(Differential pair signal)。此外，複數個訊號傳送通道104_1-104_2係耦接於訊號產生裝置102以分別傳送複數個驅動訊號So1-So2至控制裝置106。由於在該雙倍速隨機存取記憶體系統中，用來傳送差動對訊號的傳送通道均會被佈局(layout)為相同的長度且相臨在一起，因此複數個訊號傳送通道104_1-104_2會大致上具有相同的物理條件。控制裝置106係耦接於複數個訊號傳送通道104_1-104_2，用來接收對應複數個驅動訊號So1-So2分別之複數個傳送訊號Srl-Sr2，並偵測第一傳送訊號Sr1與第二傳送訊號Sr2之間的相位差以產生一偵測訊號Sd。訊號調整系統100另包含有一訊號傳送通道104_3以及一訊號傳送通道104_4，其係耦接於訊號產生裝置102與控制裝置106之間，其中訊號傳送通道104_3用以傳送偵測訊號Sd至訊號產生裝置102，而訊號傳送通道104_4用來傳送一同步訊號Ss至訊號產生裝置102。此外，訊號產生裝置102係依據偵測訊號Sd來產生一第一調整量以及一第二調整量來分別調整對應於第一驅動訊號So1之一第一驅動能力A1以及第二驅動訊號So2之一第二驅動能力A2，且該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。請注意，本發明並未限定調整驅動能力的方式，在本發明之另一實施例中，第一驅動能力A1係相對應至一第一驅動電流，而第二驅動能力A2係相對應至一第二驅動電流，此亦為本發明之範疇所在。
控制裝置106包含有一相位偵測器1062以及一控制電路1064。相位偵測器1062係耦接於第一訊號傳送通道104_1和第二訊號傳送通道104_2，用來偵測第一傳送訊號Sr1以及第一傳送訊號Sr1之間的相位差以產生相對應之偵測訊號Sd。控制電路1064係耦接於相位偵測器1062，用來依據第一傳送訊號Sr1以及相位偵測器1062之輸出來產生偵測訊號Sd以及同步訊號Ss。此外，控制電路1064另包含有一延遲電路1064a耦接於第一訊號傳送通道104_1，用來對第一傳送訊號Sr1延遲一特定延遲時間Dsyn以產生同步訊號Ss。
訊號產生裝置102包含有複數個驅動電路102_1-102_2以及一設定模組1022，其中複數個驅動電路102_1-102-2分別以第一驅動能力A1以及第二驅動能力A2來驅動複數個待輸出訊號S1-S2以產生複數個驅動訊號So1-So2，設定模組1022耦接於複數個驅動電路102_1-102_2以依據偵測訊號Sd來產生該第一調整量以及該第二調整量來分別調整第一驅動訊號So1的第一驅動能力A1以及第二驅動訊號So2的第二驅動能力A2。設定模組1022包含有一讀取電路1022a以及一調整電路1022b。讀取電路1022a係耦接於訊號傳送通道104_3以及一訊號傳送通道104_4，以依據同步訊號Ss讀取偵測訊號Sd來產生一讀取結果Sq。調整電路1022b係耦接於讀取電路1022a與驅動電路102_1-102_2，用來依據讀取電路1022a之讀取結果Sq來產生調整訊號Sa1-Sa2以調整第一驅動訊號So1之第一驅動能力A1以及第二驅動訊號So2的第二驅動能力A2。此外，若訊號產生裝置102具有超過兩個驅動電路時(例如另包含有一第三驅動電路，其具有一第三驅動能力，用來產生具有一第三訊號振幅的一第三驅動訊號至一第五訊號傳送通道時)，調整電路1022b亦依據讀取結果Sq來調整相對應於該第三驅動能力的一第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。在此一實施例中，調整電路1022b係一解強調電路(De-emphasis circuit)，然其並不作為本發明之限制所在。換句話說，任何具有調整驅動訊號之訊號振幅之電路均落於本發明之範疇所在。
請注意，在本實施例中，第一驅動訊號So1的頻率Sf1係高於第二驅動訊號So1的頻率Sf2，然其並不作為本發明之限制所在。此外，當相位偵測器1062偵測出第一傳送訊號Sr1的相位係領先於第二傳送訊號Sr2的相位時，其偵測訊號Sd會係高電壓準位(亦即1)；反之，當相位偵測器1062偵測出第一傳送訊號Sr1的相位係落後於第二傳送訊號Sr2的相位時，其偵測訊號Sd會係低電壓準位(亦即0)。同樣的，其亦不作為本發明之限制所在。另一方面，延遲電路1064a係用來延遲第一傳送訊號Sr1一特定延遲時間Dsyn以使得同步訊號Ss能夠與偵測訊號Sd同步。再者，本發明亦未限制讀取電路1022a之實作電路。在本發明之一實施例中，讀取電路1022a係以一閂鎖電路(Latch)來實作的。另一方面，耦接於複數個訊號傳送通道104_1-104_4兩端的元件(亦即以三角型示意的元件)為訊號之驅動電路(亦即1066)和接收電路(亦即1068和1022c)的示意圖，由於其為熟悉此項技藝者所習知的電路，因此在此不另贅述。
請參考第3圖。第3圖所示係本發明一訊號調整方法300之一實施例流程圖。此外，訊號調整方法300係以本發明之訊號調整系統100來加以實施。因此，為了更清楚描述本發明訊號調整方法300之精神所在，後續對於訊號調整方法300所揭露之發明內容係搭配訊號調整系統100來加以描述。另一方便，倘若大體上可達到相同的結果，並不需要一定照第3圖所示之流程中的步驟順序來進行，且第3圖所示之步驟不一定要連續進行，亦即其他步驟亦可插入其中。訊號調整方法300包含有下列的步驟：步驟302：設定第一驅動電路102_1的第一驅動能力A1為最大的驅動能力以產生第一驅動訊號So1，並設定第二驅動電路102_2的第二驅動能力A2為該最大的驅動能力以產生第二驅動訊號So2；步驟304：設定一初始的上升緣(Rising edge)比較參數R為1，設定一初始的上升緣停止比較參數RSTOP為0，設定一初始的下降緣(Falling edge)比較參數F為0，設定一初始的下降緣停止比較參數FSTOP為0；步驟306：產生具有同步的上升緣的第一驅動訊號So1以及第二驅動訊號So2；步驟308：比較第一傳送訊號Sr1以及第二傳送訊號Sr2之間的上升緣的相位差，若第一傳送訊號Sr1的相位領先第二傳送訊號Sr2的相位，則跳至步驟310，若第一傳送訊號Sr1的相位落後第二傳送訊號Sr2的相位，則跳至步驟314；步驟310：將偵測訊號Sd設為1；步驟312：依據偵測訊號Sd的值和同步訊號Ss來對第一驅動訊號So1之第一驅動能力A1以及第二驅動訊號So2之第二驅動能力A2減小一個單位驅動能力，跳至步驟318；步驟314：將上升緣停止比較參數RSTOP更新為1；步驟316：判斷下降緣停止比較參數FSTOP是否為1，若是，跳至步驟330，若否，跳至步驟318；步驟318：產生具有同步的下降緣的第一驅動訊號So1以及第二驅動訊號So2；步驟320：比較第一傳送訊號Sr1以及第二傳送訊號Sr2之間的下降緣的相位差，若第一傳送訊號Sr1的相位領先第二傳送訊號Sr2的相位，則跳至步驟322，若第一傳送訊號Sr1的相位落後第二傳送訊號Sr2的相位，則跳至步驟326；步驟322：將偵測訊號Sd設為1；步驟324：依據偵測訊號Sd的值和同步訊號Ss來對第一驅動訊號So1之第一驅動能力A1以及第二驅動訊號So2之第二驅動能力A2減小一個單位驅動能力，跳至步驟306；步驟326：設定下降緣停止比較參數F為1；步驟328：判斷上升緣停止比較參數R為是否為1，若是，跳至步驟330，若否，跳至步驟306；步驟330：結束。
請注意，雖然本發明並未限制第一驅動電路102_1之實施方式，然而在本實施例中，為了方便敘述本發明之精神所在，第一驅動電路102_1係以一P型電晶體來驅動第一驅動訊號So1之上升緣，而第一驅動電路102_1係以一N型電晶體來驅動第一驅動訊號So1之下降緣。同理，第二驅動電路102_2亦係以一P型電晶體來驅動第二驅動訊號So2之上升緣，而第二驅動電路102_2係以一N型電晶體來驅動第二驅動訊號So2之下降緣。當訊號調整系統100被製造完成後，不同頻率的驅動訊號So1-So2分別在訊號傳送通道104_1-104_2上不同的傳輸時間會造成輸出傳送訊號Sr1-Sr2會於不同的時間點被控制裝置106所接收。因此，為了校正輸出傳送訊號Sr1-Sr2被控制裝置106接收的時間點，於開始時訊號產生裝置102會將第一驅動電路102_1用來產生第一驅動訊號So1的第一驅動能力A1設定為具有最大的驅動能力，並將第二驅動電路102_2用來產生第二驅動訊號So2的第二驅動能力A2設定為該最大的驅動能力(亦即步驟302)。接著，在步驟304時，訊號產生裝置102設定一初始的上升緣(Rising edge)比較參數R為1，設定一初始的上升緣停止比較參數RSTOP為0，設定一初始的下降緣(Falling edge)比較參數F為0，設定一初始的下降緣停止比較參數FSTOP為0。因為初始的上升緣比較參數R為1，因此訊號產生裝置102會產生具有同步的(亦即同相位)的上升緣的第一驅動訊號So1以及第二驅動訊號So2，如步驟306所述。
經由第一訊號傳送通道104_1以及第二訊號傳送通道104_2的傳送，相對應於第一驅動訊號So1以及第二驅動訊號So2分別的第一傳送訊號Sr1以及第二傳送訊號Sr2就會被相位偵測器1062接收。此時(步驟308)，相位偵測器1062會比較第一傳送訊號Sr1以及第二傳送訊號Sr2之間的上升緣的相位差，若第一傳送訊號Sr1的相位領先第二傳送訊號Sr2的相位，則相位偵測器1062所輸出的偵測訊號Sd為1(步驟310)。反之，若第一傳送訊號Sr1的相位落後第二傳送訊號Sr2的相位，則相位偵測器1062所輸出的偵測訊號Sd為0。與此同時，延遲電路1064a延遲第一傳送訊號Sr1一特定延遲時間Dsyn以使得同步訊號Ss能夠與偵測訊號Sd同步。
接著，訊號傳送通道104_3以及訊號傳送通道104_4分別將偵測訊號Sd以及同步訊號Ss傳送回訊號產生裝置102。同步訊號Ss會觸發讀取電路1022a以使得讀取電路1022a讀取偵測訊號Sd的值。接著，讀取電路1022a會產生相對應於偵測訊號Sd的讀取結果Sq至調整電路1022b。當偵測訊號Sd為1時，調整電路1022b減小第一驅動電路102_1的P型電晶體的一個單位的驅動能力以減小第一驅動訊號So1之一上升時間(rising time)。同時，調整電路1022b亦會減小第二驅動電路102_2的P型電晶體的一個單位的驅動能力以減小第二驅動訊號So2之一上升時間。舉例來說，調整電路1022b減小第一驅動電路102_1的P型電晶體的一個單位的驅動電流以增加第一驅動訊號So1之該上升時間(步驟312)。
在步驟308中，當相位偵測器1062所輸出的偵測訊號Sd為0時，上升緣停止比較參數RSTOP會被更新為1以停止比較第一傳送訊號Sr1以及第二傳送訊號Sr2的上升緣相位差。在步驟316中，訊號產生裝置102會判斷下降緣停止比較參數FSTOP為是否為1。當下降緣停止比較參數FSTOP不為1時(亦即0)，訊號產生裝置102就會在產生具有同步(亦即同相位)的下降緣的第一驅動訊號So1以及第二驅動訊號So2(步驟318)，以進行下降緣的相位差的偵測。
請參考第4圖。第4圖所示係本發明實施例訊號調整系統100之第一驅動訊號So1以及第二驅動訊號So2的時序圖。於時間點t1，訊號產生裝置102會產生具有同步的上升緣的第一驅動訊號So1以及第二驅動訊號So2。經由一段時間Ta後，調整電路1022b才會於時間點t2對第一驅動電路102_1和第二驅動電路102_2的P型電晶體的驅動能力進行調整，此時第一驅動訊號So1和第二驅動訊號So2係切換為訊號的下降緣部份，因此得以對第一驅動電路102_1和第二驅動電路102_2的P型電晶體的驅動能力進行調整。再經由一段時間Tb後，第一驅動電路102_1和第二驅動電路102_2的P型電晶體才能以更新過的驅動能力來產生第一驅動訊號So1和第二驅動訊號So2的上升緣部份。請注意，時間Ta與Tb係表示訊號從訊號產生裝置102經由第一訊號傳送通道104_1以及第二訊號傳送通道104_2抵達控制裝置106，再經由第三訊號傳送通道104_3以及第四訊號傳送通道104_4回到訊號產生裝置102所需的時間，而第4圖中的虛線箭頭表示訊號調整系統100在時間點t3會執行與時間點t1相同的動作。為了更清楚敘述本發明之精神所在，第4圖中另繪示了從偵測第一驅動訊號So1以及第二驅動訊號So2的上升緣的相位差至調整第一驅動電路102_1和第二驅動電路102_2的P型電晶體的驅動能力的流程圖，其步驟如下：步驟402：偵測第一驅動訊號So1以及第二驅動訊號So2的上升緣的相位差；步驟404：判斷第一驅動訊號So1係領先或落後第二驅動訊號So2；步驟406：產生同步訊號Ss與偵測訊號Sd；步驟408：接收同步訊號Ss與偵測訊號Sd；步驟410：調整第一驅動電路102_1和第二驅動電路102_2的P型電晶體的驅動能力；步驟412：產生第一驅動訊號So1和第二驅動訊號So2的下降緣部份；其中步驟402至406係於訊號產生裝置102中完成，而步驟408至412係於控制裝置106中完成。
另一方面，經由第一訊號傳送通道104_1以及第二訊號傳送通道104_2的傳送，相對應於第一驅動訊號So1以及第二驅動訊號So2分別的第一傳送訊號Sr1以及第二傳送訊號Sr2就會被相位偵測器1062接收。此時(步驟320)，相位偵測器1062會比較第一傳送訊號Sr1以及第二傳送訊號Sr2之間的下降緣的相位差，若第一傳送訊號Sr1的相位領先第二傳送訊號Sr2的相位，則相位偵測器1062所輸出的偵測訊號Sd為1(步驟322)。反之，若第一傳送訊號Sr1的相位落後第二傳送訊號Sr2的相位，則相位偵測器1062所輸出的偵測訊號Sd為0。與此同時，延遲電路1064a延遲第一傳送訊號Sr1一特定延遲時間Dsyn以使得同步訊號Ss能夠與偵測訊號Sd同步。
同樣的，訊號傳送通道104_3以及訊號傳送通道104_4分別將偵測訊號Sd以及同步訊號Ss傳送回訊號產生裝置102。同步訊號Ss會觸發讀取電路1022a以使得讀取電路1022a讀取偵測訊號Sd的值。接著，讀取電路1022a會產生相對應於偵測訊號Sd的讀取結果Sq至調整電路1022b。當偵測訊號Sd為1時，調整電路1022b減小第一驅動電路102_1以及第二驅動電路102_2的N型電晶體的一個單位的驅動能力以增加第一驅動訊號So1以及第二驅動訊號So2之下降時間。舉例來說，調整電路1022b減小第一驅動電路102_1的N型電晶體的一個單位的驅動電流以增加第一驅動訊號So1之下降時間(步驟324)。
在步驟320中，當相位偵測器1062所輸出的偵測訊號Sd為0時，下降緣停止比較參數FSTOP會被更新為1以停止比較第一傳送訊號Sr1以及第二傳送訊號Sr2的下降緣相位差。在步驟328中，訊號產生裝置102會判斷上升緣停止比較參數RSTOP為是否為1。當上升緣停止比較參數RSTOP不為1時(亦即0)，訊號產生裝置102就會依據在步驟312中針對第一驅動電路102_1的P型電晶體所設定的驅動能力來產生具有相同上升緣相位的第一驅動訊號So1以及第二驅動訊號So2(步驟306)，以進行上升緣的相位差的偵測。同理，在步驟316中，當下降緣停止比較參數FSTOP不為1時(亦即0)，訊號產生裝置102就會依據在步驟324中針對第一驅動電路102_1的N型電晶體所設定的驅動能力來產生具有相同下降緣相位的第一驅動訊號So1以及第二驅動訊號So2(步驟324)，以進行下降緣的相位差的偵測。
請參考第5圖。第5圖所示係本發明實施例訊號調整系統100之第一驅動訊號So1以及第二驅動訊號So2的另一時序圖。於時間點t4，訊號產生裝置102會產生具有同步的下降緣的第一驅動訊號So1以及第二驅動訊號So2。經由一段時間Tc後，調整電路1022b才會於時間點t5對第一驅動電路102_1和第二驅動電路102_2的N型電晶體的驅動能力進行調整，此時第一驅動訊號So1和第二驅動訊號So2係切換為訊號的上升緣部份，因此得以對第一驅動電路102_1和第二驅動電路102_2的N型電晶體的驅動能力進行調整。再經由一段時間Td後，第一驅動電路102_1和第二驅動電路102_2的N型電晶體才能分別以更新過的驅動能力來產生第一驅動訊號So1和第二驅動訊號So2的下降緣部份。請注意，時間Tc與Td係表示訊號從訊號產生裝置102經由第一訊號傳送通道104_1以及第二訊號傳送通道104_2抵達控制裝置106，再經由第三訊號傳送通道104_3以及第四訊號傳送通道104_4回到訊號產生裝置102所需的時間，而第5圖中的虛線箭頭表示訊號調整系統100在時間點t5會執行與時間點t6相同的動作。同樣的，為了更清楚敘述本發明之精神所在，第5圖中另繪示了從偵測第一驅動訊號So1以及第二驅動訊號So2的下降緣的相位差至調整第一驅動電路102_1和第二驅動電路102_2的N型電晶體的驅動能力的流程圖，其步驟如下：步驟502：偵測第一驅動訊號So1以及第二驅動訊號So2的下降緣的相位差；步驟504：判斷第一驅動訊號So1係領先或落後第二驅動訊號So2；步驟506：產生同步訊號Ss與偵測訊號Sd；步驟508：接收同步訊號Ss與偵測訊號Sd；步驟510：調整第一驅動電路102_1和第二驅動電路102_2的N型電晶體的驅動能力；步驟512：產生第一驅動訊號So1和第二驅動訊號So2的上升緣部份；其中步驟502至506係於訊號產生裝置102中完成，而步驟508至512係於控制裝置106中完成。
如此一來，經由不斷地對第一驅動電路102_1和第二驅動電路102_2的P型電晶體以及N型電晶體的驅動能力的調整，以縮小第一驅動訊號So1和第二驅動訊號So2之上升/下降時間後，相位偵測器1062就會接收到具有上升緣和下降緣均為同相位的第一傳送訊號Sr1以及第二傳送訊號Sr2(步驟330)。最後，訊號產生裝置102就會儲存相對於該最終驅動能力的電路參數，例如電晶體的寬長比(W/L)，以進行後續的資料訊號傳輸。
綜上所述，本發明的訊號調整系統100，例如一雙倍速隨機存取記憶體系統，利用一自我校正驅動訊號振幅的機制來使得控制電路106上所接收到的傳送訊號之間的相位差減小到一可被接受的範圍，進而解決了習知雙倍速隨機存取記憶體系統所面臨的問題。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100．．．訊號調整系統
102．．．訊號產生裝置
102_1-102_2、1066．．．驅動電路
104_1-104_2．．．通道訊號傳送
106．．．控制裝置
1022．．．設定模組
1022a．．．讀取電路
1022b．．．調整電路
1022c、1068．．．接收電路
1062．．．相位偵測器
1064．．．控制電路
1064a．．．延遲電路
第1圖係一習知記憶體系統的兩個不同頻率的資料訊號在一控制晶片和一記憶體之間利用一傳輸路徑進行傳輸的時序圖。
第2圖係依據本發明之一訊號調整系統之一實施例示意圖。
第3圖係本發明一訊號調整方法之一實施例流程圖。
第4圖係本發明之該訊號調整系統之一第一驅動訊號以及一第二驅動訊號的時序圖。
第5圖係本發明實之該訊號調整系統之該第一驅動訊號以及該二驅動訊號的另一時序圖。
100．．．訊號調整系統
102．．．訊號產生裝置
102_1-102_2、1066．．．驅動電路
104_1-104_2．．．訊號傳送通道
106．．．控制裝置
1022．．．設定模組
1022a．．．讀取電路
1022b．．．調整電路
1022c、1068．．．接收電路
1062．．．相位偵測器
1064．．．控制電路
1064a．．．延遲電路

Claims (21)

  1. 一種訊號調整系統，包含有：一訊號產生裝置，用以發送一第一驅動訊號以及一第二驅動訊號；複數個訊號傳送通道，耦接於該訊號產生裝置，該複數個訊號傳送通道包含有：一第一訊號傳送通道，用來傳送該第一驅動訊號；一第二訊號傳送通道，用來傳送該第二驅動訊號；一第三訊號傳送通道，用以傳送一偵測訊號；以及一第四訊號傳送通道，用以傳送一同步訊號；以及一控制裝置，耦接於該複數個訊號傳送通道，用來接收對應該第一驅動訊號之一第一傳送訊號以及對應該第二驅動訊號之一第二傳送訊號，並偵測該第一傳送訊號與該第二傳送訊號之間的相位差以產生該偵測訊號至該訊號產生裝置；其中該訊號產生裝置依據該偵測訊號來產生一第一調整量以及一第二調整量來分別調整對應於該第一驅動訊號之一第一驅動能力以及對應該第二驅動訊號之一第二驅動能力，且該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。
  2. 如申請專利範圍第1項所述之訊號調整系統，其中該第一驅動能力和該第二驅動能力係分別相對應至一第一驅動電流和一第二 驅動電流。
  3. 如申請專利範圍第1項所述之訊號調整系統，其中該第一驅動訊號的頻率係高於該第二驅動訊號的頻率。
  4. 如申請專利範圍第3項所述之訊號調整系統，其中該控制裝置包含有：一相位偵測器，耦接於該第一訊號傳送通道與該第二訊號傳送通道，用來偵測該第一傳送訊號以及該第二傳送訊號之間的相位差；以及一控制電路，耦接於該相位偵測器，用來依據該相位偵測器的輸出來產生該偵測訊號。
  5. 如申請專利範圍第3項所述之訊號調整系統，其中該訊號產生裝置包含有：一第一驅動電路，具有該第一驅動能力，用來產生具有該第一訊號振幅的該第一驅動訊號至該第一訊號傳送通道；一第二驅動電路，具有該第二驅動能力，用來產生具有一第二訊號振幅的該第二驅動訊號至該第二訊號傳送通道；以及一設定模組，耦接於該第一驅動電路及該第二驅動電路，用來依據該偵測訊號來產生該第一調整量以及該第二調整量來分別調整該第一驅動能力以及該第二驅動能力，其中該第一調整量係大致上相同於該第二調整量，或該第一調整量係不 相同於該第二調整量。
  6. 如申請專利範圍第5項所述之訊號調整系統，其中該控制裝置包含有一延遲電路，耦接於該第一訊號傳送通道，用來對該第一傳送訊號延遲一特定延遲時間以產生該同步訊號；該第四訊號傳送通道用以傳送該同步訊號至該設定模組；該設定模組包含有：一讀取電路，用來依據該同步訊號讀取該偵測訊號來產生一讀取結果；以及一調整電路，耦接於該讀取電路與該第一驅動電路以及該第二驅動電路，用來依據該讀取結果來調整該第一驅動能力以及該第二驅動能力；其中若訊號產生裝置另包含有一第三驅動電路，其具有一第三驅動能力，用來產生具有一第三訊號振幅的一第三驅動訊號至一第五訊號傳送通道時，該調整電路亦依據該讀取結果來調整相對應於該第三驅動能力的一第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  7. 如申請專利範圍第6項所述之訊號調整系統，其中當該讀取結果顯示該第一傳送訊號的相位領先該第二傳送訊號的相位時，該調整電路減小該第一調整量和該第二調整量以分別減小該第一驅動能力以及該第二驅動能力，若訊號產生裝置另包含有該第 三驅動電路，且該第二傳送訊號的相位領先該第三傳送訊號的相位時，該調整電路減小該第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  8. 如申請專利範圍第6項所述之訊號調整系統，其中當該讀取結果顯示該第一傳送訊號的相位落後該第二傳送訊號的相位時，該調整電路增加該第一調整量和該第二調整量以分別增加該第一驅動能力以及該第二驅動能力，若訊號產生裝置另包含有該第三驅動電路，且該第二傳送訊號的相位落後該第三傳送訊號的相位時，該調整電路增加該第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  9. 如申請專利範圍第1項所述之訊號調整系統，其中該訊號產生裝置係設置於一記憶體晶片內。
  10. 如申請專利範圍第9項所述之訊號調整系統，其中該第一驅動訊號以及該第二驅動訊號均為該記憶體晶片的資料頻閃訊號(Data Strobe Signal,DQS)。
  11. 如申請專利範圍第1項所述之訊號調整系統，其中該控制裝置係設置於一記憶體控制器內。
  12. 一種訊號調整方法，包含有：發送一第一驅動訊號以及一第二驅動訊號；提供複數個訊號傳送通道，該複數個訊號傳送通道包含有：一第一訊號傳送通道，用來傳送該第一驅動訊號；一第二訊號傳送通道，用來傳送該第二驅動訊號；一第三訊號傳送通道，用以傳送一偵測訊號；以及一第四訊號傳送通道，用以傳送一同步訊號；接收對應該第一驅動訊號之一第一傳送訊號以及對應該第二驅動訊號之一第二傳送訊號，並偵測該第一傳送訊號與該第二傳送訊號之間的相位差以產生該偵測訊號；以及依據該偵測訊號來產生一第一調整量以及一第二調整量來分別調整對應於該第一驅動訊號之一第一驅動能力以及對應該第二驅動訊號之一第二驅動能力，且該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。
  13. 如申請專利範圍第12項所述之訊號調整方法，其中該第一驅動能力和該第二驅動能力係分別相對應至一第一驅動電流和一第二驅動電流。
  14. 如申請專利範圍第12項所述之訊號調整方法，其中該第一驅動訊號的頻率係高於該第二驅動訊號的頻率。
  15. 如申請專利範圍第14項所述之訊號調整方法，其中產生該偵測訊號的步驟包含有：利用一相位偵測器來偵測該第一傳送訊號以及該第二傳送訊號之間的一相位差；以及利用一控制電路來依據該相位差來產生該偵測訊號。
  16. 如申請專利範圍第14項所述之訊號調整方法，其中發送該第一驅動訊號以及該第二驅動訊號的步驟包含有：利用該第一驅動能力，產生具有一第一訊號振幅的該第一驅動訊號至該第一訊號傳送通道；利用該第二驅動能力，產生具有一第二訊號振幅的該第二驅動訊號至該第二訊號傳送通道；以及利用一設定模組來依據該偵測訊號來產生該第一調整量以及該第二調整量來分別調整該第一驅動能力以及該第二驅動能力，其中該第一調整量係大致上相同於該第二調整量，或該第一調整量係不相同於該第二調整量。
  17. 如申請專利範圍第16項所述之訊號調整方法，其中產生該偵測訊號的步驟更包含有利用一延遲電路耦接於該第一訊號傳送通道以對該第一傳送訊號延遲一特定延遲時間以產生該同步訊號，調整該第一訊號振幅的步驟包含有：依據該同步訊號讀取該偵測訊號來產生一讀取結果；以及 依據該讀取結果來調整該第一驅動能力以及該第二驅動能力；其中若具有一第三驅動能力係用來產生具有一第三訊號振幅的一第三驅動訊號至一第五訊號傳送通道時，依據該讀取結果來調整相對應於該第三驅動能力的一第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  18. 如申請專利範圍第17項所述之訊號調整方法，其中當該讀取結果顯示該第一傳送訊號的相位領先該第二傳送訊號的相位時，減小該第一調整量和該第二調整量以分別減小該第一驅動能力以及該第二驅動能力，若該第二傳送訊號的相位領先該第三傳送訊號的相位時，減小該第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  19. 如申請專利範圍第17項所述之訊號調整方法，其中當該讀取結果顯示該第一傳送訊號的相位落後該第二傳送訊號的相位時，增加該第一調整量和該第二調整量以分別增加該第一驅動能力以及該第二驅動能力，若該第二傳送訊號的相位落後該第三傳送訊號的相位時，該調整電路增加該第三調整量，其中該第一調整量、該第二調整量以及該第三調整量係大致上相同，或該第一調整量、該第二調整量以及該第三調整量係互不相同。
  20. 如申請專利範圍第12項所述之訊號調整方法，其係應用於一記憶體晶片內。
  21. 如申請專利範圍第20項所述之訊號調整方法，其中該第一驅動訊號以及該第二驅動訊號均為該記憶體晶片的資料頻閃訊號(Data Strobe Signal,DQS)。
TW098119036A 2009-06-08 2009-06-08 訊號調整系統與訊號調整方法 TWI419174B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098119036A TWI419174B (zh) 2009-06-08 2009-06-08 訊號調整系統與訊號調整方法
US12/568,689 US8085608B2 (en) 2009-06-08 2009-09-29 Signal adjusting system and signal adjusting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098119036A TWI419174B (zh) 2009-06-08 2009-06-08 訊號調整系統與訊號調整方法

Publications (2)

Publication Number Publication Date
TW201044410A TW201044410A (en) 2010-12-16
TWI419174B true TWI419174B (zh) 2013-12-11

Family

ID=43300649

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119036A TWI419174B (zh) 2009-06-08 2009-06-08 訊號調整系統與訊號調整方法

Country Status (2)

Country Link
US (1) US8085608B2 (zh)
TW (1) TWI419174B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104714902B (zh) * 2013-12-12 2018-08-14 华为技术有限公司 一种信号处理方法及装置
US9502086B1 (en) * 2015-11-23 2016-11-22 Keysight Technologies, Inc. Method and system for analyzing double data rate (DDR) random access memory (RAM) signals and displaying DDR RAM transactions
US10431268B2 (en) * 2016-09-13 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device and memory controller receiving differential signal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691214B1 (en) * 2000-08-29 2004-02-10 Micron Technology, Inc. DDR II write data capture calibration
US20050135465A1 (en) * 2003-12-19 2005-06-23 Andrus Jeremy C. Device with improved serial communication
US7161402B1 (en) * 2005-05-13 2007-01-09 Sun Microsystems, Inc. Programmable delay locked loop
US20070088968A1 (en) * 2004-03-17 2007-04-19 Rambus, Inc. Drift Tracking Feedback for Communication Channels
US20070195615A1 (en) * 2006-02-21 2007-08-23 Realtek Semiconductor Corp. Method and circuit for real-time calibrating data control signal and data signal
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891319B2 (en) * 2001-08-29 2005-05-10 Motorola, Inc. Field emission display and methods of forming a field emission display
US7757022B2 (en) * 2004-08-04 2010-07-13 Hitachi, Ltd. Integrated circuit device and signal transmission system
JP4795032B2 (ja) * 2006-01-30 2011-10-19 エルピーダメモリ株式会社 タイミング調整回路及び半導体装置
RU2369323C1 (ru) * 2008-02-20 2009-10-10 Игорь Яковлевич Иммореев Импульсный сверхширокополосный датчик

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6691214B1 (en) * 2000-08-29 2004-02-10 Micron Technology, Inc. DDR II write data capture calibration
US20050135465A1 (en) * 2003-12-19 2005-06-23 Andrus Jeremy C. Device with improved serial communication
US20070088968A1 (en) * 2004-03-17 2007-04-19 Rambus, Inc. Drift Tracking Feedback for Communication Channels
US7161402B1 (en) * 2005-05-13 2007-01-09 Sun Microsystems, Inc. Programmable delay locked loop
US20070195615A1 (en) * 2006-02-21 2007-08-23 Realtek Semiconductor Corp. Method and circuit for real-time calibrating data control signal and data signal
US20070217559A1 (en) * 2006-03-16 2007-09-20 Rambus Inc. Signaling system with adaptive timing calibration

Also Published As

Publication number Publication date
US8085608B2 (en) 2011-12-27
TW201044410A (en) 2010-12-16
US20100309737A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
US7598783B2 (en) DLL circuit and method of controlling the same
JP3932448B2 (ja) クロック同期回路
US7633324B2 (en) Data output strobe signal generating circuit and semiconductor memory apparatus having the same
US8446196B2 (en) Input interface circuit
US20050254318A1 (en) Memory device having delay locked loop
KR100857429B1 (ko) 반도체 메모리 장치의 지연 고정 루프 회로
US7944260B2 (en) Clock control circuit and a semiconductor memory apparatus having the same
CN104283665A (zh) 用于传送数据的系统和包括其的视频显示器
US8022731B2 (en) Advanced repeater with duty cycle adjustment
US8049544B2 (en) Delay locked loop circuit
US20160142060A1 (en) Delay locked loop circuit and operation method thereof
TWI419174B (zh) 訊號調整系統與訊號調整方法
US8736330B2 (en) Data output circuit and data output method thereof
WO2019118223A1 (en) Apparatuses and methods for data transmission offset values in burst transmissions
US8169842B2 (en) Skew detector and semiconductor memory device using the same
EP0953982B1 (en) Input circuit
US20110267898A1 (en) Semiconductor memory apparatus
US7876140B2 (en) Signal adjusting system and signal adjusting method
US20070195615A1 (en) Method and circuit for real-time calibrating data control signal and data signal
US7171574B2 (en) DDR clocking
US7633832B2 (en) Circuit for outputting data of semiconductor memory apparatus
US20080310574A1 (en) Semiconductor memory device
US8019033B2 (en) Data transmission system, controller, and its method
US20060280025A1 (en) Semiconductor memory device
KR100718041B1 (ko) Ｄｌｌ 회로의 지연 장치 및 방법