JP2015102406A - 検出装置、センサー、電子機器及び移動体 - Google Patents

Abstract

【課題】検出装置の出力データを積分処理した場合に生じる積分誤差を低減できる検出装置、センサー、電子機器及び移動体等の提供。
【解決手段】検出装置２０は、物理量トランスデューサー１２からの信号に基づいて物理量の検出処理を行って、物理量の検出データＰＩを出力する検出回路６０と、検出データＰＩに対して補正処理を行って、補正処理後のデータを出力データＰＱとして出力する補正部１２０を含む。補正部１２０は、出力データＰＱを積分処理した場合に生じる積分誤差を低減する補正処理を、ｍビットの検出データＰＩに対して行って、ｎビット（ｎ、ｍはｎ＜ｍとなる自然数）の出力データＰＱを出力する。
【選択図】図１

Description

本発明は、検出装置、センサー、電子機器及び移動体等に関する。

角速度、加速度等の物理量を検出する検出装置では、外部に設けられたマイコン等の処理部が、検出された角速度、速度等の積分処理（積算処理）を行って、角度、速度、距離等を求める場合がある。

この場合に検出装置で検出された物理量の検出データは有限のビット数のデータであるため、当該検出データの積分処理を行うと、積分誤差が生じてしまう。

例えば特許文献１には、角速度と角度とを測定し、角速度を積分することで得られる角度の計算値と角度の測定値との差の値に応じて、角速度の補正量を決定し、決定した補正量を用いて角速度を補正することで、角速度から角度を求める際の積分誤差を低減する手法が開示されている。

特許文献２には、角速度の出力分解能以上の精度を出すために、ジャイロセンサーに振動を与えて高分解能化を図る手法が開示されている。特許文献２の手法では、ジャイロセンサーに振動を与える特別な機構が必要になる。

特許文献３には、アナログ回路の積分器を用いて、低分解能のＡ／Ｄ変換回路を用いた場合にも高精度な角度の演算を可能にする手法が開示されている。

特開２００４−２５１６７１号公報 特開平７−１９８７７号公報 特開平昭６２−１７２２１７号公報

検出装置（物理量トランスデューサー）が出力する角速度等の物理量の検出データの分解能を低くして積分処理を行い、角度等の積分値を求める場合に、従来の手法では、低い分解能の検出データを用いて積分処理を行うことになる。このため、物理量の検出データの分解能を低くする際に発生した切り捨て誤差によって、検出データの積分値に発生する誤差が大きくなってしまうという課題がある。

また、後段の処理部は、検出装置のデータの出力レートに同期して、データを取り込まなければならないという制約も生じてしまう。

本発明の幾つかの態様によれば、検出装置の出力データを積分処理した場合に生じる積分誤差を低減できる検出装置、センサー、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、物理量トランスデューサーからの信号に基づいて物理量の検出処理を行って、前記物理量の検出データを出力する検出回路と、前記検出データに対して補正処理を行って、前記補正処理後のデータを出力データとして出力する補正部と、を含み、前記補正部は、前記出力データを積分処理した場合に生じる積分誤差を低減する前記補正処理を、ｍビットの前記検出データに対して行って、ｎビット（ｎ、ｍはｎ＜ｍとなる自然数）の前記出力データを出力する検出装置に関係する。

本発明の一態様によれば、物理量トランスデューサーからの信号に基づき得られたｍビットの検出データに対して、積分誤差を低減するための補正処理が行われて、ｎビットの出力データが出力される。即ち、当該出力データを積分処理した場合に生じる積分誤差を低減する補正処理が行われて、補正処理後のデータが、ｍビットの検出データよりも低分解能のｎビット（ｎ＜ｍ）の出力データとして出力される。従って、例えば後段の処理部等が、当該出力データの積分処理を行った場合に、例えば出力データの分解能であるｎビットよりも高い精度での積分処理が可能になり、積分結果値の積分誤差を低減できるようになる。

また本発明の一態様では、前記補正部は、前記出力データの読み出し要求があった場合に、前記補正処理後のデータを前記出力データとして出力すると共に、前記検出データに対する前記出力データの誤差の積分処理を行い、前記積分処理の積分結果値を保持してもよい。

このようにすれば、後段の処理部等は、検出装置の出力レートに依存せずに、読み出し要求により出力データを読み出すことが可能になり、利便性を向上できる。またこの際に、検出データに対する出力データの誤差の積分処理が行われて、その積分結果値が保持されるため、当該積分結果値を用いた補正処理が可能になる。

また本発明の一態様では、前記補正部は、保持された前記積分結果値に基づいて、次の読み出し要求時に出力される前記出力データについての前記補正処理を行ってもよい。

このようにすれば、保持された積分誤差値を用いて、次の読み出し要求時の出力データの補正処理を行って、当該出力データを次の読み出し要求時に出力できるようになる。

また本発明の一態様では、前記補正部は、前記検出データに対する前記出力データの誤差の積分処理を行い、前記積分処理の積分結果値に基づいて前記補正処理を行ってもよい。

このようにすれば、検出データに対する出力データの誤差の積分結果値を出力データに反映させることが可能になり、当該出力データを積分処理した際の積分誤差を効果的に低減できるようになる。

また本発明の一態様では、前記補正部は、前記積分結果値と所与の値との比較処理を行い、比較処理の結果値を前記検出データに対して加算処理し、前記加算処理後の前記検出データの小数部の切り捨て処理を行って、前記出力データを出力してもよい。

このように小数部の切り捨て処理を行うことで、ｍビットの検出データよりも低分解能のｎビットの出力データを出力できるようになる。そして積分結果値と所与の値の比較処理の結果値が検出データに加算処理されて、切り捨て処理が行われるため、小数部を単に切り捨てる手法に比べて、出力データを積分処理した際の積分誤差を適正に低減できるようになる。

また本発明の一態様では、前記補正部は、前記積分結果値に対して所与のゲインを乗算処理することで得られた値を、前記検出データに対して加算処理し、前記加算処理後の前記検出データの小数部の切り捨て処理を行って、前記出力データを出力してもよい。

このようにすれば、積分結果値に所与のゲインを乗算処理することで得られた値が検出データに加算処理されて、切り捨て処理が行われるため、小数部を単に切り捨てる手法に比べて、出力データを積分処理した際の積分誤差を適正に低減できるようになる。

また本発明の一態様では、前記補正部は、前記検出データの入力レートと前記出力データの出力レートとにより設定される前記ゲインを、前記積分結果値に対して乗算処理し、前記乗算処理により得られた値を、前記検出データに対して加算処理してもよい。

このようにすれば、検出データの入力レートと出力データの出力レートが異なる場合にも、それに応じたゲインが積分結果値に乗算処理されるようになるため、適正な誤差の積分結果値を検出データに加算処理できるようになる。

また本発明の一態様では、第１のモードでは、前記補正処理後のデータを、前記出力データとして出力し、第２のモードでは、前記補正処理が行われていない前記検出データを、前記出力データとして出力してもよい。

このようにすれば、例えば後段の処理部等が出力データの積分処理を行う場合には第１のモードに設定し、当該積分処理を行わない場合には第２のモードに設定することで、状況に応じた適正な方式で出力データを出力できるようになる。

また本発明の一態様では、前記物理量トランスデューサーは振動子であり、前記検出データは、角速度データであってもよい。

本発明の他の態様は、上記に記載の検出装置と、前記物理量トランスデューサーとを含むセンサーに関係する。

本発明の他の態様は、上記に記載の検出装置を含む電子機器に関係する。

本発明の他の態様は、上記に記載の検出装置を含む移動体に関係する。

検出装置の構成例。 図２（Ａ）、図２（Ｂ）は本実施形態の手法の説明図。 本実施形態の検出装置を適用した電子機器、ジャイロセンサーの構成例。 補正部の構成例。 補正部の伝達関数の説明図。 補正部の動作説明図。 検出装置と処理部とのインターフェース部分の説明図。 図８（Ａ）、図８（Ｂ）は補正部の第１の変形例及びその伝達関数の説明図。 補正部の第２の変形例。 検出装置の詳細な構成例。 本実施形態の検出装置を適用した移動体の一例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．検出装置
図１に本実施形態の検出装置２０の構成例を示す。検出装置２０は検出回路６０と補正部１２０を有する。

検出回路６０は、物理量トランスデューサー１２からの信号ＴＱに基づいて物理量の検出処理を行う。そして物理量の検出データＰＩを出力する。物理量トランスデューサー１２は、例えば角速度、加速度、角加速度或いは速度等の物理量を電気信号（電圧、電流）に変換するものである。物理量トランスデューサー１２としては、ジャイロセンサーにおける振動子や、加速度センサーなどの種々のデバイス（センサー）を想定できる。検出回路６０は、物理量トランスデューサー１２からの信号ＴＱ（電流信号、電圧信号等）に基づいて、角速度、加速度、角加速度又は速度等の物理量の検出処理（同期検波等）を行って、検出データＰＩを補正部１２０に出力する。

補正部１２０は、検出回路６０からの検出データＰＩに対して補正処理を行って、補正処理後のデータ（補正処理により得られたデータ）を出力データＰＱとして出力する。この出力データＰＱは、図１では処理部５２０に出力される。処理部５２０は、検出装置２０の外部デバイスであり、例えばマイコンやＡＳＩＣ（Application Specific Integrated Circuit）等により実現できる。補正部１２０は、ＤＳＰ、ＣＰＵ等のプロセッサーやゲートアレイ等のロジック回路により実現できる。

そして本実施形態では補正部１２０は、ｍビットの検出データＰＩ（デジタルデータ）を受ける。例えば検出回路６０は、物理量トランスデューサー１２からの信号ＴＱに基づいて、角速度等の物理量の検出処理を行うアナログ回路と、アナログ回路の出力信号のデジタル変換を行うＡ／Ｄ変換回路により構成できる。補正部１２０は、このＡ／Ｄ変換回路によりデジタル信号に変換されたｍビットの検出データＰＩを受ける。

補正部１２０は、出力データＰＱについての積分誤差を低減する補正処理を、検出データＰＩ（物理量データ）に対して行う。そして、ｎビット（ｎ、ｍはｎ＜ｍとなる自然数）の出力データＰＱ（デジタルデータ）を出力する。例えば補正部１２０は、出力データＰＱを積分処理した場合に生じる積分誤差を低減する補正処理を行う。

即ち、外部の処理部５２０は、検出装置２０からの出力データＰＱをそのまま使用する場合もあるが、この出力データＰＱの積分処理を行ってその積分結果値を使用する場合がある。図２（Ａ）のように物理量トランスデューサー１２が、ジャイロセンサーにおける振動子１０である場合を例にとると、検出回路６０は、振動子１２からの信号に基づいて、物理量である角速度の検出処理を行い、例えばｎ＝１６ビットの角速度データを処理部５２０に出力する。そして処理部５２０は、角速度データの積分処理（積算処理）を行って、角度データを求める。

しかしながら、有限のビット数の出力データＰＱ（角速度）の積分処理を行うと、積分誤差が生じて、積分処理結果（角度）に誤差が生じてしまう。

この場合に、検出装置２０が高いビット数のデータを出力すれば、処理部５２０での積分処理結果の積分誤差を低減することができるが、それには限界がある。また、処理部５２０はマイコン等で実現されるため、処理できるデータのビット数にも制約がある。例えば図２（Ａ）の処理部５２０が１６ビットのマイコンである場合には、検出回路６０は、例えば２４ビットの角速度データの下位８ビットを切り捨てて、１６ビットの角速度データを処理部５２０に対して出力する。処理部５２０は、この１６ビットの角速度データの積分処理を行うことになるため、積分結果値である角度データには誤差が生じてしまう。

また図２（Ａ）において、外部の処理部５２０は、検出回路６０の出力レート（Ａ／Ｄ変換回路のサンプリングレート）に同期して、角速度データを取り込む必要がある。例えば、データ落ちが生じることなく角速度データを取り込み続ける必要がある。このため、処理部５２０の処理が角速度データの取り込み処理に占有され、処理部５２０の処理効率が低下し、他の処理に支障が生じてしまう。

そこで図１の本実施形態では、処理部５２０が出力データＰＱを積分処理した場合に生じる積分誤差を低減するための補正処理を、検出装置２０側で行う。例えば検出回路６０はｍ＝２４ビットの検出データＰＩを出力する。そして補正部１２０は、この２４ビットの検出データＰＩに対して上記の積分誤差低減用の補正処理を行う。例えば２４ビットの精度で当該補正処理を行う。そして補正処理により得られたデータを、例えばｎ＝１６ビットの出力データＰＱとして出力する。具体的には補正処理後の２４ビットの検出データＰＩの下位８ビットを小数部として扱い、小数部等の切り捨て処理を行って、１６ビットの出力データＰＱとして出力する。

そして、後段の処理部５２０は、この１６ビットの出力データＰＱの積分処理を行って、例えば角度データを求める。このとき、この１６ビットの出力データＰＱに対しては、積分誤差低減用の補正処理が施されている。従って、出力データＰＱである角速度データを積分処理することで得られる角度データの積分誤差による精度の低下を防止できる。例えば２４ビットの分解能で積分処理を行った場合と同等の精度の角度データを得ることが可能になる。また検出装置２０からは２４ビット（ｍビット）ではなく１６ビット（ｎビット）の出力データＰＱが出力されるため、処理部５２０が例えば１６ビットのマイコンであっても、当該出力データＰＱを受け付けて適正に処理することが可能になる。

例えば本実施形態の比較例の手法として、積分誤差低減用の補正処理を行うことなく、２４ビットの検出データＰＩの小数部の切り捨て処理を行って、１６ビットの出力データＰＱを出力する手法が考えられる。しかしながら、このように単に切り捨て処理だけを行う手法では、後段の処理部５２０が出力データＰＱの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されることで、出力データＰＱの積分処理により得られる積分結果値の精度が低下してしまう。

この点、本実施形態では補正部１２０が、２４ビットの検出データＰＩに対して、例えば２４ビットの精度で積分誤差低減用の補正処理を行い、補正処理後の検出データＰＩに対して切り捨て処理を行って、１６ビットの出力データＰＱを出力する。従って、後段の処理部５２０が、出力データＰＱの積分処理を行った場合に、切り捨て処理による誤差等が蓄積されてしまうことが防止され、積分結果値の精度を向上できるようになる。

また本実施形態では補正部１２０は、出力データＰＱの読み出し要求があった場合に、補正処理後のデータを出力データＰＱとして出力すると共に、検出データＰＩに対する出力データＰＱの誤差の積分処理を行い、積分処理の積分結果値を保持する。即ち、処理部５２０は、検出装置２０（ジャイロセンサー）の出力レートに同期して出力データＰＱを取り込むのではなく、検出装置２０に対して出力データＰＱの読み出し要求を行う。すると、検出装置２０のレジスター（例えば図７の１８２）に保持されていた出力データＰＱが処理部５２０に出力される。具体的には、処理部５２０が当該レジスターへのアクセスを行うと、例えばＳＰＩ（Serial Peripheral Interface）等のシリアルインターフェースを介して出力データＰＱが処理部５２０に取り込まれる。

このとき、補正部１２０は、検出データＰＩに対する出力データＰＱの誤差の積分処理を行い、積分処理により得られる積分結果値を保持する。ここで検出データＰＩに対する出力データＰＱの誤差は、例えば検出データＰＩと出力データＰＱの差分値である。積分結果値は、この誤差（差分値）を積分処理することで得られる値であり、積分値そのものでもよいし、積分値と等価な値（例えば積分値を定数倍した値）であってもよい。

そして補正部１２０は、保持された積分結果値（誤差の積分値）に基づいて、出力データＰＱの次の読み出し要求時における補正処理を行う。例えば第１の読み出し要求時において保持された積分結果値を用いて、次の第２の読み出し要求のための補正処理を行う。具体的には補正部１２０は、積分結果値との比較処理を行い、比較処理の結果値を検出データＰＩに対して加算処理する。例えば積分結果値が所与の値以上と判定された場合には、比較処理の結果値として第１の値（例えば「１」）を検出データＰＩに対して加算処理する。一方、積分結果値が所与の値よりも小さいと判定された場合には、比較処理の結果値として第２の値（例えば「０」）を検出データＰＩに対して加算処理する。即ち、積分結果値が所与の値以上か否かに応じて異なる値が検出データＰＩに加算処理される。加算処理は、加算そのものであってもよいし、加算と等価な処理であってもよい。

そして補正部１２０は、加算処理後の検出データの小数部の切り捨て処理を行って、出力データＰＱを出力する。即ち、切り捨て処理後のデータを出力データＰＱとして出力する。

このように本実施形態では、検出装置２０の出力レート（サンプリングレート）に同期して出力データＰＱが読み出されるのではなく、処理部５２０から読み出し要求が行われたことを条件に、検出装置２０から出力データＰＱが読み出される。従って、処理部５２０は、検出装置２０の出力レートに拘束されることなく、自由なタイミングで出力データＰＱを取り込むことが可能になる。この結果、処理部５２０の処理が出力データＰＱの取り込み処理に占有され、処理部５２０の処理効率が低下してしまうなどの事態を防止できる。

そして、読み出し要求により出力データＰＱが出力されると、そのときの検出データＰＩに対する出力データＰＱの誤差の積分処理が行われて、積分結果値がレジスター等に保持される。そして、保持された積分結果値に基づいて、次の読み出し要求時に出力される出力データＰＱについての補正処理が行われる。具体的には、積分結果値と所与の値との比較処理の結果値が検出データＰＩに加算処理されて、小数部の切り捨て処理が行われ、次の読み出し要求時の出力データＰＱとして出力される。これにより、処理部５２０が出力データＰＱの積分処理を行った場合に生じる積分誤差を最小限に抑えることが可能になる。

例えば、第１の読み出し要求により、第１の検出データＰＩ１に対応する第１の出力データＰＱ１が処理部５２０に取り込まれ、次の第２の読み出し要求により、第２の検出データＰＩ２に対応する第２の出力データＰＱ２が処理部５２０に取り込まれたとする。この場合に、第１の検出データＰＩ１に対する第１の出力データＰＱ１の誤差の積分処理が行われ、積分結果値が保持される。そして、保持された積分結果値に基づく補正処理が第２の検出データＰＩ２に対して行われて、次の第２の読み出し要求時には、当該補正処理が施された第２の出力データＰＱ２が出力される。即ち、第２の出力データＰＱ２には、前回（第１の読み出し要求時）までの誤差の積分結果値が反映されている。従って、処理部５２０が、第１、第２の出力データＰＱ１、ＰＱ２により積分処理を行った場合に、その積分処理の誤差が最小限に抑えられるようになる。

以上のように本実施形態によれば、処理部５２０は自由なタイミングで出力データＰＱを取り込むことができると共に、出力データＰＱを積分処理したときの誤差も最小限に抑えることができる。出力データＰＱがジャイロにおける角速度データである場合には、処理部５２０は、２４ビット（ｍビット）よりも低いビット数の１６ビット（ｎビット）の角速度データを、自由なタイミングで検出装置２０から取り込んで積分処理を行い、高い精度で角度データを求めることができる。なお、出力データＰＱは角速度データには限定されず、種々の物理量データを想定できる。例えば物理量トランスデューサー１２が加速度センサーである場合には、出力データＰＱとして加速度データが処理部５２０に取り込まれ、処理部５２０は、加速度データを積分処理することで、速度データ等を求めることができる。

２．電子機器、ジャイロセンサー
図３に本実施形態の検出装置２０を含むジャイロセンサー５１０（広義にはセンサー）と、ジャイロセンサー５１０を含む電子機器５００の構成例を示す。なお電子機器５００、ジャイロセンサー５１０は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。例えば以下では、物理量トランスデューサーが圧電型の振動子（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動子（振動ジャイロ）や、角速度情報と等価な物理量や角速度情報以外の物理量を検出するセンサー（加速度センサー）などの種々の物理量トランスデューサーに本発明は適用可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。

ジャイロセンサー５１０は振動子１０、検出装置２０を含む。図３の振動子１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動子であり、駆動用振動子１１、１２と、検出用振動子１６、１７を有する。駆動用振動子１１、１２には駆動端子２、４が設けられ、検出用振動子１６、１７には検出端子６、８が設けられている。

検出装置２０が含む駆動回路３０は、駆動信号（駆動電圧）を出力して振動子１０を駆動する。そして振動子１０からフィードバック信号を受け、これにより振動子１０を励振させる。検出回路６０は、駆動信号により駆動される振動子１０から検出信号（検出電流、電荷）を受け、検出信号から、振動子１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動子１１の駆動端子２に印加される。すると逆電圧効果によって駆動用振動子１１が振動を開始し、音叉振動により駆動用振動子１２も振動を開始する。この時、駆動用振動子１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動子１０を含む発振ループが形成される。

駆動用振動子１１、１２が振動すると、検出用振動子１６、１７が図３に示す方向で振動速度ｖで振動する。すると、検出用振動子１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動子１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動子１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動子の質量をｍとし、振動子の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

また検出装置２０の補正部１２０が角速度データに対して積分誤差低減のための補正処理を行い、処理部５２０は、この補正処理後の角速度データの積分処理を行うことで、角度データを求める。

なお図３では、振動子１０が音叉型である場合の例を示しているが、本実施形態の振動子１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動子１０の圧電材料は水晶以外であってもよい。

３．補正部
図４に補正部１２０の詳細な構成例を示す。なお補正部１２０は図４の構成には限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図４の補正部１２０は、検出データＰＩに対する出力データＰＱの誤差の積分処理を行い、積分処理の積分結果値に基づいて補正処理を行う。具体的には、積分結果値と所与の値との比較処理を行い、比較処理の結果値を検出データＰＩに対して加算処理し、加算処理後の検出データＰＩの小数部の切り捨て処理を行って、出力データＰＱを出力する。このような補正処理を行うために図４の補正部１２０は、減算器１２２、積分処理部１３０、比較部１５０、加算器１５２、切り捨て処理部１６０を含む。

減算器１２２は、検出データＰＩから出力データＰＱを減算する処理を行い、これにより、検出データＰＩに対する出力データＰＱの誤差を求める。例えば図４では、検出データＰＩは、下位の８ビットが固定小数部となる２４ビットのデータであり、出力データＰＱは１６ビットの整数のデータである。

減算器１２２の減算処理結果である誤差は、積分処理部１３０に入力される。積分処理部１３０は、加算器１３２とレジスター１３４により構成され、検出データＰＩに対する出力データＰＱの誤差の積分処理を行う。積分処理により得られた積分結果値はレジスター１３４に保持される。

積分処理部１３０の積分結果値は比較部１５０に入力される。比較部１５０は、積分結果値と所与の値（例えば０）との比較処理を行い、比較処理により得られた結果値を加算器１５２に出力する。例えば積分結果値が０以上（広義には所与の値以上）と判定された場合には、比較処理の結果値として例えば１（広義には第１の値）を出力する。一方、積分結果値が０よりも小さいと判定された場合には、比較処理の結果値として例えば０（広義には第２の値）を出力する。

そして加算器１５２は、比較処理の結果値を検出データＰＩに対して加算処理する。例えば積分結果値が０以上である場合には、検出データＰＩ（ＰＩの整数部）に対して１が加算される。積分結果値が０より小さい場合には、検出データＰＩに対して０が加算される。別の言い方をすれば検出データＰＩへの加算処理は行われない。

切り捨て処理部１６０は、加算器１５２による加算処理後の２４ビットの検出データＰＩの小数部（８ビット）の切り捨て処理を行う。これにより出力データＰＱとして１６ビットの整数のデータが出力されるようになる。

図４の構成の補正部１２０によれば、切り捨て処理により発生する誤差を積分処理（積算）してフィードバックすることで、出力データＰＱが１６ビットである場合にも、２４ビットの精度での誤差の積分処理が可能になる。従って、外部の処理部５２０が、この１６ビットの出力データＰＱを積分処理した場合に生じる積分誤差を低減することが可能になる。

図５は、図４の補正部１２０の伝達関数の説明図である。積分処理部１３０の伝達関数は｛Ｚ^−１／（１−Ｚ^−１）｝と表される。比較部１５０は量子化誤差Ｑ２を加える伝達関数としてモデル化できる。切り捨て処理部１６０は量子化誤差Ｑ１を加える伝達関数としてモデル化できる。従って、図５の伝達関数は下式（１）のように表すことができる。

ＰＱ＝ＰＩ＋（１−Ｚ^−１）（Ｑ１＋Ｑ２） （１）
上式（１）は１次のデルタシグマ変調の伝達関数に相当するものであり、量子化誤差（Ｑ１＋Ｑ２）を伝達特性（１−Ｚ^−１）により高周波帯域に押しやっている。そして２４ビットという高分解能で誤差の積分処理を行いながら、１６ビットという低分解能で出力データＰＱを出力できるようになる。従って、外部の処理部５２０が、低分解能の１６ビットの出力データＰＱ（角速度）の積分処理を行った場合に、その積分結果値（角度）の積分誤差については１６ビットよりも高分解能になるため、積分誤差を低減できるようになる。

図６は補正部１２０の動作説明図である。図６ではＡ１に示すような入力レートで検出データＰＩが補正部１２０に入力される。一方、外部の処理部５２０に対しては、Ａ２、Ａ３、Ａ４、Ａ５に示す読み出し要求ＲＤＲＥＱに基づいて、Ａ６、Ａ７、Ａ８、Ａ９に示すように出力データＰＱが出力される。即ち処理部５２０は、Ａ６、Ａ７、Ａ８、Ａ９のタイミングで出力データＰＱを取得できる。

例えばＡ２のタイミングで読み出し要求ＲＤＲＥＱが出されると、Ａ１０に示すようにその時の切り捨て処理部１６０の出力データＰＱが、Ａ６に示すように処理部５２０により取得される。

またＡ２のタイミングで読み出し要求ＲＤＲＥＱが出されると、減算器１２２は、Ｂ１に示すようにその時の検出データＰＩと出力データＰＱの差分値を誤差として求めて、積分処理部１３０（ノードＮ１）に出力する。すると積分処理部１３０は、誤差の積分処理を行い、得られた積分結果値（Ｎ２＋Ｎ１）を、Ｂ２に示すようにレジスター１３４に保持する。即ち、前回までの積分結果値である０．０に対して、減算器１２２からの誤差０．５を加算し、積分結果値である０．５をレジスター１３４に保持する。保持された積分結果値は比較部１５０（ノードＮ２）に出力される。

比較部１５０は積分結果値が０以上（所与の値以上）か否かを判断し、０以上であれば比較結果値として１を出力し、それ以外である場合には比較結果値として０を出力する。Ｂ２では積分結果値が０．５であり０以上であるため、Ｂ３に示すように比較部１５０は１を出力する。比較結果値が例えばＣ１に示すように負の値である場合には、Ｃ２に示すように比較結果値として０が出力される。比較部１５０の比較結果値は加算器１５２（ノードＮ３）に出力される。

加算器１５２は、検出データＰＩに対して、比較部１５０からの比較結果値を加算して、加算処理後の検出データＰＩを切り捨て処理部１６０（ノードＮ４）に出力する。Ｂ３では比較結果値は１であり、その時の検出データＰＩはＢ４に示すように０．８である。従って加算器１５２は、Ｂ５に示すようにＰＩ＋１＝０．８＋１＝１．８を切り捨て処理部１６０に出力する。

切り捨て処理部１６０は、加算処理後の検出データＰＩの小数部の切り捨て処理を行い、出力データＰＱとして出力する。Ｂ５では加算処理後の検出データＰＩは１．８であるため、小数部である０．８が切り捨てられ、Ｂ６に示すように出力データＰＱとして１が出力される。この出力データＰＱ＝１は、Ａ３に示す次の読み出し要求により、Ａ７に示すように処理部５２０に出力されて取得される。

以上のように本実施形態では、出力データＰＱの読み出し要求ＲＤＲＥＱがあった場合（Ａ２）に、補正処理後のデータが出力データＰＱとして出力される（Ａ６）。また検出データＰＩに対する出力データＰＱの誤差が求められ（Ｂ１）、誤差の積分処理が行われて、積分結果値が保持される（Ｂ２）。

そして、保持された積分結果値に基づいて、次の読み出し要求時（Ａ３）に出力される出力データＰＱ（Ｂ６）についての補正処理が行われる。具体的には、積分結果値（Ｂ２）と０（所与の値）との比較処理が行われ、比較処理の結果値（Ｂ３）が検出データＰＩ（Ｂ４）に対して加算される（Ｂ５）。そして加算処理後の検出データＰＩ（Ｂ５）の小数部の切り捨て処理が行われて（Ｂ６）、切り捨て処理後のデータが出力データＰＱとして出力される（Ａ７）。

４．第１、第２のモード
図７は、検出装置２０と処理部５２０のインターフェース部分についての説明図である。本実施形態では出力データＰＱの出力モードとして、第１のモードと第２のモードを用意している。そして第１のモードでは、補正処理後のデータＰＣを、出力データＰＱとして出力する。一方、第２のモードでは、補正処理が行われていない検出データＰＩを、出力データＰＱとして出力する。

例えば図７では補正部１２０の後段にセレクター１８０が設けられ、セレクター１８０は、モード選択信号ＭＯＤに基づいてデータの選択処理を行う。具体的には、モード選択信号ＭＯＤにより第１のモードが選択された場合には、補正部１２０による補正処理後のデータＰＣを選択して、出力データＰＱとして出力する。一方、モード選択信号ＭＯＤにより第２のモードが選択された場合には、補正部１２０による補正処理が行われていない検出データＰＩを選択して、出力データＰＱとして出力する。

この出力データＰＱは、セレクター１８０の後段のレジスター１８２に保持される。そして処理部５２０は、インターフェース部１８４を介してレジスター１８２にアクセスし、保持された出力データＰＱを読み出す。インターフェース部１８４としては、例えばＳＰＩなどのシリアルインターフェースを採用することができる。この場合に処理部５２０は、シリアル読み出し用のクロック信号に基づき出力データＰＱをシリアルデータとして読み出す。

例えば出力データＰＱがジャイロセンサーにおける角速度データであったとする。処理部５２０は、角速度データから角度データを求める処理を行う場合には、積分誤差低減用の補正処理が施された速度データを出力データＰＱとして取得することが望ましい。従って、この場合には、処理部５２０等の指示により出力モードが第１のモードに設定され、セレクター１８０は、補正処理後のデータＰＣを選択して出力データＰＱとして出力する。こうすることで、処理部５２０は、積分誤差低減用の補正処理が施された角速度データを取得し、角速度データの積分処理を行うことで、積分誤差が低減された高精度の角度データを得ることが可能になる。

一方、処理部５２０が、角速度データから角度データを求める処理を行わずに、角速度データだけを必要とする場合もある。このような場合に、積分誤差低減用の補正処理が行われた角速度データが処理部５２０に出力されてしまうと、角速度データに不要な補正処理が施されていることが原因で、角速度データを用いた処理や処理結果に性能の低下や不具合等が生じるおそれがある。従って、この場合には、処理部５２０等の指示により出力モードが第２のモードに設定され、セレクター１８０は、補正処理が行われていない検出データＰＩを選択して、出力データＰＱとして出力する。こうすることで、処理部５２０は、積分誤差低減用の補正処理が何ら施されていない角速度データを取得し、角速度データを用いた種々の処理を適正に実行できるようになる。即ち、不要な補正処理が施された角速度データを用いることによる性能の低下や不具合等の問題の発生を防止できる。

このように本実施形態では、出力モードとして第１、第２のモードを用意することで、検出装置２０の出力データを積分処理した場合に生じる積分誤差の低減と、不要な補正処理が施された出力データを用いることによる問題の発生の防止とを、両立して実現することが可能になる。

５．変形例
次に本実施形態の種々の変形例について説明する。図８（Ａ）は補正部１２０の第１の変形例を示す図である。

図８（Ａ）の積分処理部１３０では、図４の加算器１３２、レジスター１３４に加えて、加算器１３６、１３８、レジスター１４０が更に設けられている。レジスター１３４の出力は加算器１３６に入力され、加算器１３６は、レジスター１３４の出力と減算器１２２の出力とを加算する。加算器１３６の出力は加算器１３８に入力され、加算器１３８は、加算器１３６の出力とレジスター１４０の出力を加算する。加算器１３８の出力はレジスター１４０に保持され、保持された積分結果値が比較部１５０に出力される。

図８（Ｂ）は、図８（Ａ）の第１の変形例の補正部１２０の伝達関数の説明図である。図８（Ｂ）の積分処理部１３０は、｛Ｚ^−１／（１−Ｚ^−１）｝で表される積分器が直列に接続された伝達関数として表される。従って、図８（Ｂ）の伝達関数は下式（２）のように表すことができる。

ＰＱ＝ＰＩ＋（１−Ｚ^−１）^２（Ｑ１＋Ｑ２） （２）
上式（２）は２次のデルタシグマ変調の伝達関数に相当するものであり、量子化誤差（Ｑ１＋Ｑ２）を伝達特性（１−Ｚ^−１）^２により高周波帯域に押しやっている。

図８（Ａ）の構成は図４に比べて、量子化誤差を高周波帯域に押しやる度合いを大きくできるという利点がある。一方で、図８（Ａ）の構成は高調波成分が増加してしまうという問題点がある。例えば出力データＰＱに対して積分処理が行われる場合には、積分処理により当該高調波成分をある程度低減することが可能である。しかしながら、例えば角速度データなどの出力データＰＱを積分処理せずにそのまま使用する用途の場合には、このような高調波成分の増加は性能低下や不具合発生などの問題を招くおそれがあり、このような問題の回避を優先する場合には、図４の構成の方が望ましい。

図９は補正部１２０の第２の変形例を示す図である。図９では補正部１２０は、積分結果値に対して所与のゲインを乗算処理することで得られた値を、検出データＰＩに対して加算処理する。そして加算処理後の検出データＰＩの小数部の切り捨て処理を行って、出力データＰＱを出力している。

例えば検出データＰＩの入力レートをｆｓとし、出力データＰＱの出力レート（レジスターのアクセスレート）をＯＤＲとする。この場合に補正部１２０は、入力レートｆｓと出力レートＯＤＲとにより設定されるゲインＧを、積分結果値に対して乗算処理する。そして乗算処理により得られた値を、検出データＰＩに対して加算処理する。

具体的には積分処理部１３０は、加算器１３２、レジスター１３４、乗算器１４２を有する。加算器１３２とレジスター１３４により積分器が構成され、レジスター１３４は、入力レートｆｓで、加算器１３２が出力する積分結果値を取り込んで保持する。乗算器１４２は、レジスター１３４に保持された積分結果値にゲインＧを乗算する。ゲインＧは、検出データＰＩの入力レートｆｓと出力データＰＱの出力レートＯＤＲとにより設定されており、例えばＧ＝ＯＤＲ／ｆｓに設定される。

加算器１５２は、検出データＰＩに対して乗算器１４２の乗算処理により与えられた値を加算する処理を行う。切り捨て処理部１６０は、加算処理後の検出データＰＩの小数部の切り捨て処理を行い、１６ビットの整数のデータを出力する。

出力レートＯＤＲでレジスターアクセスがあると、そのアクセスタイミングにおける切り捨て処理部１６０の出力データが、セレクター１６２を介してレジスター１６４に保持される。そしてレジスター１６４に保持されたデータがセレクター１６２を介して出力データＰＱとして後段のレジスター等に出力される。

例えば入力レートがｆｓ＝２００ＫＨｚで、レジスターアクセスによる出力レートがＯＤＲ＝１００ＫＨｚであったとする。この場合には、１回のレジスターアクセスが行われるごとに、積分処理部１３０（加算器１３２とレジスター１３４により構成される積分器）は２回の積分処理を行う。例えば第１のレジスターアクセスと次の第２のレジスターアクセスの間の期間をＴＲＧ（＝１／ＯＤＲ＝１／１００ＫＨｚ）とし、第１の積分処理と次の第２の積分処理の間の期間をＴＩＴ（＝１／ｆｓ＝１／２００ＫＨｚ）とする。すると、ＴＩＴ＝ＴＲＧ／２となり、期間ＴＲＧの間に積分処理部１３０は２回の積分処理を行うことになる。

そこで、乗算器１４２のゲインを、Ｇ＝ＯＤＲ／ｆｓ＝１００ＫＨｚ／２００ＫＨｚ＝１／２に設定する。これにより、検出データＰＩと出力データＰＱの誤差の積分結果値を１／２倍した値が、検出データＰＩに加算されるようになる。こうすることで、入力レートｆｓと出力レートＯＤＲが異なる場合にも、適正な誤差の積分結果値を加算できるようになる。従って、後段の処理部５２０が、出力データＰＱの積分処理を行った場合に、適正に積分誤差が低減された積分結果値を得ることが可能になる。

６．検出装置
図１０に本実施形態の検出装置２０の詳細な構成例を示す。図１０の検出装置２０は、振動子１０（物理量トランスデューサー）を駆動する駆動回路３０と、振動子１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受け、所望信号を検出する検出処理を行う検出回路６０と、デジタル処理部１１０を含む。

駆動回路３０は、振動子１０からの信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０（ＡＧＣ：Automatic Gain Control）と、駆動信号ＤＱを振動子１０に出力する駆動信号出力回路５０と、同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図１０に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動子１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、キャパシター、抵抗素子、演算増幅器などにより実現できる。

ゲイン制御回路４０（ＡＧＣ）は、信号ＤＶを監視して、発振ループのゲインを制御する。具体的には発振ループのゲインを制御するための制御電圧ＤＳを駆動信号出力回路５０に出力する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動子１０（駆動用振動子）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動子１０からフィードバックされた信号ＤＩの振幅（振動子の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。また発振起動時には、高速な発振起動を可能にするために、発振ループのゲインは１よりも大きなゲインに設定される。このゲイン制御回路４０は、増幅回路３２からの交流の信号ＤＶを直流信号に変換するための全波整流回路や、全波整流回路からの直流信号の電圧と基準電圧との差分に応じた制御電圧ＤＳを出力する積分器などを含むことができる。

駆動信号出力回路５０は、増幅回路３２から信号ＤＶを受け、駆動信号ＤＱを振動子１０に出力する。具体的にはゲイン制御回路４０からの制御電圧ＤＳに応じた振幅の駆動信号ＤＱを出力する。例えば矩形波（或いは正弦波）の駆動信号を出力する。この駆動信号出力回路５０はコンパレーター等により実現できる。

同期信号出力回路５２は、増幅回路３２から信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

検出回路６０は、第１、第２のＱ／Ｖ変換回路６２、６４、第１、第２のゲイン調整アンプ７２、７４、スイッチングミキサー８０、第１、第２のフィルター９２、９４、Ａ／Ｄ変換回路１００を含む。なお、検出回路６０の構成は図１０に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動子１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動子１０で発生した電荷（電流）を電圧に変換する。これらのＱ／Ｖ変換回路６２、６４は帰還抵抗を有する連続型の電荷−電圧変換回路である。

ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２，６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、図示しない制御回路により設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。

スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。

フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、例えばパッシブ素子で構成されるパッシブフィルターである。即ち、フィルター９２、９４としては、演算増幅器を用いずに、抵抗素子やキャパシターなどのパッシブ素子で構成されるパッシブフィルターを採用できる。

Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。

Ａ／Ｄ変換回路１００としては、例えばデルタシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。デルタシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のデルタシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。また逐次比較型を採用する場合には、例えばＤＡＣの素子バラツキよるＳ／Ｎ比の劣化を抑制するＤＥＭ（Dynamic Element Matching）の機能などを有し、容量ＤＡＣ及び逐次比較制御ロジックにより構成されるＡ／Ｄ変換回路を用いることができる。

デジタル処理部１１０は、各種のデジタル信号処理を行う。例えばデジタル処理部１１０は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。

そして図１等で説明した本実施形態の補正部１２０は、図１０ではデジタル処理部１１０に設けられる。補正部１２０は、Ａ／Ｄ変換回路１００からの検出データＰＩに基づいて本実施形態で説明した補正処理を行い、出力データＰＱを出力する。

図１０の検出装置２０では、全差動スイッチングミキサー方式を採用している。即ち、振動子１０からの差動の検出信号ＩＱ１、ＩＱ２は、Ｑ／Ｖ変換回路６２、６４、ゲイン調整アンプ７２、７４により信号増幅やゲイン調整が行われて、差動の信号ＱＢ１、ＱＢ２としてスイッチングミキサー８０に入力される。そして、これらの差動の信号ＱＢ１、ＱＢ２に対して、スイッチングミキサー８０により、不要信号が高周波帯域に周波数変換される同期検波処理が行われる。そして、フィルター９２、９４により、高周波帯域に周波数変換された不要信号が除去されて、差動の信号ＱＤ１、ＱＤ２としてＡ／Ｄ変換回路１００に入力されて、差動のＡ／Ｄ変換が行われる。

このような全差動スイッチングミキサー方式によれば、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生した１／ｆノイズ等は、スイッチングミキサー８０での周波数変換とフィルター９２、９４によるローパスフィルター特性により除去される。そしてゲイン調整アンプ７２、７４とＡＤ変換回路１００の間には、ゲインは稼げないが１／ｆノイズが発生しないスイッチングミキサー８０や、低ノイズのパッシブ素子により構成されるフィルター９２、９４が設けられる構成となっている。従って、Ｑ／Ｖ変換回路６２、６４やゲイン調整アンプ７２、７４で発生したノイズが除去されると共に、スイッチングミキサー８０やフィルター９２、９４が発生するノイズも最小限に抑えられるため、低ノイズの状態の信号ＱＤ１、ＱＤ２をＡ／Ｄ変換回路１００に入力して、Ａ／Ｄ変換できるようになる。しかも、信号ＱＤ１、ＱＤ２を差動信号としてＡ／Ｄ変換できるため、シングルエンドの信号でＡ／Ｄ変換する場合に比べて、Ｓ／Ｎ比を更に向上できるようになる。

なお本実施形態の検出装置２０は図１０に示すような全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Ｑ／Ｖ変換回路と当該離散型Ｑ／Ｖ変換回路にダイレクトに接続されるＡ／Ｄ変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。

図１１に本実施形態の検出装置２０を含む移動体の例を示す。本実施形態の検出装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１１は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動子１０と検出装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量トランスデューサー、センサー、物理量等）と共に記載された用語（振動子、ジャイロセンサー、角速度等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、検出装置やセンサーや電子機器や移動体の構成、振動子の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０ 振動子、１２ 物理量トランスデューサー、２０ 検出装置、
３０ 駆動回路、３２ 増幅回路、４０ ゲイン制御回路、５０ 駆動信号出力回路、
５２ 同期信号出力回路、６０ 検出回路、６２、６４ Ｑ／Ｖ変換回路、
７２、７４ ゲイン調整アンプ、８０ スイッチングミキサー、９２、９４ フィルター、
１００ Ａ／Ｄ変換回路、１１０ デジタル処理部、１２０ 補正部、
１２２ 減算器、１３０ 積分処理部、１３２ 加算器、１３４ レジスター、
１３６、１３８ 加算器、１４０ レジスター、１４２ 乗算器、１５０ 比較部、
１５２ 加算器、１６０ 切り捨て処理部、１６２ セレクター、１６４ レジスター、
１８０ セレクター、１８２ レジスター、１８４ インターフェース部、
２０６ 自動車 ２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (12)

1. 物理量トランスデューサーからの信号に基づいて物理量の検出処理を行って、前記物理量の検出データを出力する検出回路と、
   前記検出データに対して補正処理を行って、前記補正処理後のデータを出力データとして出力する補正部と、
   を含み、
   前記補正部は、
   前記出力データを積分処理した場合に生じる積分誤差を低減する前記補正処理を、ｍビットの前記検出データに対して行って、ｎビット（ｎ、ｍはｎ＜ｍとなる自然数）の前記出力データを出力することを特徴とする検出装置。
2. 請求項１に記載の検出装置において、
   前記補正部は、
   前記出力データの読み出し要求があった場合に、前記補正処理後のデータを前記出力データとして出力すると共に、前記検出データに対する前記出力データの誤差の積分処理を行い、前記積分処理の積分結果値を保持することを特徴とする検出装置。
3. 請求項２に記載の検出装置において、
   前記補正部は、
   保持された前記積分結果値に基づいて、次の読み出し要求時に出力される前記出力データについての前記補正処理を行うことを特徴とする検出装置。
4. 請求項１に記載の検出装置において、
   前記補正部は、
   前記検出データに対する前記出力データの誤差の積分処理を行い、前記積分処理の積分結果値に基づいて前記補正処理を行うことを特徴とする検出装置。
5. 請求項３又は４に記載の検出装置において、
   前記補正部は、
   前記積分結果値と所与の値との比較処理を行い、比較処理の結果値を前記検出データに対して加算処理し、前記加算処理後の前記検出データの小数部の切り捨て処理を行って、前記出力データを出力することを特徴とする検出装置。
6. 請求項４に記載の検出装置において、
   前記補正部は、
   前記積分結果値に対して所与のゲインを乗算処理することで得られた値を、前記検出データに対して加算処理し、前記加算処理後の前記検出データの小数部の切り捨て処理を行って、前記出力データを出力することを特徴とする検出装置。
7. 請求項６に記載の検出装置において、
   前記補正部は、
   前記検出データの入力レートと前記出力データの出力レートとにより設定される前記ゲインを、前記積分結果値に対して乗算処理し、前記乗算処理により得られた値を、前記検出データに対して加算処理することを特徴とする検出装置。
8. 請求項１乃至７のいずれか一項に記載の検出装置において、
   第１のモードでは、前記補正処理後のデータを、前記出力データとして出力し、
   第２のモードでは、前記補正処理が行われていない前記検出データを、前記出力データとして出力することを特徴とする検出装置。
9. 請求項１乃至８のいずれか一項に記載の検出装置において、
   前記物理量トランスデューサーは振動子であり、
   前記検出データは、角速度データであることを特徴とする検出装置。
10. 請求項１乃至９のいずれか一項に記載の検出装置と、
    前記物理量トランスデューサーと、
    を含むことを特徴とするセンサー。
11. 請求項１乃至９のいずれか一項に記載の検出装置を含むことを特徴とする電子機器。
12. 請求項１乃至９のいずれか一項に記載の検出装置を含むことを特徴とする移動体。