JP2015095861A - 固体撮像装置、その駆動方法及び撮像システム - Google Patents

Abstract

【課題】オフセット電圧を低減することができる固体撮像装置を提供することを課題とする。
【解決手段】固体撮像装置は、画素の出力を増幅する第１のアンプ（ＡＶ）と、第１のアンプの入力端子に接続された第１の容量（ＣＶ）と、画素の出力電圧を第１のアンプの入力端子に出力するための第１のスイッチ（ＳＡ）と、第１のアンプの出力を増幅する第２のアンプ（ＡＲ）と、第１のアンプの出力端子及び第２のアンプの入力端子間に接続された第２の容量（ＣＲ）と、第２の容量に直列に接続された第２のスイッチ（ＳＣ）と、第１のアンプの出力端子に接続された第３のスイッチ（ＳＶ）と、第２のアンプの出力端子に接続された第４のスイッチ（ＳＲ）とを有する。
【選択図】図１

Description

本発明は、固体撮像装置、その駆動方法及び撮像システムに関する。

ＣＭＯＳセンサチップの読み出し回路の固定パターンノイズ低減の方法には、特許文献１のような方法がある。特許文献１では、映像電圧の読み出し回路のオフセット電圧と、リセット電圧の読み出し回路のオフセット電圧とを、それぞれオフセット電圧除去型のサンプルホールド回路で一旦保持し、後段の回路で差分処理を行っている。

米国特許第３７８８６０８号明細書

しかし、特許文献１に記載のオフセット電圧除去型のサンプルホールド回路のそれぞれは、オペアンプを含むため、少なくとも１／Ａのオフセット電圧が残る。ここで、Ａはサンプルホールド回路内のオペアンプのオープンループゲインである。しかも、映像電圧のサンプルホールド回路と、リセット電圧のサンプルホールド回路が、別々に設けられているため、差分処理により少なくとも√２／Ａのオフセット電圧が残る。

本発明の目的は、オフセット電圧を低減することができる固体撮像装置、その駆動方法及び撮像システムを提供することである。

本発明の固体撮像装置は、各々が光電変換により電圧を出力する複数の画素が配列された画素アレイと、前記画素の出力を増幅する第１のアンプと、前記第１のアンプの入力端子に接続された第１の容量と、前記画素の出力電圧を前記第１のアンプの入力端子に出力するための第１のスイッチと、前記第１のアンプの出力を増幅する第２のアンプと、前記第１のアンプの出力端子及び前記第２のアンプの入力端子間に接続された第２の容量と、前記第２の容量に直列に接続された第２のスイッチと、前記第１のアンプの出力端子に接続された第３のスイッチと、前記第２のアンプの出力端子に接続された第４のスイッチとを有し、前記第４のスイッチは、前記画素のリセット状態のリセット電圧を、前記第１のアンプ及び前記第２のアンプを介して出力し、前記第３のスイッチは、前記画素の非リセット状態の映像電圧を、前記第１のアンプを介して出力することを特徴とする。

本発明によれば、オフセット電圧を低減できる。

第１の実施形態による固体撮像装置の構成例を示す回路図である。 第１の実施形態による出力回路の構成例を示す回路図である。 第１の実施形態による駆動方法を示すタイミングチャートである。 第２の実施形態による駆動方法を示すタイミングチャートである。 第３の実施形態による固体撮像装置の構成例を示す回路図である。 第３の実施形態による駆動方法を示すタイミングチャートである。 撮像システムの構成例を示す図である。

（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示す回路図である。固体撮像装置は、例えばＣＭＯＳエリアセンサである。画素アレイ１は、２画素共有された複数の画素回路２を有する。列回路部５は、列信号線６、リセット電圧用水平信号線７、及び映像電圧用水平信号線８を有する。画素回路２は、フォトダイオードＤａ１，Ｄｂ１，Ｄａ２，Ｄｂ２、転送トランジスタＭａ１，Ｍｂ１，Ｍａ２，Ｍｂ２、リセットトランジスタＭ２１、増幅トランジスタＭ３１、及び選択トランジスタＭ４１を有する。２個のフォトダイオードＤａ１及びＤｂ１が１画素を構成し、２個のフォトダイオードＤａ２及びＤｂ２が他の１画素を構成する。複数の画素は、２次元行列状に配列され、各々が光電変換により電圧を出力する。図１では、説明の簡単のため、２行２列の画素を示すが、実際の画素数はそれより多い。各画素は、２個のフォトダイオードからの信号によって位相差検出による焦点検出（オートフォーカス）ができる。位相差焦点検出の駆動については、後述の第２の実施形態で説明する。

フォトダイオードＤａ１，Ｄｂ１，Ｄａ２，Ｄｂ２は、光電変換により電荷を生成する光電変換部である。第１行では、複数の転送トランジスタＭａ１，Ｍｂ１は、それぞれ、複数のフォトダイオードＤａ１，Ｄｂ１の電荷を同一の浮遊拡散容量部ＦＤに転送する。第２行では、複数の転送トランジスタＭａ２，Ｍｂ２は、それぞれ、複数のフォトダイオードＤａ２，Ｄｂ２の電荷を同一の浮遊拡散容量部ＦＤに転送する。リセットトランジスタＭ２１は、浮遊拡散容量部ＦＤの電荷をリセットする。増幅トランジスタＭ３１は、浮遊拡散容量部ＦＤの電圧を増幅する。選択トランジスタＭ４１は、増幅トランジスタＭ３１の出力電圧を選択的に出力する。

列回路部５は、列毎に、列電流源Ｉｂ、入力容量Ｃｉ、フィードバック容量Ｃｆ、スイッチＳＧ及びゲインアンプＧＡを有する。また、列回路部５は、列毎に、第１のリセット電圧保持容量ＣＲ、第１の映像電圧保持容量ＣＶ、第２のリセット電圧保持容量ＣＲ２、第２の映像電圧保持容量ＣＶ２、リセット電圧用アンプＡＲ及び映像電圧用アンプＡＶを有する。また、列回路部５は、リセット電圧出力回路ＢＲ、映像電圧出力回路ＢＶ、及びスイッチＳＡ，ＳＣ，ＳＢ，ＳＳ，ＳＶ，ＳＲ，ＳＲ２１，ＳＶ２１，ＳＲ２２，ＳＶ２２を有する。

ゲインアンプＧＡは、列信号線６を介して画素の出力端子に接続され、画素の出力電圧を増幅する。映像電圧用アンプＡＶは、第１のアンプであり、ゲインアンプＧＡの出力を増幅する。第１の映像電圧保持容量ＣＶは、第１の容量であり、映像電圧用アンプＡＶの入力端子に接続される。第１の映像電圧用スイッチＳＡは、第１のスイッチであり、ゲインアンプＧＡの出力電圧を映像電圧用アンプＡＶの正入力端子に出力するためのスイッチである。映像電圧用アンプＡＶの出力端子は、映像電圧用アンプＡＶの負入力端子に接続される。

リセット電圧用アンプＡＲは、第２のアンプであり、映像電圧用アンプＡＶの出力を増幅する。第１のリセット電圧保持容量ＣＲは、第２の容量であり、映像電圧用アンプＡＶの出力端子及びリセット電圧用アンプＡＲの負入力端子間に接続される。第１のリセット電圧用スイッチＳＣは、第２のスイッチであり、第１のリセット電圧保持容量ＣＲに直列に接続される。

第２の映像電圧用スイッチＳＶは、第３のスイッチであり、映像電圧用アンプＡＶの出力端子に接続される。第２の映像電圧保持容量ＣＶ２は、第３の容量であり、第２の映像電圧用スイッチＳＶを介して映像電圧用アンプＡＶの出力端子に接続される。第２のリセット電圧用スイッチＳＲは、第４のスイッチであり、リセット電圧用アンプＡＲの出力端子に接続される。第２のリセット電圧保持容量ＣＲ２は、第４の容量であり、第２のリセット電圧用スイッチＳＲを介してリセット電圧用アンプＡＲの出力端子に接続される。第２のリセット電圧用スイッチＳＲは、画素のリセット状態のリセット電圧を、映像電圧用アンプＡＶ及びリセット電圧用アンプＡＲを介して出力する。第２の映像電圧用スイッチＳＶは、画素の非リセット状態の映像電圧を、映像電圧用アンプＡＶを介して出力する。

図２は、図１のリセット電圧出力回路ＢＲの構成例を示す回路図である。１１は１段目ソースフォロアＭＯＳトランジスタであり、１２は２段目ソースフォロアＭＯＳトランジスタである。１３，１４はソースフォロアの負荷電流源であり、１５は出力パッドである。リセット電圧出力回路ＢＲは、１段目ソースフォロアＭＯＳトランジスタ１１と２段目ソースフォロアＭＯＳトランジスタ１２からなる２段のソースフォロア構成である。１段目ソースフォロアＭＯＳトランジスタ１１のソース出力は、２段目ソースフォロアＭＯＳトランジスタ１２のゲート入力に接続されている。１段目ソースフォロアＭＯＳトランジスタ１１と２段目ソースフォロアＭＯＳトランジスタ１２のそれぞれのソース出力には、負荷電流源１３及び１４が接続されている。また、２段目ソースフォロアＭＯＳトランジスタ１２のソース出力は出力パッド１５に接続されている。出力パッド１５は、チップ外配線を介し、次段のＡＦＥ（Analog Front End）チップなどに接続される。映像電圧用出力回路ＢＶも、図２で示したリセット電圧用出力回路ＢＲと同じ回路構成である。

図３は、図１の固体撮像装置の駆動方法を示すタイミングチャートである。第１の実施形態は、固体撮像装置内で焦点検出信号を検出しない駆動である。まず、時刻ｔ０では、信号φＳＥＬ１がハイレベルとなり、画素回路２のｎＭＯＳ選択トランジスタＭ４１がオンし、画素アレイ１の１行目が選択される。同時に、信号φＳＧがハイレベルとなり、スイッチＳＧがオンし、ゲインアンプＧＡは電圧Ｖｒｅｆに対するボルテージフォロア状態のリセットモードになる。同時に、信号φＳＡがハイレベルになり、スイッチＳＡがオンし、ボルテージフォロア状態になったゲインアンプＧＡから電圧Ｖｒｅｆが第１の映像電圧保持容量ＣＶに書き込まれる。また同時に、信号φＳＣがハイレベルになり、スイッチＳＣがオンし、ボルテージフォロア状態の映像電圧用アンプＡＶにより電圧Ｖｒｅｆが第１のリセット電圧保持容量ＣＲに書き込まれる。また同時に、信号φＳＢがローレベルとなり、信号φＳＳがハイレベルとなることで、スイッチＳＢがオフし、スイッチＳＳがオンし、リセット電圧用アンプＡＲがサンプリングモードとなり、第１のリセット電圧保持容量ＣＲに信号が書き込める状態になる。信号φＲＥＳ１がハイレベルであり、ｎＭＯＳリセットトランジスタＭ２１がオンし、浮遊拡散容量部ＦＤが電源電圧にリセットされる。画素は、リセット状態のリセット電圧を出力する。

時刻ｔ１では、信号φＲＥＳ１がローレベルになり、画素回路２のｎＭＯＳリセットトランジスタＭ２１がオフする。すると、転送トランジスタＭａ１，Ｍｂ１，Ｍａ２，Ｍｂ２のドレイン、リセットトランジスタＭ２１のソース、及び増幅トランジスタ３１のゲートに接続された浮遊拡散容量部ＦＤが浮遊状態になる。同時刻に、信号φＳＣがローレベルとなり、スイッチＳＣがオフとなり、第１のリセット電圧保持容量ＣＲへの電圧Ｖｒｅｆの書き込みが終了する。

時刻ｔ２では、信号φＳＧがローレベルになり、スイッチＳＧがオフし、ゲインアンプＧＡは、入力容量Ｃｉとフィードバック容量ＣｆによるゲインがＣｉ／Ｃｆとなるゲインモードになり、列信号線６の電圧を増幅する。時刻ｔ３では、信号φＳＣがハイレベルとなり、スイッチＳＣがオンになる。これにより、リセット時の画素アレイ１の浮遊拡散容量部ＦＤの電圧は、列電流源Ｉｂを負荷とした増幅トランジスタＭ３１と、ゲインモードのゲインアンプＧＡと、映像電圧用アンプＡＶを介して、第１のリセット電圧保持容量ＣＲに書き込まれ始める。ここでいうリセットとは、フォトダイオードＤａ１〜Ｄｂ２の電荷が浮遊拡散容量部ＦＤに転送される前の状態である。時刻ｔ４では、信号φＳＣがローレベルとなり、スイッチＳＣがオフとなり、浮遊拡散容量部ＦＤのリセット信号の第１のリセット電圧保持容量ＣＲへの書き込みが終わる。

時刻ｔ５では、信号φＳＢがハイレベルになり、信号φＳＳがローレベルとなり、スイッチＳＢがオンになり、スイッチＳＳがオフになる。これにより、リセット電圧用アンプＡＲが第１のリセット電圧保持容量ＣＲの信号読み出しモードになる。時刻ｔ６では、信号φＴＸａ１及びφＴＸｂ１がハイレベルとなり、転送トランジスタＭａ１及びＭｂ１が同時にオンする。フォトダイオードＤａ１及びＤｂ１は照射光を電子に変換して蓄積しており、フォトダイオードＤａ１及びＤｂ１に蓄積された電子は浮遊拡散容量部ＦＤに転送される。第１の実施形態では、固体撮像装置内で焦点検出信号を検出しないため、フォトダイオードＤａ１及びＤｂ１の電子は同時に浮遊拡散容量部ＦＤに転送される。すると、浮遊拡散容量部ＦＤの電圧が光強度に応じて下がり、その下がった電圧分が、増幅トランジスタＭ３１と、ゲインモードのゲインアンプＧＡを介して、第１の映像電圧用容量ＣＶに書き込まれる。画素は、非リセット状態の映像電圧を出力する。時刻ｔ７では、信号φＴＸａ１及びφＴＸｂ１がローレベルとなり、転送トランジスタＭａ１及びＭｂ１が同時にオフし、フォトダイオードＤａ１及びＤｂ１に蓄積された電子の浮遊拡散容量部ＦＤへの転送が終了する。

時刻ｔ８では、信号φＳＡがローレベルとなり、スイッチＳＡがオフとなり、第１の映像電圧保持容量ＣＶへの映像電圧の書き込みが終了する。時刻ｔ９では、信号φＲＥＳ１がハイレベルとなり、リセットトランジスタＭ２１がオンとなり、浮遊拡散容量部ＦＤが電源電圧にリセットされる。同時に、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＶがオンとなる。すると、第１のリセット電圧保持容量ＣＲのリセット電圧と第１の映像電圧保持容量ＣＶの映像電圧が、それぞれ、リセット電圧用アンプＡＲと映像電圧用アンプＡＶを介して第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２に書き込まれ始める。すなわち、リセット電圧用アンプＡＲの出力端子が第１のリセット電圧保持容量ＣＲを介してリセット電圧用アンプＡＲの負入力端子に接続された状態で、第２のリセット電圧用スイッチＳＲ及び第２の映像電圧用スイッチＳＶがオンする。これにより、第２のリセット電圧用スイッチＳＲはリセット電圧を出力し、第２の映像電圧用スイッチＳＶは映像電圧を出力する。時刻ｔ１０では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフとなり、第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２へのリセット電圧と映像電圧の書き込みが終了する。

時刻ｔ１１では、時刻ｔ０から時刻ｔ１１までの１水平走査期間が終わり、次行の１水平走査期間が始まる。時刻ｔ１１では、時刻ｔ０と同様の動作を行う。時刻ｔ１２では、時刻ｔ１と同様の動作を行う。また、時刻ｔ１２では、信号φＳＲ２１及びφＳＶ２１がハイレベルになり、スイッチＳＲ２１及びＳＶ２１がオンする。これにより、第１行第１列の画素のリセット電圧と映像電圧が、第２のリセット電圧保持容量ＣＲ２及び第２の映像電圧保持容量ＣＶ２からそれぞれリセット電圧用水平信号線７及び映像電圧用水平信号線８に出力される。リセット電圧出力回路ＢＲ及び映像電圧用出力回路ＢＶは、リセット電圧用水平信号線７のリセット電圧及び映像電圧用水平信号線８の映像電圧をチップ外に出力する。チップ外の映像信号処理部８３０（図７）は、映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行った映像電圧を生成する。

時刻ｔ１３では、時刻ｔ２と同様の動作を行う。また、時刻ｔ１３では、信号φＳＲ２２及びφＳＶ２２がハイレベルとなり、スイッチＳＲ２２及びＳＶ２２がオンとなる。これにより、第１行第２列の画素のリセット電圧と映像電圧が、第２のリセット電圧保持容量ＣＲ２及び第２の映像電圧保持容量ＣＶ２からそれぞれリセット電圧用水平信号線７及び映像電圧用水平信号線８に出力される。リセット電圧用出力回路ＢＲ及び映像電圧用出力回路ＢＶは、リセット電圧用水平信号線７のリセット電圧及び映像電圧用水平信号線８の映像電圧をチップ外に出力する。チップ外の映像信号処理部８３０（図７）は、映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行った映像電圧を生成する。時刻ｔ１４では、時刻ｔ３と同様の動作を行う。

本実施形態は、図１に示すように、１画素が２個のフォトダイオードＤａ１及びＤｂ２を有する。２個の転送トランジスタＭａ１及びＭｂ１を同時にオンし、２個のフォトダイオードＤａ１及びＤｂ２の電荷を、浮遊拡散容量ＦＤに転送して加算しており、固体撮像装置内で焦点検出用位相差を検出する駆動をしていない。よって、本実施形態は、フォトダイオードが１画素に１個設けられ、転送トランジスタが１画素に１個設けられる例にも適用できる。

映像電圧用アンプＡＶが持つオフセット電圧をＯＦＡＶとし、リセット電圧用アンプＡＲが持つオフセットをＯＦＡＲとしたとき、チップ外に出力されるリセット電圧が持つオフセット電圧は、ＯＦＡＶ＋ＯＦＡＲとなる。また、チップ外に出力される映像電圧が持つオフセット電圧は、ＯＦＡＶとなる。よって、チップ外に出力される映像電圧−リセット電圧は、−ＯＦＡＲ（＝ＯＦＡＶ−（ＯＦＡＶ＋ＯＦＡＲ））となる。ここで、オフセット電圧除去型のリセット電圧用アンプＡＲを使っているので、オフセットＯＦＡＲは１／Ａ程度と小さくなる。

一方、特許文献１では、オフセット電圧除去型の映像電圧用アンプＡＶの出力から、オフセット電圧除去型のリセット電圧用アンプＡＲの出力を差し引く。映像電圧用アンプＡＶ及びリセット電圧用アンプＡＲは、少なくとも１／Ａのオフセット電圧を持っており、それぞれの出力を差し引いたときのオフセット電圧は√２／Ａとなる。

ＣＭＯＳエリアセンサチップでは、読み出し回路に使うサンプルホールド回路は、画素列ごとにあるため、１個のサンプルホールド回路は、チップレイアウトの上で大きな面積を占められない。よって、オペアンプのオープンループゲインＡは、４０ｄＢ程度の大きさしかとれないことが多い。そのため、特許文献１の√２／Ａのオフセット電圧は無視できない。

ここで、本実施形態によれば、オフセット電圧を１／Ａにすることができる。本実施形態では、ボルテージフォロア状態の映像電圧用アンプＡＶを介して、第１のリセット電圧保持容量ＣＲにリセット電圧を書き込むため、映像電圧−リセット電圧の信号のオフセット電圧を１／Ａに抑えることができる。これにより、画像の固定パターンノイズを低減し、画質を向上させることができる。

（第２の実施形態）
図４は、本発明の第２の実施形態による固体撮像装置の駆動方法を示すタイミングチャートである。第２の実施形態は、固体撮像装置内で位相差焦点検出信号を検出する例である。第２の実施形態の固体撮像装置の構成は、第１の実施形態で説明した図１と同じである。ただし、第２の実施形態では、同一の画素回路２に含まれる複数のフォトダイオードに対して、１個のマイクロレンズが設けられる。同一の画素回路２内（画素内）の複数のフォトダイオードＤａ１，Ｄｂ１，Ｄａ２，Ｄｂ２は、同一のマイクロレンズを介して受光する。

まず、時刻ｔ０から時刻ｔ５までは、図３を使って説明した第１の実施形態と同じ動作を行う。時刻ｔ６では、信号φＴＸａ１がハイレベルとなり、転送トランジスタＭａ１がオンとなり、フォトダイオードＤａ１に蓄積されたＡ像の映像電圧となる電子が浮遊拡散容量部ＦＤに転送され始める。ここで、Ａ像とはフォトダイオードＤａ１の信号である。時刻ｔ７では、信号φＴＸａ１がローレベルとなり、転送トランジスタＭａ１がオフとなり、フォトダイオードＤａ１から浮遊拡散容量部ＦＤへの転送が終了する。第１の映像電圧保持容量ＣＶには、Ａ像の映像電圧が書き込まれる。時刻ｔ８では、信号φＳＡがローレベルになり、スイッチＳＡがオフになり、第１の映像電圧保持容量ＣＶへのＡ像の映像電圧の書き込みが終了する。

時刻ｔ９では、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＶがオンとなる。すると、第１のリセット電圧保持容量ＣＲのリセット電圧と第１の映像電圧保持容量ＣＶのＡ像の映像電圧が、リセット電圧用アンプＡＲと映像電圧用アンプＡＶを介して第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２に書き込まれ始める。時刻ｔ１０では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフとなり、第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２への書き込みが終わる。

時刻ｔ１１では、信号φＴＸａ１及びφＴＸｂ１がハイレベルとなり、転送トランジスタＭａ１及びＭｂ１がオンとなり、フォトダイオードＤａ１及びフォトダイオードＤｂ１に蓄積された電子が浮遊拡散容量部ＦＤに転送され始める。ここで、信号φＴＸａ１もハイレベルとするのは、時刻ｔ７〜ｔ１１の信号φＴＸａ１のローレベルのわずかな時間に蓄積されたフォトダイオードＤａ１の電子をも転送するためである。浮遊拡散容量部ＦＤでは、時刻ｔ６で主に転送されたフォトダイオードＤａ１のＡ像の電子とフォトダイオードＤｂ１のＢ像の電子が加算される。

時刻ｔ１１では、同時に、信号φＳＡがハイレベルとなり、スイッチＳＡがオンとなる。すると、ゲインアンプＧＡから第１の映像電圧保持容量ＣＶへ、浮遊拡散容量部ＦＤでフォトダイオードＤａ１の電子とフォトダイオードＤｂ１の電子が加算されたＡ像＋Ｂ像の映像電圧が書き込まれ始める。ここで、Ａ像とはフォトダイオードＤａ１の信号であり、Ｂ像とはフォトダイオードＤｂ１の信号である。

時刻ｔ１２では、信号φＴＸａ１及びφＴＸｂ１がローレベルとなり、転送トランジスタＭａ１及びＭｂ１がオフとなり、フォトダイオードＤａ１及びフォトダイオードＤｂ１に蓄積された電子の浮遊拡散容量部ＦＤへの転送が終了する。また、同時に、信号φＳＲ２１及びφＳＶ２１がハイレベルとなり、スイッチＳＲ２１及びＳＶ２１がオンとなる。これにより、リセット電圧用出力回路ＢＲ及び映像電圧用出力回路ＢＶは、チップ外へ第１行第１列の画素のリセット電圧（焦点検出信号）とＡ像の映像電圧（焦点検出信号）を出力する。チップ外の映像信号処理部８３０（図７）は、Ａ像の映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行ったＡ像の映像電圧を生成する。

時刻ｔ１３では、信号φＳＲ２２及びφＳＶ２２がハイレベルとなり、スイッチＳＲ２２及びＳＶ２２がオンとなる。これにより、リセット電圧用出力回路ＢＲ及び映像電圧用出力回路ＢＶは、チップ外へ第１行第２列の画素のリセット電圧（焦点検出信号）とＡ像の映像電圧（焦点検出信号）を出力する。チップ外の映像信号処理部８３０（図７）は、Ａ像の映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行ったＡ像の映像電圧を生成する。

時刻ｔ１４では、信号φＳＡがローレベルとなり、スイッチＳＡがオフとなり、第１の映像電圧保持容量ＣＶへのＡ像＋Ｂ像の映像電圧の書き込みが終了する。時刻ｔ１５では、信号φＲＥＳ１がハイレベルとなり、リセットトランジスタＭ２１がオンし、浮遊拡散容量部ＦＤにリセット電圧が書き込まれる。同時に、信号φＳＲ及びφＳＶがハイレベルとなり、スイッチＳＲ及びＳＶがオンとなる。すると、第１のリセット電圧保持容量ＣＲのリセット電圧と第１の映像電圧保持容量ＣＶのＡ＋Ｂ像の映像電圧は、リセット電圧用アンプＡＲと映像電圧用アンプＡＶを介して第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２に書き込まれ始める。時刻ｔ１６では、信号φＳＲ及びφＳＶがローレベルとなり、スイッチＳＲ及びＳＶがオフとなり、第２のリセット電圧保持容量ＣＲ２と第２の映像電圧保持容量ＣＶ２への書き込みが終わる。

時刻ｔ１７では、時刻ｔ０〜ｔ１７の１水平走査期間が終わり、画素アレイ１の２行目の走査に移る。時刻ｔ１８では、時刻ｔ１と同じ動作を行い、さらに、信号φＳＲ２１及びφＳＶ２１がハイレベルとなり、スイッチＳＲ２１及びＳＶ２１がオンとなる。すると、リセット電圧用出力回路ＢＲ及び映像電圧用出力回路ＢＶは、チップ外へ第１行第１列の画素のリセット電圧（焦点検出信号）とＡ像＋Ｂ像の映像電圧（焦点検出信号）を出力する。チップ外の映像信号処理部８３０（図７）は、Ａ像＋Ｂ像の映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行ったＡ像＋Ｂ像の映像電圧を生成する。

時刻ｔ１９では、時刻ｔ２と同じ動作を行い、さらに、信号φＳＲ２２及びφＳＶ２２がハイレベルとなり、スイッチＳＲ２２及びＳＶ２２がオンとなる。すると、リセット電圧用出力回路ＢＲ及び映像電圧用出力回路ＢＶは、チップ外へ第１行第２列の画素のリセット電圧（焦点検出信号）とＡ像＋Ｂ像の映像電圧（焦点検出信号）を出力する。チップ外の映像信号処理部８３０（図７）は、Ａ像＋Ｂ像の映像電圧とリセット電圧の差分信号を生成し、相関２重サンプリングを行ったＡ像＋Ｂ像の映像電圧を生成する。

第２の実施形態によれば、第１の実施形態と同様に、ボルテージフォロア状態の映像電圧用アンプＡＶを介して、第１のリセット電圧保持容量ＣＲにリセット電圧を書き込む。そのため、Ａ像の映像電圧とリセット電圧との差分信号のオフセット電圧を１／Ａに抑えることができる。また、本実施形態は、Ａ像＋Ｂ像の映像電圧とリセット電圧との差分信号のオフセット電圧を１／Ａに抑えることができる。これにより、画像の固定パターンノイズを低減し、画質を向上させることができる。

（第３の実施形態）
図５は、本発明の第３の実施形態による固体撮像装置の構成例を示す回路図である。固体撮像装置は、ＣＭＯＳエリアセンサである。以下、本実施形態（図５）が第１の実施形態（図１）と異なる点を説明する。画素回路３は、図１の画素回路３の代わりに、１画素毎に設けられる。第１行の画素回路３は、フォトダイオードＤ１、リセットトランジスタＭ２１、増幅トランジスタＭ３１及び選択トランジスタＭ４１を有する。第２行の画素回路３は、フォトダイオードＤ２、リセットトランジスタＭ２２、増幅トランジスタＭ３２及び選択トランジスタＭ４２を有する。フォトダイオードＤ１及びＤ２は、光を電荷（電子）に変換する。

図１の入力容量Ｃｉ、ゲインアンプＧＡ、フィードバック容量Ｃｆ、スイッチＳＧは削除され、列信号線６は、直接、スイッチＳＡに接続される。第１のリセット電圧保持容量ＣＲは、第２の容量であり、図１の第１の映像電圧保持容量ＣＶの代わりに、スイッチＳＡに接続される。リセット電圧用アンプＡＲは、第２のアンプであり、図１の映像電圧用アンプＡＶの代わりに、スイッチＳＡに接続される。第１列では、スイッチＳＲ１は、リセット電圧用アンプＡＲの出力端子及びリセット電圧用水平信号線７間に接続される。第２列では、スイッチＳＲ２は、リセット電圧用アンプＡＲの出力端子及びリセット電圧用水平信号線７間に接続される。

第１の映像電圧保持容量ＣＶ１は、第１の容量であり、図１の第１のリセット電圧保持容量ＣＲの代わりに、スイッチＳＢ及びＳＳに接続される。映像電圧用アンプＡＶは、第１のアンプであり、図１のリセット電圧用アンプＡＲの代わりに、スイッチＳＳに接続される。第１列では、スイッチＳＶ１は、映像電圧用アンプＡＶの出力端子及び映像電圧用水平信号線８間に接続される。第２列では、スイッチＳＶ２は、映像電圧用アンプＡＶの出力端子及び映像電圧用水平信号線８間に接続される。出力回路ＭＡは、図１の出力回路ＢＲ及びＢＶの代わりに設けられ、完全差動型アンプを含む差分処理部である。他の符号は、図１と同じである。

本実施形態は、第１の実施形態と異なり、画素回路３に転送トランジスタが無く、完全転送しないタイプの画素である。また、リセット電圧より先に映像電圧を読み出すため、リセット電圧用アンプＡＲではなく、映像電圧用アンプＡＶをオフセット電圧除去型にする。

画素アレイ１は、２次元行列状に配列された複数の画素を有する。画素は、画素回路３により構成され、光電変換により電圧を出力する。リセット電圧用アンプＡＲは、画素の出力を増幅する。第１のリセット電圧保持容量ＣＲは、リセット電圧用アンプＡＲの正入力端子に接続される。第１のリセット電圧用スイッチＳＡは、第２のスイッチであり、画素の出力電圧をリセット電圧用アンプＡＲの正入力端子に出力するためのスイッチである。リセット電圧用アンプＡＲの出力端子は、リセット電圧用アンプＡＲの負入力端子に接続される。リセット電圧用アンプＡＲは、ボルテージフォロアである。

映像電圧用アンプＡＶは、リセット電圧用アンプＡＲの出力を増幅する。第１の映像電圧保持容量ＣＶ１は、リセット電圧用アンプＡＲの出力端子及び映像電圧用アンプの負入力端子間に接続される。第１の映像電圧用スイッチＳＣは、第１のスイッチであり、第１の映像電圧保持容量ＣＶ１に直列に接続される。

第２のリセット電圧用スイッチＳＲ１は、第４のスイッチであり、リセット電圧用アンプＡＲの出力端子に接続される。第２の映像電圧用スイッチＳＶ１は、第３のスイッチであり、映像電圧用アンプＡＶの出力端子に接続される。第２の映像電圧用スイッチＳＶ１は、画素の非リセット状態の映像電圧を、リセット電圧用アンプＡＲ及び映像電圧用アンプＡＶを介して出力する。第２のリセット電圧用スイッチＳＲ１は、画素のリセット状態のリセット電圧を、リセット電圧用アンプＡＲを介して出力する。

図６は、図５の固体撮像装置の駆動方法を示すタイミングチャートである。時刻ｔ０では、信号φＳＥＬ１がハイレベルとなり、選択トランジスタＭ４１がオンとなり、画素アレイ１の１行目が選択される。同時に、信号φＳＣがハイレベルとなり、スイッチＳＣがオンとなり、フォトダイオードＤ１に蓄積された電子による映像電圧を第１の映像電圧保持容量ＣＶ１に書き込み始める。このとき、信号φＳＳがハイレベルであり、スイッチＳＳがオンとなり、信号φＳＢがローレベルであり、スイッチＳＢがオフとなっており、映像電圧用アンプＡＶと第１の映像電圧保持容量ＣＶ１は映像電圧が書き込めるサンプリング状態になっている。時刻ｔ１では、信号φＳＣがローレベルであり、スイッチＳＣがオフとなり、映像電圧の第１の映像電圧保持容量ＣＶ１への書き込みが終了する。

時刻ｔ２では、信号φＲＥＳ１がハイレベルであり、リセットトランジスタＭ２１がオンとなり、フォトダイオードＤ１にリセット電圧が書き込まれる。時刻ｔ３では、信号φＳＳがローレベルであり、スイッチＳＳがオフとなり、信号φＳＢがハイレベルであり、スイッチＳＢがオンとなる。その結果、映像電圧保持アンプＡＶと第１の映像電圧保持容量ＣＶ１は、映像電圧を後段に書き込める状態になる。

時刻ｔ４では、信号φＳＡがローレベルであり、スイッチＳＡがオフとなり、リセット電圧の第１のリセット電圧保持容量ＣＲへの書き込みが終了する。時刻ｔ５では、信号φＳＶ１及びφＳＲ１がハイレベルであり、スイッチＳＶ１及びＳＲ１がオンする。すなわち、映像電圧用アンプＡＶの出力端子が第１の映像電圧保持容量ＣＶ１を介して映像電圧用アンプＡＶの負入力端子に接続された状態で、第２の映像電圧用スイッチＳＶ１及び第２のリセット電圧用スイッチＳＲ１がオンする。これにより、第２の映像電圧用スイッチＳＶ１は映像電圧を出力し、第２のリセット電圧用スイッチＳＲ１はリセット電圧を出力する。すると、第１行第１列の画素の映像電圧とリセット電圧は、それぞれ、映像電圧用水平信号線８とリセット電圧用水平信号線７に書き込まれる。その結果、出力回路ＭＡは、水平信号線８の映像電圧と水平信号線７のリセット電圧の差分処理（相関２重サンプリング）を行い、信号をチップ外に出力する。ここで、映像電圧にはＯＦＡＶ＋ＯＦＡＲのオフセット電圧が重畳され、リセット電圧にＯＦＡＲのオフセット電圧が重畳されている。このため、映像電圧とリセット電圧との差分信号のオフセット電圧は、ＯＦＡＶ（＝ＯＦＡＶ＋ＯＦＡＲ−ＯＦＡＲ）である。また、オフセット電圧除去型の映像電圧用アンプＡＶを使っているので、オフセットＯＦＡＶは１／Ａ程度と小さくなる。

時刻ｔ６では、信号φＳＶ２及びφＳＲ２がハイレベルであり、スイッチＳＶ２及びＳＲ２がオンする。すると、第１行第２列の画素の映像電圧とリセット電圧は、それぞれ、映像電圧用水平信号線８とリセット電圧用水平信号線７に書き込まれる。その結果、出力回路ＭＡは、映像電圧とリセット電圧の差分処理（相関２重サンプリング）を行い、信号をチップ外に出力する。上記と同様に、映像電圧とリセット電圧との差分信号のオフセット電圧は、ＯＦＡＶ（＝ＯＦＡＶ＋ＯＦＡＲ−ＯＦＡＲ）である。

時刻ｔ７では、時刻ｔ１〜ｔ７の１水平走査期間が終わり、画素アレイ１の１行目の走査が終わる。時刻ｔ７〜ｔ８は、画素アレイ１の２行目の１水平走査期間となり、上記の画素アレイ１の１行目の読み出しと同様に、２行目の読み出しを行う。具体的には、１行目の信号φＳＥＬ１及びφＲＥＳ１の代わりに、２行目の信号φＳＥＬ２及びφＲＥＳ２を用いる。これにより、第２行第１列の画素の映像電圧とリセット電圧との差分信号が出力され、第２行第２列の画素の映像電圧とリセット電圧との差分信号が出力される。

第３の実施形態によれば、オフセット電圧除去型の映像電圧用アンプＡＶを使っているので、オフセット電圧ＯＦＡＶは１／Ａ程度と小さくなる。これにより、画像の固定パターンノイズを低減し、画質を向上させることができる。

なお、図５の固体撮像装置では、画素回路３の代わりに、図１の画素回路２を設けてもよい。また、図５の固体撮像装置では、図１のスイッチＳＲ，ＳＶ、容量ＣＲ２，ＣＶ２、スイッチＳＲ２１，ＳＶ２１，ＳＲ２２，ＳＶ２２、出力回路ＢＲ，ＢＶを設けてもよい。

（第４の実施形態）
図７は、本発明の第４の実施形態による撮像システムの構成例を示す図である。撮像システム８００は、例えば、光学部８１０、固体撮像装置１００、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び再生・表示部８７０を有する。固体撮像装置１００は、先の実施形態で説明した固体撮像装置が用いられる。

レンズ等の光学系である光学部８１０は、被写体からの光を固体撮像装置１００内の、２次元行列状に配列された画素に結像させ、被写体の像を形成する。固体撮像装置１００は、タイミング制御部８５０からの信号に基づくタイミングで、画素に結像された光に応じた信号を出力する。固体撮像装置１００から出力された信号は、映像信号処理部８３０に入力され、映像信号処理部８３０が、プログラム等によって定められた方法に従って信号処理を行う。映像信号処理部８３０での処理によって得られた信号は画像データとして記録・通信部８４０に送られる。記録・通信部８４０は、画像を形成するための信号を再生・表示部８７０に送り、再生・表示部８７０に動画や静止画像を再生・表示させる。記録・通信部８４０は、また、映像信号処理部８３０からの信号を受けて、システム制御部８６０と通信を行うほか、不図示の記録媒体に、画像を形成するための信号を記録する動作も行う。

第２の実施形態では、固体撮像装置１００は、焦点検出信号を映像信号処理部８３０に出力する。映像信号処理部８３０は、焦点検出信号を基に、位相差検出による焦点検出を行う。システム制御部８６０は、焦点検出の結果に応じて、光学部８１０を移動させ、オートフォーカスを行う。

システム制御部８６０は、撮像システムの動作を統括的に制御するものであり、光学部８１０、タイミング制御部８５０、記録・通信部８４０、及び再生・表示部８７０の駆動を制御する。また、システム制御部８６０は、例えば記録媒体である不図示の記憶装置を備え、ここに撮像システムの動作を制御するのに必要なプログラム等が記録される。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替える信号を撮像システム内に供給する。具体的な例としては、読み出す行やリセットする行の変更、電子ズームに伴う画角の変更や、電子防振に伴う画角のずらし等である。タイミング制御部８５０は、システム制御部８６０による制御に基づいて固体撮像装置１００及び映像信号処理部８３０の駆動タイミングを制御する。

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

１ 画素アレイ、２ 画素回路、ＣＲ 第１のリセット電圧保持容量、ＣＶ 第１の映像電圧保持容量、ＣＲ２ 第２のリセット電圧保持容量、ＣＶ２ 第２の映像電圧保持容量、ＡＲ リセット電圧用アンプ、ＡＶ 映像電圧用アンプ、ＳＡ，ＳＣ，ＳＢ，ＳＳ，ＳＶ，ＳＲ，ＳＲ２１，ＳＶ２１，ＳＲ２２，ＳＶ２２ スイッチ

Claims (14)

1. 各々が光電変換により電圧を出力する複数の画素が配列された画素アレイと、
   前記画素の出力を増幅する第１のアンプと、
   前記第１のアンプの入力端子に接続された第１の容量と、
   前記画素の出力電圧を前記第１のアンプの入力端子に出力するための第１のスイッチと、
   前記第１のアンプの出力を増幅する第２のアンプと、
   前記第１のアンプの出力端子及び前記第２のアンプの入力端子間に接続された第２の容量と、
   前記第２の容量に直列に接続された第２のスイッチと、
   前記第１のアンプの出力端子に接続された第３のスイッチと、
   前記第２のアンプの出力端子に接続された第４のスイッチとを有し、
   前記第４のスイッチは、前記画素のリセット状態のリセット電圧を、前記第１のアンプ及び前記第２のアンプを介して出力し、
   前記第３のスイッチは、前記画素の非リセット状態の映像電圧を、前記第１のアンプを介して出力することを特徴とする固体撮像装置。
2. 前記第２のアンプの出力端子が前記第２の容量を介して前記第２のアンプの入力端子に接続された状態で、前記第４のスイッチ及び前記第３のスイッチがオンし、前記第４のスイッチは前記リセット電圧を出力し、前記第３のスイッチは前記映像電圧を出力することを特徴とする請求項１記載の固体撮像装置。
3. 前記第１のアンプは、ボルテージフォロアであることを特徴とする請求項１又は２記載の固体撮像装置。
4. 各々が光電変換により電圧を出力する複数の画素が配列された画素アレイと、
   前記画素の出力を増幅する第２のアンプと、
   前記第２のアンプの入力端子に接続された第２の容量と、
   前記画素の出力電圧を前記第２のアンプの入力端子に出力するための第２のスイッチと、
   前記第２のアンプの出力を増幅する第１のアンプと、
   前記第２のアンプの出力端子及び前記第１のアンプの入力端子間に接続された第１の容量と、
   前記第１の容量に直列に接続された第１のスイッチと、
   前記第２のアンプの出力端子に接続された第４のスイッチと、
   前記第１のアンプの出力端子に接続された第３のスイッチとを有し、
   前記第３のスイッチは、前記画素の非リセット状態の映像電圧を、前記第２のアンプ及び前記第１のアンプを介して出力し、
   前記第４のスイッチは、前記画素のリセット状態のリセット電圧を、前記第２のアンプを介して出力することを特徴とする固体撮像装置。
5. 前記第１のアンプの出力端子が前記第１の容量を介して前記第１のアンプの入力端子に接続された状態で、前記第３のスイッチ及び前記第４のスイッチがオンし、前記第３のスイッチは前記映像電圧を出力し、前記第４のスイッチは前記リセット電圧を出力することを特徴とする請求項４記載の固体撮像装置。
6. 前記第２のアンプは、ボルテージフォロアであることを特徴とする請求項４又は５記載の固体撮像装置。
7. さらに、前記第３のスイッチを介して前記第１のアンプの出力端子に接続された第３の容量と、
   前記第４のスイッチを介して前記第２のアンプの出力端子に接続された第４の容量とを有することを特徴とする請求項１〜６のいずれか１項に記載の固体撮像装置。
8. さらに、前記第３のスイッチの出力電圧及び前記第４のスイッチの出力電圧の差分処理を行う差分処理部を有することを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
9. さらに、前記画素の出力端子に接続され、前記画素の出力電圧を増幅するゲインアンプを有することを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
10. 前記画素は、
    光電変換により電荷を生成する複数の光電変換部と、
    前記複数の光電変換部の電荷を同一の浮遊拡散容量部に転送する複数の転送トランジスタと、
    前記浮遊拡散容量部の電荷をリセットするためのリセットトランジスタと、
    前記浮遊拡散容量部の電圧を増幅する増幅トランジスタと、
    前記増幅トランジスタの出力電圧を選択的に出力する選択トランジスタとを有することを特徴とする請求項１〜９のいずれか１項に記載の固体撮像装置。
11. 前記画素内の複数の光電変換部は、同一のマイクロレンズを介して受光することを特徴とする請求項１０記載の固体撮像装置。
12. 請求項１０又は１１記載の固体撮像装置と、
    前記固体撮像装置の出力を基に焦点検出を行う映像信号処理部と
    を有することを特徴とする撮像システム。
13. 各々が光電変換により電圧を出力する複数の画素が配列された画素アレイと、
    前記画素の出力を増幅する第１のアンプと、
    前記第１のアンプの入力端子に接続された第１の容量と、
    前記画素の出力電圧を前記第１のアンプの入力端子に出力するための第１のスイッチと、
    前記第１のアンプの出力を増幅する第２のアンプと、
    前記第１のアンプの出力端子及び前記第２のアンプの入力端子間に接続された第２の容量と、
    前記第２の容量に直列に接続された第２のスイッチと、
    前記第１のアンプの出力端子に接続された第３のスイッチと、
    前記第２のアンプの出力端子に接続された第４のスイッチとを有する固体撮像装置の駆動方法であって、
    前記第４のスイッチが、前記画素のリセット状態のリセット電圧を、前記第１のアンプ及び前記第２のアンプを介して出力し、
    前記第３のスイッチが、前記画素の非リセット状態の映像電圧を、前記第１のアンプを介して出力することを特徴とする固体撮像装置の駆動方法。
14. 各々が光電変換により電圧を出力する複数の画素が配列された画素アレイと、
    前記画素の出力を増幅する第２のアンプと、
    前記第２のアンプの入力端子に接続された第２の容量と、
    前記画素の出力電圧を前記第２のアンプの入力端子に出力するための第２のスイッチと、
    前記第２のアンプの出力を増幅する第１のアンプと、
    前記第２のアンプの出力端子及び前記第１のアンプの入力端子間に接続された第１の容量と、
    前記第１の容量に直列に接続された第１のスイッチと、
    前記第２のアンプの出力端子に接続された第４のスイッチと、
    前記第１のアンプの出力端子に接続された第３のスイッチとを有する固体撮像装置の駆動方法であって、
    前記第３のスイッチが、前記画素の非リセット状態の映像電圧を、前記第２のアンプ及び前記第１のアンプを介して出力し、
    前記第４のスイッチが、前記画素のリセット状態のリセット電圧を、前記第２のアンプを介して出力することを特徴とする固体撮像装置の駆動方法。

Images