JP2015094600A - 光検出回路および顕微鏡システム - Google Patents

Abstract

【課題】Ｓ／Ｎ比特性および輝度信号の定量性を向上する。【解決手段】光電変換素子１と積分回路３とＣＰＵ２１とを備え、積分回路３が、光電変換素子１からの電荷を蓄積する第１コンデンサ１１と、第１コンデンサ１１による電荷の蓄積と放電とを切り替える第１スイッチ１３と、第１コンデンサ１１からの電荷および光電変換素子１からの電荷を蓄積する第２コンデンサ１５と、第２コンデンサ１５による電荷の蓄積と放電とを切り替える第２スイッチ１７とを備え、ＣＰＵ２１が、第１コンデンサ１１により蓄積し第２コンデンサ１５から放電させる第１積分期間と、第１コンデンサ１１から放電させ第２コンデンサ１５により蓄積し、第２コンデンサ１５に蓄積された電荷の積分値を出力させる第２積分期間と、両コンデンサ１１，１５から電荷を放電させる第３積分期間とをサンプリング周期中に交互に切り替えるようスイッチ１３，１７を制御する光検出回路を提供する。【選択図】図１

Description

本発明は、光検出回路および顕微鏡システムに関するものである。

従来、ＬＳＭ（走査型レーザ顕微鏡）等に用いられ、光検出器から出力された出力信号を積分増幅する積分回路を備える光検出回路が知られている（例えば、特許文献１および特許文献２参照。）。積分回路においては、各画素の出力信号を順に積分していく際に、積分した信号をリセットするリセット期間がピクセルクロック１周期の間に必ず必要となる。そのため、リセット期間により積分時間が短くなる分だけ、積分によるＳ／Ｎ比特性の向上効果が小さくなってしまうという問題があった。

これに対し、特許文献１および特許文献２に記載の積分回路は、光検出器の輝度信号を入力して積分する複数の積分回路と、これら複数の積分回路の出力を加算する加算器とを備え、ピクセルクロックの１周期を複数の期間に区分した各期間に相当する時間を積分回路の積分期間として積分動作をさせ、その各期間において積分回路を順に切り換えながら輝度信号を積分するとともに積分期間の次の期間において積分回路を順にリセットし、加算器によってピクセルクロック１周期の全積分回路の出力を加算することにより、積分によるＳ／Ｎ比特性の向上を図ることとしている。

特許第４４０７４２３号公報 特開２０００−２６２５１４号公報

しかしながら、特許文献１および特許文献２に記載の光検出回路は、複数の積分回路と加算器を用いているので、実装面積が大きくなり、また、高価な部品も必要になる。そのため、コストが増大するとともにサイズも大型化してしまうという不都合がある。

また、１ピクセルあたりのサンプリング周期が等間隔であれば、積分回路による電荷の蓄積時間がピクセル間で一定であるが、サンプリング周期が等間隔でない場合は、積分回路による電荷の蓄積時間がピクセル間で異なってしまい、光強度が一定であっても取得する輝度信号がピクセルごとに異なってしまうという不都合がある。

本発明は上述した事情に鑑みてなされたものであって、コストを増大したりサイズを大型化したりすることなくＳ／Ｎ比特性を向上するとともに、ピクセル間の電荷の蓄積時間を一定に保ち輝度信号の定量性を向上することができる光検出回路およびこれを備える顕微鏡システムを提供することを目的とする。

上記課題を解決するために、本発明は以下の手段を採用する。
本発明は、受けた光量に応じた大きさの電流信号を出力する光電変換部と、該光電変換部から出力された電流信号を積分して積分値を出力する積分回路と、該積分回路による電流信号の積分動作を制御する制御部とを備え、前記積分回路が、前記光電変換部からの電流信号に応じた電荷を蓄積可能な第１コンデンサと、該第１コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第１切替部と、前記第１コンデンサから放電された電荷および前記光電変換部からの電流信号に応じた電荷を蓄積可能な第２コンデンサと、該第２コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第２切替部とを備え、前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積された電荷に応じた前記積分値を出力させる第２積分期間と、前記第１コンデンサおよび前記第２コンデンサの両方から電荷を放電可能にする第３積分期間とを１ピクセルあたりのサンプリング周期中に交互に切り替えるよう前記第１切替部および前記第２切替部を制御する光検出回路を提供する。

本発明によれば、制御部により、第１切替部および第２切替部が制御され、各サンプリング周期中に第１コンデンサおよび第２コンデンサによる電荷の蓄積と電荷の放電とが切り替えられることで、光電変換部から出力される電流信号が積分されて積分値が出力される。

ここで、コンデンサは電荷を放電中に電荷を蓄積することができないため、放電時間に起因して積分時間が短くなる傾向にあるが、各サンプリング周期の第１積分期間において、第２コンデンサから電荷を放電させている間に光電変換部から出力される電流信号に応じた電荷を第１コンデンサに蓄積しておき、第２積分期間において、光電変換部から出力される電流信号に応じた電荷と第１積分期間中に第１コンデンサに蓄積しておいた電荷とを第２コンデンサに蓄積し、この第２コンデンサに蓄積されている電荷に応じた積分値を出力することで、第１積分期間および第２積分期間中に光電変換部から出力される電流信号の全て相当する積分値を得ることができる。これにより、第１コンデンサおよび第２コンデンサの放電時間に起因して積分時間が短くなるのを抑制し、Ｓ／Ｎ比特性の向上を図ることができる。

この場合において、第３積分期間の長さをサンプリング周期ごとに調整すれば、サンプリング周期の長さが等間隔ではない場合であっても、サンプリング周期間の第１積分期間および第２積分期間の長さを一定に保ち、サンプリング周期間の電荷の蓄積時間を一定に保つことができる。これにより、サンプリング周期の変動に関わらず、一定の光強度に対して一定の輝度信号を得ることができる。

したがって、単一の積分回路に若干の回路を追加するだけの簡易な構成で、コストの増大やサイズの大型化を抑えてＳ／Ｎ比特性を向上するとともに、ピクセル間の電荷の蓄積時間を一定に保ち輝度信号の定量性を向上することができる。

上記発明においては、いずれかの前記サンプリング周期が、時間間隔が最も短いサンプリング周期の整数倍以上の時間間隔を有する場合に、前記制御部が、前記いずれかのサンプリング周期中に前記第１積分期間と前記第２積分期間とを交互に切り替えた第１積分期間および第２積分期間の組が複数含まれるように前記第１切替部および前記第２切替部を制御し、このサンプリング周期において前記第１積分期間および第２積分期間の組ごとに得られる前記積分値を平均化することとしてもよい。

このように構成することで、第１積分期間および第２積分期間の組を複数含むような時間間隔が長いサンプリング周期においては、第１積分期間および第２積分期間の組の数だけＳ／Ｎ比特性をより向上することができる。

本発明は、標本に光を照射して該標本からの光を集光させる顕微鏡装置と、該顕微鏡装置により集光された前記標本からの光を前記光電変換部により検出する請求項１または請求項２に記載の光検出回路とを備える顕微鏡システムを提供する。

本発明によれば、検出した光を高Ｓ／Ｎで増幅し定量性ある輝度信号を取得可能な光検出回路により、顕微鏡装置を介して標本を高精度かつ詳細に観察することができる。

本発明によれば、コストを増大したりサイズを大型化したりすることなくＳ／Ｎ比特性を向上するとともに、ピクセル間の電荷の蓄積時間を一定に保ち輝度信号の定量性を向上することができるという効果を奏する。

本発明の第１実施形態に係る光検出回路の概略構成図である。 図１の光検出回路における積分回路の動作を示すタイミングチャートである。 図２のタイミングチャートにおける１サンプリング周期内の積分動作を説明するフローチャートである。 図２のタイミングチャートにおける１サンプリング周期内の別の積分動作を説明するフローチャートである。 図１の光検出回路における積分回路の動作を示す別のタイミングチャートである。 図５のタイミングチャートにおける１サンプリング周期内の積分動作を説明する別のフローチャートである。 本発明の第２実施形態に係る光検出回路および顕微鏡システムの概略構成図である。

〔第１実施形態〕
以下、本発明の第１実施形態に係る光検出回路について、図面を参照して説明する。
本実施形態に係る光検出回路１０は、図１に示すように、標本（図示略）からの光を受けて電流信号を出力するＰＭＴ（光電子増倍管）のような光電変換素子（光電変換部）１と、光電変換素子１から出力された電流信号を積分して積分値を出力する積分回路３と、積分回路３から出力された電流信号の積分値をＡ／Ｄ変換するＡ／Ｄ変換回路５と、これらの積分回路３およびＡ／Ｄ変換回路５を制御する制御装置７とを備えている。

積分回路３は、光電変換素子１から送られてくる電流信号に応じた電荷を蓄積可能な第１コンデンサ１１と、第１コンデンサ１１による電荷の蓄積と蓄積した電荷の放電とを切り替える第１スイッチ（第１切替部）１３と、第１コンデンサ１１から放電された電荷および光電変換素子１から送られてくる電流信号に応じた電荷を蓄積可能な第２コンデンサ１５と、第２コンデンサ１５による電荷の蓄積と蓄積した電荷の放電とを切り替える第２スイッチ（第２切替部）１７と、オペアンプ等の増幅回路１９とを備えている。

第１スイッチ１３は、所定の制御信号（以下、「第１リセットＣＬＫ」という。）によって開閉（ＯＰＥＮ／ＣＯＬＳＥ）するようになっている。例えば、第１スイッチ１３は、第１リセットＣＬＫがＨＩのときに開き（ＯＰＥＮ）、ＬＯＷのときに閉じる（ＣＬＯＳＥ）ようになっている。

これにより、第１スイッチ１３が開いた状態では、光電変換素子１からの電流信号に応じた電荷が第１コンデンサ１１に蓄積される。一方、第１スイッチ１３が閉じた状態では、第１コンデンサ１１に蓄積されている電荷が放電されるようになっている。

第２スイッチ１７は、所定の制御信号（以下、「第２リセットＣＬＫ」という。）によって開閉（ＯＰＥＮ／ＣＬＯＳＥ）するようになっている。例えば、第２スイッチ１７は、第２リセットＣＬＫがＨＩのときに開き（ＯＰＥＮ）、ＬＯＷのときに閉じる（ＣＬＯＳＥ）ようになっている。

これにより、第２スイッチ１７が開いた状態では、第１コンデンサ１１から放電された電荷と光電変換素子１からの電流信号に応じた電荷が第２コンデンサ１５に蓄積され、第２コンデンサ１５に蓄積されている電荷に応じた積分値が出力されるようになっている。一方、第２スイッチ１７が閉じた状態では、第２コンデンサ１５に蓄積されている電荷が放電され、第２コンデンサ１５の積分値出力がリセットされるようになっている。

第１スイッチ１３および第２スイッチ１７としては、例えば、Ｊ−ＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳ−ＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、または、アナログスイッチ等が用いられる。

増幅回路１９は、反転入力端子（−）と非反転入力端子（＋）と出力端子とを備えている。第１スイッチ１３は、増幅回路１９の反転入力端子（−）に接続されている。また、第２コンデンサ１５および第２スイッチ１７は、増幅回路１９の反転入力端子（−）と出力端子との間に互いに並列に接続されている。増幅回路１９の非反転入力端子（＋）は接地されている。

Ａ／Ｄ変換回路５は、積分回路３から送られてくる電流信号の積分値を所定のタイミング信号（以下、「Ａ／Ｄ変換ＣＬＫ」という。）に同期してＡ／Ｄ変換し、その出力信号を制御装置７に送るようになっている。例えば、Ａ／Ｄ変換回路５は、Ａ／Ｄ変換ＣＬＫがＨＩのときにＡ／Ｄ変換するようになっている。Ａ／Ｄ変換回路５から出力される出力信号の階調幅を例えば１２ｂｉｔとする。

制御装置７は、スイッチ１３，１７およびＡ／Ｄ変換回路５を制御するＣＰＵ（制御部）２１と、ＣＰＵ２１を作動するためのプログラム２３と、ＣＰＵ２１に入力する各種信号やＡ／Ｄ変換回路５から出力された電流信号の積分値等を記憶するメモリ２５とを備えている。図２において、ＰＣＬＫは、画像におけるピクセル単位の画像取得タイミングを表すピクセルクロックを示している。

ＣＰＵ２１は、図２のタイミングチャートに示すように、１ピクセル（画素）あたりのサンプリング周期（Ｔｎ時間、ｎ＝１，２，３・・・）中に、第１コンデンサ１１により電荷を蓄積して第２コンデンサ１５から電荷を放電させるＴａ間（第１積分期間）と、第１コンデンサ１１から電荷を放電させて第２コンデンサ１５により電荷を蓄積するＴｂ間（第２積分期間）と、第１コンデンサ１１および第２コンデンサ１５の両方から電荷を放電させるＴα間（第３積分期間）とを交互に切り替えるように、第１スイッチ１３に送る第１リセットＣＬＫおよび第２スイッチ１７に送る第２リセットＣＬＫを切り替えるようになっている。

具体的には、ＣＰＵ２１は、Ｔａ間中は、第１リセットＣＬＫをＨＩにして第１スイッチ１３を開く一方、第２リセットＣＬＫをＬＯＷにして第２スイッチ１７を閉じるようになっている。また、ＣＰＵ２１は、Ｔｂ間中は、第１リセットＣＬＫをＬＯＷにして第１スイッチ１３を閉じる一方、第２リセットＣＬＫをＨＩにして第２スイッチ１７を開くようになっている。また、ＣＰＵ２１は、Ｔα間中は、第２リセットＣＬＫおよび第１リセットＣＬＫを共にＬＯＷにしてスイッチ１３，１７を共に閉じるようになっている。

Ｔａ間とＴｂ間は、それぞれサンプリング周期間で共通の所定の時間（Ｔａ間をＴａ時間、Ｔｂ間をＴｂ時間とする。）であり、Ｔα間は、サンプリング周期ごとに異なる時間（Ｔα時間とする。）となっている。また、ＣＰＵ２１は、サンプリング周期ごとにＴｎ−（Ｔａ＋Ｔｂ）＝Ｔαを算出するようになっている。

また、ＣＰＵ２１は、サンプリング周期ごとに、Ｔｂ間の終了直前の電流信号の積分値をＡ／Ｄ変換ＣＬＫに同期してＡ／Ｄ変換したデータを取り込むようになっている。
メモリ２５は、Ａ／Ｄ変換回路５により変換された電流信号の積分値をサンプリング周期ごとに記憶することができるようになっている。

このように構成された光検出回路１０の作用について説明する。
本実施形態に係る光検出回路１０により標本からの光を検出する場合は、まず、標本からの光を光電変換素子１により受光させる。光電変換素子１により標本からの光が受光されると、受光した光の量に応じた大きさの電流信号が積分回路３に送られる。

積分回路３においては、ＣＰＵ２１の制御により、図２に示すように、各サンプリング周期中にＴａ間、Ｔｂ間、Ｔα間が交互に切り替えられる。例えば、同図に示すＴ２のサンプリング周期内では、図３のフローチャートに示されるように、まず、ＣＰＵ２１により、第２リセットＣＬＫがＬＯＷで第２スイッチ１７が閉じた状態で、第１リセットＣＬＫがＬＯＷからＨＩに切り替えられて第１スイッチ１３が開くことにより、Ｔａ間が開始する（ステップＳＡ１）。

Ｔａ間においては、光電変換素子１から送られてくる電流信号に応じた電荷が第１コンデンサ１１に蓄積される。また、第２コンデンサ１５に蓄積されていた電荷が放電され、第２コンデンサ１５の積分値出力がリセットされる。

Ｔａ時間が経過すると、ＣＰＵ２１により、第１リセットＣＬＫがＨＩからＬＯＷに切り替えられて第１スイッチ１３が閉じるとともに、第２リセットＣＬＫがＬＯＷからＨＩに切り替えられて第２スイッチ１７が開くことにより、Ｔａ間が終了してＴｂ間が開始する（ステップＳＡ２）。

Ｔｂ間においては、第１コンデンサ１１に蓄積されていた電荷が放電され、第１コンデンサ１１の積分値出力がリセットされる。また、第２コンデンサ１５により、光電変換素子１から送られてくる電流信号に応じた電荷と第１コンデンサ１１から放電された電荷が蓄積される。

Ｔｂ間中に第２コンデンサ１５により積分された電流信号の積分値は、増幅回路１９の出力端子から出力されてＡ／Ｄ変換回路５に送られる。そして、Ａ／Ｄ変換回路５により、ＣＰＵ２１から送られてくるＡＤ変換ＣＬＫに同期して、Ｔｂ間の略終了時の電流信号の積分値がＡ／Ｄ変換され（ステップＳＡ３）、メモリ２５に記憶される（ステップＳＡ４）。

次に、ＣＰＵ２１により、Ｔ２−（Ｔａ＋Ｔｂ）＝Ｔαが算出される（ステップＳＡ５）。
Ｔｂ時間が経過すると、ＣＰＵ２１により、第１リセットＣＬＫがＬＯＷで第１スイッチ１３が閉じた状態で、第２リセットＣＬＫがＨＩからＬＯＷに切り替えられて第２スイッチ１７が閉じることにより、Ｔｂ間が終了してＴα間が開始する（ステップＳＡ６）。

Ｔα間においては、第１コンデンサ１１および第２コンデンサ１５から共に電荷が放電され、第２コンデンサ１５の積分値出力もリセットされる。そして、算出したＴα時間が経過すると、Ｔ２のサンプリング周期が終了する。

このようにして、ＣＰＵ２１の制御により、サンプリング周期ごとに、第１リセットＣＬＫおよび第２リセットＣＬＫが切り替えられて第１スイッチ１３および第２スイッチ１７が開閉し、第１コンデンサ１１および第２コンデンサ１５による電荷の蓄積と放電とが繰り返される。

ここで、コンデンサは蓄積した電荷の放電中に光電変換素子１から送られてくる電流信号に応じた電荷を蓄積することができないため、コンデンサの放電時間に起因して積分時間が短くなる傾向にある。
これに対し、検出回路１０は、積分回路３により、各サンプリング周期のＴａ間において第２コンデンサ１５から電荷を放電させている間に光電変換素子１から出力される電流信号に応じた電荷を第１コンデンサ１１によって蓄積しておき、Ｔｂ間において光電変換素子１から出力される電流信号に応じた電荷とＴａ間中に第１コンデンサ１１に蓄積しておいた電荷とを第２コンデンサ１５によって蓄積して、第２コンデンサ１５に蓄積されている電荷に応じた積分値を出力することで、Ｔａ間およびＴｂ間中に光電変換素子１から出力される電流信号の全てに相当する積分値を得ることができる。これにより、第１コンデンサ１１および第２コンデンサ１５の各放電時間に起因して積分時間が短くなるのを抑制し、Ｓ／Ｎ比特性の向上を図ることができる。

この場合において、Ｔα間の長さをサンプリング周期ごとに調整することで、サンプリング周期ごとの長さが等間隔ではない場合であっても、サンプリング周期間のＴａ間およびＴｂ間の長さを一定に保ち、サンプリング周期間の電荷の蓄積時間を一定に保つことができる。これにより、サンプリング周期の変動に関わらず、一定の光強度に対して一定の輝度信号を得ることができる。

したがって、本実施形態に係る検出回路１０によれば、単一の積分回路３に若干の回路を追加するだけの簡易な構成で、コストの増大やサイズの大型化を抑えてＳ／Ｎ比特性を向上するとともに、ピクセル間の電荷の蓄積時間を一定に保ち輝度信号の定量性を向上することができる。

本実施形態においては、図２に示すＴ３のサンプリング周期のように、サンプリング周期がＴａ間とＴｂ間からなる場合、すなわち、Ｔα間が０時間の場合がある。そこで、図４のフローチャートに示されるように、ＣＰＵ２１により、ステップＳ５において算出したＴαが０か否かを判定し(ステップＳＡ５´）、Ｔα≠０の場合にステップＳ６に進み、Ｔα＝０の場合はそのサンプリング周期はその時点で終了して次のサンプリング周期に進むこととしてもよい。

また、本実施形態においては、いずれかのサンプリング周期が、時間間隔が最も短いサンプリング周期の整数倍以上の時間間隔を有する場合がある。そこで、最も短いサンプリング周期の整数倍以上の時間間隔を有するサンプリング周期では、ＣＰＵ２１が、Ｔａ間とＴｂ間とを交互に切り替えたＴａ間およびＴｂ間の組が複数含まれるように第１スイッチ１３および第２スイッチ１７を制御することとしてもよい。この場合、そのサンプリング周期においてＴａ間およびＴｂ間の組ごとに得られる積分値を平均化することとしてもよい。

例えば、図５のタイミングチャートに示すように、Ｔ１のサンプリング周期が、時間間隔が最も短いサンプリング周期Ｔｍｉｎの２倍以上の時間間隔を有する場合は、ＣＰＵ２１が、サンプリング周期Ｔ１中にＴａ間およびＴｂ間の組が２回含まれるように第１スイッチ１３および第２スイッチ１７を制御することとしてもよい。また、サンプリング周期Ｔ１においてＴａ間およびＴｂ間の組ごとに得られる積分値を平均化することとしてもよい。

この場合、図６のフローチャートに示されるように、まず、ＣＰＵ２１により、Ｔ１／（Ｔｍｉｎ）＝ｍ＞２を算出する（ステップＳＢ１）。
次いで、ＣＰＵ２１により、Ｔ１−（Ｔａ＋Ｔｂ）×ｍ＝Ｔαを算出する（ステップＳＢ２）。

続いて、ＣＰＵ２１の制御により、Ｔａ間（ステップＳＡ１）、Ｔｂ間（ステップＳＡ２）、Ａ／Ｄ変換（ステップＳＡ３）の順に制御し、メモリ２５に積分値Ａｋを記憶する（ステップＳＡ４）。

次に、ＣＰＵ２１により、ステップＳＡ１〜ステップＳＡ４がｍ回（２回）繰り返されたか判断され（ステップＳＢ３）、ｍ回繰り返されていない場合はステップＳＡ１に戻る。一方、ｍ回繰り返された場合は、ＣＰＵ２１により、メモリ２５に記憶したＴａおよびＴｂの各組の積分値Ａｋを平均化する（ステップＳＢ４）。

次いで、ＣＰＵ２１により、ステップＳＢ２において算出したＴαが０か否かを判定し(ステップＳＡ５´）、Ｔα≠０の場合にステップＳＡ６に進み、Ｔα＝０の場合はそのサンプリング周期はその時点で終了して次のサンプリング周期に進む。

このようにすることで、Ｔａ間およびＴｂ間の組を複数含むような時間間隔が長いサンプリング周期Ｔ１において、Ｔａ間およびＴｂ間の組の数だけＳ／Ｎ比特性をより向上することができる。

〔第２実施形態〕
次に、本発明の第２実施形態に係る光検出回路および顕微鏡システムについて図面を参照して説明する。
本実施形態に係る顕微鏡システム１００は、図７に示すように、標本（図示略）にレーザ光（光）を照射して標本において発生する蛍光（微弱光）を集光させるレーザ走査型顕微鏡装置（顕微鏡装置）３０と、このレーザ走査型顕微鏡装置３０により集光された標本からの蛍光を検出する２系統の光検出回路１１０とを備えている。
以下、第１実施形態に係る光検出回路１０と構成を共通する箇所には、同一符号を付して説明を省略する。

レーザ走査型顕微鏡装置３０は、標本（図示略）を培養している培養装置Ｓを搭載するステージ３１と、ステージ３１を支持する支持アーム３３と、レーザ光を発する光源装置３６と、光源装置３６から発せられたレーザ光を標本上で２次元的に走査するスキャナ３９と、スキャナ３９により走査されたレーザ光をリレーする瞳投影レンズ４１と、反射ミラー４３と、瞳投影レンズ４１から反射ミラー４３を介してリレーされたレーザ光を集光して像を結像させる結像レンズ４５と、結像レンズ４５により集光されたレーザ光を標本に照射する一方、標本において発生した蛍光を集光する対物レンズ４７と、対物レンズ４７により集光され、結像レンズ４５、反射ミラー４３、瞳投影レンズ４１およびスキャナ３９を介して戻る蛍光を励起光から分岐するダイクロイックミラーユニット４９とを備えている。

また、レーザ走査型顕微鏡装置３０には、ダイクロイックミラーユニット４９により分岐された蛍光を反射する反射ミラー５１と、反射ミラー５１により反射された蛍光を波長ごとに分岐するビームスプリッタユニット５３と、反射ミラー５４と、分岐された蛍光を集光する集光レンズ５５Ａ，５５Ｂと、集光された蛍光の通過を制限する共焦点ピンホール５７Ａ，５７Ｂと、共焦点ピンホール５７Ａ，５７Ｂを通過した蛍光に含まれてくるレーザ光を遮断するバリアフィルタユニット５９Ａ，５９Ｂとが備えられている。

培養装置Ｓは、生きている細胞（標本）を一定条件下で培養するための温度やＣＯ２を制御することができるようになっている。
光源装置３６は、例えば、レーザ光を発生するアルゴンレーザ光源３５と、アルゴンレーザ光源３５から発せられたレーザ光を調光するＡＯＴＦ（音響光学素子）３７とを備えている。

ステージ３１は、支持アーム３３に対して水平２方向に移動可能に設けられており、搭載した標本の観察位置を対物レンズ４７の光軸上に位置決め状態に配置することができるようになっている。
スキャナ３９は、対物レンズ４７の瞳（射出瞳）と共役な位置に配置されている。

対物レンズ４７は、直線移動機構（図示略）によって光軸方向（Ｚ方向）に移動可能に設けられており、合焦位置を調節して位置決め状態に配置することができるようになっている。

ダイクロイックミラーユニット４９は、円板状のターレット（図示略）に周方向に間隔をあけて配置された分光特性が異なる複数のダイクロイックミラー（図示略）により構成されている。ターレットは、モータ等の回転駆動機構（図示略）によって中心まわりに回転可能に支持されており、所望の分光特性を有するダイクロイックミラーを光軸上に位置決め状態に配置することができるようになっている。

ビームスプリッタユニット５３およびバリアフィルタユニット５９Ａ，５９Ｂは、透過する波長帯域が異なる複数のビームスプリッタおよびバリアフィルタ（図示略）が、直線移動可能なスライダ（図示略）にそれぞれ搭載されて構成されている。このビームスプリッタユニット５３およびバリアフィルタユニット５９Ａ，５９Ｂは、スライダを直線移動させることにより、所望の波長帯域を有するビームスプリッタおよびバリアフィルタを選択的に光軸上に位置決め状態に配置することができるようになっている。

共焦点ピンホール５７Ａ，５７Ｂは、それぞれ対物レンズ４７の焦点位置と共役な位置に配置されている。この共焦点ピンホール５７Ａ，５７Ｂは、それぞれ対物レンズ４７の焦点位置からの光のみを通過させることができるようになっている。

光検出回路１１０は、レーザ走査型顕微鏡装置３０のビームスプリッタユニット５３により反射された蛍光を検出する例えばＰＭＴ（光電子増倍管）のような光電変換素子（光電変換部）１０１Ａと、積分回路３ＡおよびＡ／Ｄ変換回路５Ａと、ビームスプリッタユニット５３を透過した蛍光を検出する例えばＰＭＴのような光電変換素子（光電変換部）１０１Ｂと、積分回路３ＢおよびＡ／Ｄ変換回路５Ｂと、積分回路３Ａ，３Ｂによる積分動作を制御するタイミング発生器（制御部）１０７とを備えている。これらの積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂは、それぞれ第１実施形態の積分回路３およびＡ／Ｄ変換回路５に対応している。

タイミング発生器１０７は、レーザ走査型顕微鏡装置３０のスキャナ３９によるレーザ光の走査と、積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの制御とを同期して行うようになっている。具体的には、タイミング発生器１０７は、スキャナ３９に走査位置の指示信号を出力してスキャナ３９の走査位置を制御し、そのスキャナ３９の走査位置に対応して積分回路３Ａ，３Ｂへの各第１リセットＣＬＫおよび第２リセットＣＬＫと、Ａ／Ｄ変換回路５Ａ，５Ｂへの各Ａ／Ｄ変換ＣＬＫとを出力するようになっている。

このように構成された本実施形態に係る光検出回路１１０および顕微鏡システム１００の作用について説明する。
本実施形態に係る顕微鏡システム１００は、例えば、標本の画像を取得するにあたり、画像化範囲を所定の画素数に分割し、分割した各１画素を走査する間に光電変換素子１０１Ａおよび光電変換素子１０１Ｂにより受光された光の光量に応じた電流信号を積分する。

顕微鏡システム１００を用いて標本の画像を取得するには、まず、励起光源装置３６のアルゴンレーザ光源３５からＡＯＴＦ３７を介してレーザ光を発生させる。励起光源装置３６から発せられたこのレーザ光は、スキャナ３９により瞳投影レンズ４１、反射ミラー４３、結像レンズ４５および対物レンズ４７を介して標本上の測定ポイントに照射する。

標本におけるレーザ光の集光位置において発生した蛍光は、対物レンズ４７、結像レンズ４５、反射ミラー４３、瞳投影レンズ４１およびスキャナ３９を介してレーザ光の光路を戻り、ダイクロイックミラーユニット４９によりレーザ光から分岐されて反射ミラー５１を介してビームスプリッタユニット５３により波長ごとに分岐される。

ビームスプリッタユニット５３により反射された蛍光は、集光レンズ５５Ａ、共焦点ピンホール５７Ａおよびバリアフィルタ５９Ａを介して光電変換素子１０１Ａにより検出される。一方、ビームスプリッタユニット５３を透過した蛍光は、反射ミラー５４により反射された後、集光レンズ５５Ｂ、共焦点ピンホール５７Ｂおよびバリアフィルタ５９Ｂを介して光電変換素子１０１Ｂにより検出される。

蛍光検出回路１１０においては、光電変換素子１０１Ａ，１０１Ｂにより各蛍光の輝度がそれぞれ検出されて電流信号に光電変換される。そして、光電変換素子１０１Ａ，１０１Ｂから出力された各蛍光の電流信号が積分回路３Ａ，３Ｂによりそれぞれ画素ごとに積分された後、その積分値がＡ／Ｄ変換回路５Ａ，５ＢによりＡ／Ｄ変換されて出力される。各積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの作用は第１実施形態の積分回路３およびＡ／Ｄ変換回路５の作用と同様であるので説明を省略する。

ここで、タイミング発生器１０７の作動により、スキャナ３９の走査と積分回路３Ａ，３ＢおよびＡ／Ｄ変換回路５Ａ，５Ｂの制御とを同期して行うことで、画像取得時にスキャナ３９によって標本上を等速で走査する場合は、各画素間で積分期間（第１リセットＣＬＫの間隔および第２リセットＣＬＫの間隔）が等しくなる。一方、画像取得時にスキャナ３９によって標本上を非等速で走査する場合は、標本上における１画素あたりの走査距離が一定になるようにその走査速度に応じて第１リセットＣＬＫの間隔および第２リセットＣＬＫの間隔が変化する。

以上説明したように、本実施形態に係る光検出回路１１０および蛍光観察システム１００によれば、検出した蛍光を高Ｓ／Ｎで増幅し定量性ある輝度信号を取得可能な光検出回路１１０により、レーザ走査型顕微鏡装置３０を介して標本を高感度かつ詳細に観察することができる。

以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、本発明を上記各実施形態および変形例に適用したものに限定されることなく、これらの実施形態および変形例を適宜組み合わせた実施形態に適用してもよく、特に限定されるものではない。

１，１０１Ａ，１０１Ｂ 光電変換素子（光電変換部）
３，３Ａ，３Ｂ 積分回路
１０ 光検出回路
１１ 第１コンデンサ
１３ 第１スイッチ（第１切替部）
１５ 第２コンデンサ
１７ 第２スイッチ（第２切替部）
２１ ＣＰＵ（制御部）
３０ レーザ走査型顕微鏡装置（顕微鏡装置）
１００ 顕微鏡システム
１０７ タイミング発生器（制御部）

Claims (3)

1. 受けた光量に応じた大きさの電流信号を出力する光電変換部と、
   該光電変換部から出力された電流信号を積分して積分値を出力する積分回路と、
   該積分回路による電流信号の積分動作を制御する制御部とを備え、
   前記積分回路が、前記光電変換部からの電流信号に応じた電荷を蓄積可能な第１コンデンサと、該第１コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第１切替部と、前記第１コンデンサから放電された電荷および前記光電変換部からの電流信号に応じた電荷を蓄積可能な第２コンデンサと、該第２コンデンサによる電荷の蓄積と蓄積した電荷の放電とを切り替える第２切替部とを備え、
   前記制御部が、前記第１コンデンサにより電荷を蓄積して前記第２コンデンサから電荷を放電させる第１積分期間と、前記第１コンデンサから電荷を放電させて前記第２コンデンサにより電荷を蓄積し、該第２コンデンサに蓄積された電荷に応じた前記積分値を出力させる第２積分期間と、前記第１コンデンサおよび前記第２コンデンサの両方から電荷を放電可能にする第３積分期間とを１ピクセルあたりのサンプリング周期中に交互に切り替えるよう前記第１切替部および前記第２切替部を制御する光検出回路。
2. いずれかの前記サンプリング周期が、時間間隔が最も短いサンプリング周期の整数倍以上の時間間隔を有する場合に、前記制御部が、前記いずれかのサンプリング周期中に前記第１積分期間と前記第２積分期間とを交互に切り替えた第１積分期間および第２積分期間の組が複数含まれるように前記第１切替部および前記第２切替部を制御し、このサンプリング周期において前記第１積分期間および第２積分期間の組ごとに得られる前記積分値を平均化する請求項１に記載の光検出回路。
3. 標本に光を照射して該標本からの光を集光させる顕微鏡装置と、
   該顕微鏡装置により集光された前記標本からの光を前記光電変換部により検出する請求項１または請求項２に記載の光検出回路とを備える顕微鏡システム。

Images