JP2015061342A - 電源回路および画像形成装置 - Google Patents

Abstract

【課題】電源回路の小型化および低消費電力化を図る。【解決手段】電圧源の正極端子と、ＧＮＤ端子または電源負極端子と、の間に設けられたスイッチ素子と、スイッチ素子を制御することで電流が供給されるトランス１３の１次巻き線１４と、を有する１次側回路１１と、１次側回路１１の動作によって誘起されるトランス１３の２次巻き線１５、ダイオードＤ、出力コンデンサＣｏ、２次側コンデンサＣｐ、を有し、２次巻き線１５の一方の出力が、ダイオードＤの陰極に接続、かつ出力コンデンサＣｏの一端に接続され、２次巻き線１５の他方の出力が、ダイオードＤの陽極、出力コンデンサＣｏの他端、ＧＮＤ端子または電源負極端子と、に接続された２次側出力回路１２と、を有し、２次側コンデンサＣｐは、２次巻き線１５の一方の出力とダイオードＤの陰極との間、もしくは、２次巻き線１５の他方の出力とダイオードＤの陽極との間に直列に接続される。【選択図】図１

Description

本発明は、電源回路および画像形成装置に関する。さらに詳述すると、家電製品や事務機器等の電子機器製品における電源制御装置に関するものであり、特に、絶縁型ＤＣ／ＤＣコンバータの小型化および高効率化技術に関する。

近年、地球温暖化による環境問題に対処するために、大量消費型社会から省エネ型社会への転換が切望されている。その一環として、一般家庭及び企業で使用される家電製品や事務機器等の電子機器製品の低消費電力化が進んでいる。このため、これらに使用されている電源装置においても電力変換効率の小型化および高効率化の要求が強く、特に、スイッチング損失の少ない電流共振型コンバータ電源が注目されている。この電流共振型コンバータとして、非特許文献１に紹介されているＬＬＣ電流共振型コンバータがある。

図６は従来のＬＬＣ電流共振型コンバータ９０の基本回路図であり、図７は重負荷でのＬＬＣ電流共振型コンバータ９０の動作を示すタイミングチャートである。

ここで、ＶＧ１はＭＯＳＦＥＴ（第１のスイッチ素子Ｑ１）のゲート信号、ＶＧ２はＭＯＳＦＥＴ（第２のスイッチ素子Ｑ２）のゲート信号、ＶＴはトランス１次側インダクタンスＬｒ（漏れインダクタンスＬｒ），Ｌｍ（励磁インダクタンスＬｍ）と共振コンデンサＣｒの直列回路の両端電圧、Ｉｃｒはこの直列回路に流れる電流、Ｖｃｒは共振コンデンサＣｒの両端電圧、Ｉｄ１とＩｄ２は出力整流ダイオードＤ１とＤ２それぞれに流れる電流である。

このＬＬＣ電流共振型コンバータ９０のスイッチング動作は、ＰＦＭ（パルス周波数変調（Pulse Frequency Modulation））コントローラ９１により、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを交互にＯＮ／ＯＦＦ制御することによりなされる。その切り替え間には、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２が共にＯＦＦとなるデッドタイム（図７中ｄ１，ｄ２の期間）が設けられる。

このデッドタイム期間中でのトランスへの電流供給は、第１のスイッチ素子Ｑ１のボティダイオード（期間ｄ１）もしくは第２のスイッチ素子Ｑ２のボディダイオード（期間ｄ２）によって行われ、直列回路の両端電圧ＶＴは、直流電圧源の出力端子Ｖ１もしくはＧＮＤにクランプされ、この第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２のドレイン・ソース間電圧がボディダイオードのＶＦ（ボディダイオードの順方向電圧）になっている状態で、第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２がＯＮするので、スイッチ素子によるスイッチング損失は非常に少なくすることができる。

また、ＬＬＣ電流共振型コンバータ９０の電流Ｉｃｒは、図７に示すように、漏れインダクタンスＬｒ、励磁インダクタンスＬｍと共振コンデンサＣｒよる共振、および２次側出力回路の状態によって共振状態が変化するものであり、次式（１）のときに基本成分である漏れインダクタンスＬｒと共振コンデンサＣｒによる共振成分が、２次側インダクタンスＬｓ１，Ｌｓ２に伝えられる。また、出力ダイオードＤ１，Ｄ２の電流Ｉｄ１，Ｉｄ２は正弦波の半波に近い状態になる。
｜ＶＴ−Ｖｃｒ｜＞（Ｖ２＋ＶＦ）×（ｎ／ｍ） ・・・（１）
但し、ｎ／ｍは、トランスの１次側巻き線のターン数／２次側巻き線のターン数（トランス巻き線比という）である（図６参照）。

したがって、このＬＬＣ電流共振型コンバータ９０は、ダイオードの極性反転による損失も非常に少なくすることができ、また、電流波形が正弦波に近いことから低ノイズ特性である。

しかしながら、上述のように電源装置への小型化の要求は強く、小型化に適したＬＬＣ電流共振型コンバータについても更なる小型化を図ることが望ましい。

これに対し、例えば、特許文献１には、直流電圧源の出力端子とＧＮＤ端子との間に直列接続された第１のスイッチ素子及び第２のスイッチ素子と、第１、第２のスイッチ素子の中点において第１、第２のスイッチ素子を交互にＯＮ／ＯＦＦすることで電流が供給される１次巻き線と、該１次巻き線に直列接続した第１のコンデンサとを備えて構成される電流共振回路と、該電流共振回路の共振動作によって電圧が誘起される２次巻き線と、該２次巻き線の出力を平滑する平滑回路と、を有した多重電流共振型コンバータであって、直流電圧源の出力端子と第１のスイッチ素子間にインダクタを挿入し、該インダクタからの出力とＧＮＤ端子間に第２、第３のコンデンサを直列接続し、該第２、第３のコンデンサの中点を電流共振回路に接続して構成される高調波用共振回路を備え、電流共振回路の共振電流に高調波用共振回路の共振電流を重畳することで、該共振電流のピーク電流を低減することを特徴とする多重電流共振型コンバータが開示されている。特許文献１の発明は、回路を簡略化するとともに低消費電力化を図っている。

ところで、図６に示したＬＬＣ電流共振型コンバータ９０は、上述のように、漏れインダクタンスＬｒと共振コンデンサＣｒの直列共振、およびスイッチング周波数によりトランス１次側電流が決定される方式である。

漏れインダクタンスＬｒは、図６に示されるようにトランス１次側と２次側の磁気結合には寄与しない成分であるため、トランス１次側の巻き線は、漏れインダクタンスを余分に巻く必要があり、トランスの体積が増え、小型化の阻害要因となっていた。すなわち、トランスの小型を図ることで、ＬＬＣ電流共振型コンバータの小型化を図ることが可能となる。

トランスの巻き線ターン数は、次式（２）で示されるトランス１次側の巻き線のターン数Ｎを、トランスコアの磁束密度がコアの断面積、および材料によって決まる飽和磁束密度を越えないように設定することが要求される。
Ｂ＝（Ｖ×ｔ／Ｎ×Ａｅ）×１０^８ ・・・（２）
但し、Ｂ：磁束密度
Ｖ：トランス１次側の両端電圧
ｔ：ｏｎ時間
Ｎ：巻き線ターン数
Ａｅ：トランスコアの断面積、である。

通常、トランスの小型化を行うには、トランスコアのサイズを小さくする（ステップ１）、トランスコアの飽和磁束密が下がる（ステップ２）、巻き線のターン数を増やし磁束密度を下げる（ステップ３）、の順序で行うことが考えられるが、トランス内にて巻き線が占める体積は限られているため、漏れインダクタンス成分を確保するために巻き線体積が増加することは望ましくないといえる。

一方、ＬＬＣ電流共振型コンバータのトランス２次側出力方式としては、図８に示すようなセンタータップ方式と、図９に示すようなブリッジ方式が知られている。なお、上記図６の例では、センタータップ方式を採用した例について説明している。

センタータップ方式では、図８に示すように、トランス９２の２次側の巻き線を２つとして、それぞれの極性を正用、負用に分離して、各々の出力は、ダイオード１個（Ｄ１またはＤ２）を経由して出力コンデンサＣｏで平滑化する構造としているので、トランス２次側から出力コンデンサＣｏまでの径路での電力損失はダイオード１個分の電力損失となる。

一方、ブリッジ方式では、図９に示すように、トランス９２の２次側の巻き線が１つであるため、出力は正負交互となり、ダイオードブリッジＤ１〜Ｄ４により整流して出力コンデンサＣｏで平滑する構造としているので、トランス２次側から出力コンデンサＣｏまでの径路での電力損失は、ダイオード２個分となり、センタータップ方式より電力損失が大きくなる。

上記特許文献１の発明によれば、多重電流共振型コンバータを簡略化してピーク電流を小さくし、低消費電力化を図っているが、トランスの２次側の巻き線が２つとなっているため、更なるトランスの小型化、回路の小型化について検討の余地が残されていた。

すなわち、トランスの小型化を図るためには、２次巻き線が半分となるブリッジ方式を採用することが有効である。しかしながら、低消費電力化のためには、出力ダイオードによる電力損失を低減させなければならない。

そこで本発明は、２次側出力回路においてトランスの構造を単層としてトランスを小型化するとともに、２次側出力回路での電力損失を低減させることができる電源回路を提供することを目的とする。

かかる目的を達成するため、本発明に係る電源回路は、電圧源の正極端子と、ＧＮＤ端子または電源負極端子と、の間に設けられたスイッチ素子と、前記スイッチ素子を制御することで電流が供給されるトランスの１次巻き線と、を有する１次側回路と、前記１次側回路の動作によって誘起されるトランスの２次巻き線、ダイオード、第１コンデンサ、第２コンデンサ、を有し、前記２次巻き線の一方の出力が、前記ダイオードの陰極に接続、かつ前記第１コンデンサの一端に接続され、前記２次巻き線の他方の出力が、前記ダイオードの陽極、前記第１コンデンサの他端、前記ＧＮＤ端子または電源負極端子と、に接続された２次側回路と、を有し、前記２次側回路の前記第２コンデンサは、前記２次巻き線の一方の出力と前記ダイオードの陰極との間、もしくは、前記２次巻き線の他方の出力と前記ダイオードの陽極との間に直列に接続されているものである。

本発明によれば、２次側出力回路においてトランスの構造を単層としてトランスを小型化するとともに、２次側出力回路での電力損失を低減させることができ、電源回路の小型化および低消費電力化を図ることができる。

本発明に係る電源回路の一実施形態を示す基本回路図であって、（ａ）トランスの２次側出力の極性が正の状態、（ｂ）トランスの２次側出力の極性が負の状態であるときを示す。 本発明に係る電源回路の他の実施形態を示す基本回路図である。 図２に示す動作条件時におけるトランス１次側の動作を示す波形図である。 図２に示す動作条件時におけるトランス２次側の動作を示す波形図である。 複合電流共振型スイッチング電源回路を電源制御装置として使用した画像形成装置の概略構造を示す模式図である。 従来のＬＬＣ電流共振型コンバータの基本回路図である。 重負荷での従来のＬＬＣ電流共振型コンバータの動作を示すタイミングチャートである。 ＬＬＣ電流共振型コンバータのトランス２次側出力方式であるセンタータップ方式の基本回路図である。 ＬＬＣ電流共振型コンバータのトランス２次側出力方式であるブリッジ方式の基本回路図である。

以下、本発明に係る構成を図１から図５に示す実施の形態に基づいて詳細に説明する。

（複合電流共振型スイッチング電源回路）
［第１の実施形態］
本実施形態に係る電源回路の一実施形態である複合電流共振型スイッチング電源回路（複合電流共振型スイッチング電源回路１０）は、例えば、図１に示すように、電圧源の正極端子（直流電圧源の出力端子）と、ＧＮＤ端子または電源負極端子と、の間に設けられたスイッチ素子と、スイッチ素子を制御（ＯＮ／ＯＦＦ制御）することで電流が供給されるトランス（トランス１３）の１次巻き線（１次巻き線１４）と、を有する１次側回路（１次側回路１１）と、１次側回路の動作によって誘起されるトランスの２次巻き線（２次巻き線１５）、ダイオード（ダイオードＤ）、第１コンデンサ（出力コンデンサＣｏ）、第２コンデンサ（２次側コンデンサＣｐ）、を有し、２次巻き線の一方の出力が、ダイオードの陰極に接続、かつ第１コンデンサの一端に接続され、２次巻き線の他方の出力が、ダイオードの陽極、第１コンデンサの他端、ＧＮＤ端子または電源負極端子と、に接続された２次側回路（２次側出力回路１２）と、を有し、２次側回路の第２コンデンサは、２次巻き線の一方の出力とダイオードの陰極との間、もしくは、２次巻き線の他方の出力とダイオードの陽極との間に直列に接続されているものである。なお、括弧内は実施形態での符号、適用例を示す。

また、図１に示すように、２次側回路（２次側出力回路１２）は、トランスの２次巻き線（２次巻き線１５）、インダクタンス（インダクタンスＬｏ）、ダイオード（ダイオードＤ）、出力平滑用の出力コンデンサ（出力コンデンサＣｏ）、２次側コンデンサ（２次側コンデンサＣｐ）を有しており、２次巻き線の一方の出力は、インダクタンスに接続されると共にダイオードの陰極に接続され、インダクタンスの他端は、出力コンデンサに接続され、２次巻き線の他方の出力は、２次側コンデンサに接続され、ダイオードの陽極、出力コンデンサ、および２次側コンデンサの他端は、ＧＮＤ端子に接続されている。

本実施形態に係る複合電流共振型スイッチング電源回路１０は、図１に示すように、トランス１３をブリッジ方式（図９）と同様、単層巻き線で構成して、２次側出力回路１２（２次側回路ともいう）をブリッジダイオードＤ、インダクタンスＬｏ、出力コンデンサＣｏ、２次側コンデンサＣｐによる構成としている。

図１（ａ）は、トランス１３の２次側出力の極性が正の状態、図１（ｂ）は、トランスの２次側出力の極性が負の状態であるときを示しており、図中矢印で電流ループの状態を併せて記している。

図１（ａ）に示すトランス１３の２次側出力の極性が正の状態では、トランス２次側から出力コンデンサＣｏまでの経路での電力損失はインダクタンスＬｏの抵抗損失のみであり、図１（ｂ）に示す負の状態では、電力損失は１個のダイオードＤに２倍の電流が流れるのでダイオードＤでの損失は２倍、また２次側コンデンサＣｐの等価直列抵抗（ＥＳＲ）による損失がある。

ここで、図１（ａ）の状態と図１（ｂ）の状態は、交互に生じるので、ダイオードＤの損失は平均１個分となり、トータルの損失としては、センタータップの損失に加えて、２次側コンデンサＣｐとインダクタンスＬｏのＥＳＲによる損失が増えることになる。

しかしながら、ＥＳＲによる損失は、ダイオードによる損失よりも十分小さいものであるため、図１に示す複合電流共振型スイッチング電源回路１０によれば、システム全体の電源効率の点から、簡易な構成かつ十分な損失の低減が可能となる。

また、漏れインダクタンスに関しては、図１（ａ）による２次側出力回路１２の場合、トランス１次側の等価回路（１次側回路１１）は、漏れインダクタンスＬｒ＋２次側インダクタンスＬｏ×（ｎ／ｍ）^２＋共振コンデンサＣｒの直列回路となる。

また、図１（ｂ）による２次側出力回路の場合、トランス１次側の等価回路は、漏れインダクタンスＬｒ＋２次側コンデンサＣｐ／（（ｎ／ｍ）^２）＋共振コンデンサＣｒの直列回路となっているので、漏れインダクタンスが小さい場合においても、インダクタンスＬｏの値、もしくは２次側コンデンサＣｐの値を調整することで、トランス１次側に流れる電流波形を最適化することが可能となる。

本実施形態に係る複合電流共振型スイッチング電源回路１０によれば、漏れインダクタンスを小さくすることができるとともに、トランス１３もブリッジ出力同様の単層巻きにて損失が少ない２次側出力回路１２の構成とすることができるので、トランス１３を小型化することができる。よって、複合電流共振型スイッチング電源回路１０の小型化および低消費電力化を図ることができる。

なお、図１に示す例では、２次側コンデンサＣｐは、２次巻き線１５の一方の出力とダイオードＤの陽極との間に直列に接続されているが、２次巻き線１５の他方の出力とダイオードＤの陰極との間に直列に接続されるものであっても良い。また、２次側コンデンサＣｐを、２次巻き線１５の一方の出力とダイオードＤの陽極との間、および２次巻き線１５の他方の出力とダイオードＤの陰極との間の双方にそれぞれ設けても良い。また、ＧＮＤ端子は、電圧源の基準となる電位であればよく、電源負極端子であっても良い。

なお、本発明に係る電源回路は、ＬＬＣ電流共振型コンバータ以外の２次側出力回路にも適用することができる。例えば、トランス１次側をフルブリッジ構成の回路として用いることも可能である。この場合、トランス１次側は、漏れインダクタンスを利用した回路ではないが、２次側出力を単層構造にできるため、ダイオードでの損失を軽減することができる。更には制御信号の時比率調整をすることで、２次側のダイオードに通電する電力比を小さくして損失を抑えることも可能となる。

［第２の実施形態］
以下、本発明に係る電源回路の他の実施形態について説明する。なお、上記実施形態と同様の点についての説明は適宜省略する。

本実施形態に係る電源回路の一実施形態としての複合電流共振型スイッチング電源回路は、例えば、図２に示すように、電圧源の正極端子（直流電圧源の出力端子）とＧＮＤ端子または電源負極端子と、の間に設けられた第１のスイッチ素子（第１のスイッチ素子Ｑ１）および第２のスイッチ素子（第２のスイッチ素子Ｑ２）と、第１、第２のスイッチ素子の中点から第１、第２のスイッチ素子を制御（ＯＮ／ＯＦＦ制御）することで電流が供給されるトランス（トランス１３）の１次巻き線（１次巻き線１４）と、１次巻き線に直列接続された共振コンデンサ（共振コンデンサＣｒ）を有する１次側回路（１次側回路１１）と、１次側回路の動作によって誘起されるトランスの２次巻き線（２次巻き線１５）、ダイオード（ダイオードＤｏ）、第１コンデンサ（出力コンデンサＣｏ）、第２コンデンサ（２次側コンデンサＣｐ）、を有し、２次巻き線の一方の出力が、ダイオードの陰極に接続、かつ第１コンデンサの一端に接続され、２次巻き線の他方の出力が、ダイオードの陽極、第１コンデンサの他端、ＧＮＤ端子または電源負極端子と、に接続された２次側回路（２次側出力回路１２）と、を有し、２次側回路の第２コンデンサは、２次巻き線の一方の出力とダイオードの陰極との間、もしくは、２次巻き線の他方の出力とダイオードの陽極との間に直列に接続されているものである。なお、図２には図３と図４の動作条件を併記している。

また、図２に示すように、２次側回路（２次側出力回路１２）は、トランスの２次巻き線（２次巻き線１５）、インダクタンス（インダクタンスＬｏ）、ダイオード（ダイオードＤｏ）、出力平滑用の出力コンデンサ（出力コンデンサＣｏ）、２次側コンデンサ（２次側コンデンサＣｐ）を有しており、２次巻き線の一方の出力は、インダクタンスに接続されると共にダイオードの陰極に接続され、インダクタンスの他端は、出力コンデンサに接続され、２次巻き線の他方の出力は、２次側コンデンサに接続され、ダイオードの陽極、出力コンデンサ、および２次側コンデンサの他端は、ＧＮＤ端子に接続されている。

また、図３は図２に示す動作条件時におけるトランス１次側の動作を示す波形図、図４は図２に示す動作条件時におけるトランス２次側の動作を示す波形図である。

本実施形態に係る複合電流共振型スイッチング電源回路１０のトランスの１次側回路１１は、図６に示した回路と略同様の回路構成であるが、漏れインダクタンスを十分小さい値としている。また、トランスの２次側出力回路１２は、第１の実施形態で説明した回路構成（図１）である。

また、本実施形態では、出力電圧を２４Ｖとし、出力電圧からエラーアンプ１７と絶縁用のフォトカプラ１８を経由してＰＦＭコントローラ１９にフィードバック信号を与えている。ＰＦＭコントローラ１９では、このフィードバック信号に基づいて周波数を可変して、第１のスイッチ素子Ｑ１および第２のスイッチ素子Ｑ２を制御する。

先ず、トランスの１次側回路１１について説明する。Ｑ１，Ｑ２はスイッチ素子（第１、第２のスイッチ素子）であり、ＰＦＭコントローラ１９により、図３に示すＶＱ１ｇ，ＶＱ２ｇのタイミングにて交互にＯＮ／ＯＦＦ制御がされる。また、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２のＯＮ期間が重ならないようにデットタイムｄが設けられており、このときに１次側回路１１の漏れインダクタンスＬｒ，励磁インダクタンスＬｍと共振コンデンサＣｒの直列回路には、電圧はＶＴが加わる。

また、第１、第２のスイッチ素子Ｑ１，Ｑ２に流れる電流波形はそれぞれＩＱ１ｄｓとＩＱ２ｄｓである。ここで、ＩＱ１ｄｓは、トランス２次側出力のインダクタンスＬｏの時定数がスイッチング周期より十分大きいため、第１のスイッチ素子Ｑ１のＯＮ期間での電流上昇が直線に近い波形となっている。また、ＩＱ２ｄｓは、漏れインダクタンスＬｒと２次側コンデンサＣｐ、共振コンデンサＣｒによる共振波形となっている。すなわち、第２のスイッチ素子Ｑ２のＯＮ時の動作では、漏れインダクタンスＬｒが必要であるが、２次側コンデンサＣｐと共振コンデンサＣｒの合成値を十分大きくすることで、漏れインダクタンスＬｒの値を小さくすることができる。

なお、ＩＣｒは共振コンデンサＣｒに流れる電流波形であり、ＩＱ１ｄｓとＩＱ２ｄｓの合成電流波形である。

また、本実施形態に係る回路構成によれば、インダクタンスＬｏの時定数及びインダクタンスＬｒと２次側コンデンサＣｐ、共振コンデンサＣｒの共振動作によって、トランス１次側でのＺＶＳ（Zero Voltage Switching）動作が可能となる（図３）。

次に、トランスの２次側出力回路１２について説明する。図４に示すＶＤｏはダイオードＤｏの両端電圧であり、インダクタンスＬｏの出力電圧は２４Ｖである。このとき、インダクタンスＬｏに流れる電流がＩＬｏであり、その平均電流は、負荷電流と一致する。また、図中、ＩＤｏはダイオードＤｏに流れる電流を示し、ＩＴｒｏはトランスの２次側に流れる電流を示している。

本実施形態に係る複合電流共振型スイッチング電源回路１０によれば、第１の実施形態と同様に、トランスを小型化することができ、複合電流共振型スイッチング電源回路の小型化および低消費電力化を図ることができる。

［第３の実施形態］
第２の実施形態では、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２の時比率が同じである場合について説明したが、図１（ａ），（ｂ）それぞれの状態で電流ループは異なるため、図１（ａ），（ｂ）それぞれの状態から時比率を最適化して用いても良い。

すなわち、例えば、図２に示したダイオードＤｏの電流波高値を下げる場合、第１のスイッチ素子Ｑ１のＯＮ期間を短くし、第２のスイッチ素子Ｑ２のＯＮ期間を長くする。この場合、時比率が同じ場合と比較するとトランス１次側では、共振コンデンサＣｒの入力電流と出力電流の総和が等しくなるように共振コンデンサＣｒの電位が下がり、第１のスイッチ素子Ｑ１のＯＮ時のトランス１次側の両端電圧は高く、第２のスイッチ素子Ｑ２のＯＮ時のトランス１次側の両端電圧は低くなる。

その結果、トランス２次側の両端電圧も変化するので、図１（ａ）の状態では電圧が高くなり、図１（ｂ）の状態では電圧が低くなり、２次側コンデンサＣｐに印加される電流の波高値も低くなるのでので、ダイオードＤｏに流れる電流ＩＤｏも低くなる。

このように、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２の時比率を制御することで、トランス２次側のピーク電流を調整することができるので、トランス２次側でのエネルギー損失を低減することが可能となる。

［第４の実施形態］
また、第２の実施形態に示す回路構成では、ダイオードＤｏはアノードがＧＮＤに接地されており、ダイオードＤｏを流れる電流ＩＤｏもＺＣＳ（Zero Current Switching）動作が可能である（図４）。

したがって、ダイオードＤｏをスイッチ素子（第３のスイッチ素子）に置換することも好ましい。このスイッチ素子として、例えば、同期整流用のＭＯＳＦＥＴを用いることで、２次側出力回路１２のダイオードＤが、損失が少ないＭＯＳＦＥＴに置き換えられるので、トランスの２次側出力回路１２でのエネルギー損失をさらに低減することが可能となる。

（画像形成装置）
図５は、本発明に係る複合電流共振型スイッチング電源回路を電源制御装置として備える画像形成装置の概略構造を示す模式図である。

画像形成装置１００は、レーザにより感光体に潜像を書き込むレーザ書き込み部１０１と、レーザ書き込み部１０１により表面に帯電された電荷を露光し、潜像を形成する感光体１０２と、感光体１０２上の残存トナーを除去するクリーナ１０３と、感光体１０２上を一様に帯電する帯電チャージャ１０４と、感光体の潜像にトナー像を形成する現像器１０５と、トナー像を記録紙に転写する転写ドラム１０６と、トナー像を記録紙側に引き寄せるための電荷を発生する転写チャージャ１０７と、記録紙上に転写されたトナー像を固着する定着装置１０８と、外部からの記録情報を制御する情報処理部１０９と、記録紙を収納し、１枚ずつ給紙する給紙装置１１０と、定着された記録紙を排紙する排紙トレイ１１１と、外部とのインターフェースを司る通信ポート１１２と、電源制御装置１１３と、を備えている。図中、点線で囲む部分が画像形成プロセス部を構成する。

ここで、電源制御装置１１３として、上記実施形態に係る複合電流共振型スイッチング電源回路１０を用いることで、小型化および低消費電力化を図った電源装置を備えた画像形成装置１００を構成することができる。なお、画像形成装置１００の各構成の詳細および動作については、公知のものでよく、説明を省略する。

尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。

１０ 複合電流共振型スイッチング電源回路
１１ １次側回路
１２ ２次側出力回路
１３ トランス
１４ １次巻き線
１５ ２次巻き線
１６ 負荷
１７ エラーアンプ
１８ フォトカプラ
１９ ＰＦＭコントローラ
１００ 画像形成装置
１０１ レーザ書き込み部
１０２ 感光体
１０３ クリーナ
１０４ 帯電チャージャ
１０５ 現像器
１０６ 転写ドラム
１０７ 転写チャージャ
１０８ 定着装置
１０９ 情報処理部
１１０ 給紙装置
１１１ 排紙トレイ
１１２ 通信ポート
１１３ 電源制御装置

特開２０１１−１３９５８７号公報

トランジスタ技術増刊「電源回路設計２００９」ＣＱ出版 ｐｐ．１９１−２０４ ［ＬＬＣ共振コンバータの設計］ 森田 浩一

Claims (6)

1. 電圧源の正極端子と、ＧＮＤ端子または電源負極端子と、の間に設けられたスイッチ素子と、前記スイッチ素子を制御することで電流が供給されるトランスの１次巻き線と、を有する１次側回路と、
   前記１次側回路の動作によって誘起されるトランスの２次巻き線、ダイオード、第１コンデンサ、第２コンデンサ、を有し、前記２次巻き線の一方の出力が、前記ダイオードの陰極に接続、かつ前記第１コンデンサの一端に接続され、前記２次巻き線の他方の出力が、前記ダイオードの陽極、前記第１コンデンサの他端、前記ＧＮＤ端子または電源負極端子と、に接続された２次側回路と、を有し、
   前記２次側回路の前記第２コンデンサは、前記２次巻き線の一方の出力と前記ダイオードの陰極との間、もしくは、前記２次巻き線の他方の出力と前記ダイオードの陽極との間に直列に接続されていることを特徴とする電源回路。
2. 電圧源の正極端子と、ＧＮＤ端子または電源負極端子と、の間に設けられた第１のスイッチ素子および第２のスイッチ素子と、前記第１、第２のスイッチ素子の中点から前記第１、第２のスイッチ素子を制御することで電流が供給されるトランスの１次巻き線と、前記１次巻き線に直列接続された共振コンデンサを有する１次側回路と、
   前記１次側回路の動作によって誘起されるトランスの２次巻き線、ダイオード、第１コンデンサ、第２コンデンサ、を有し、前記２次巻き線の一方の出力が、前記ダイオードの陰極に接続、かつ前記第１コンデンサの一端に接続され、前記２次巻き線の他方の出力が、前記ダイオードの陽極、前記第１コンデンサの他端、前記ＧＮＤ端子または電源負極端子と、に接続された２次側回路と、を有し、
   前記２次側回路の前記第２コンデンサは、前記２次巻き線の一方の出力と前記ダイオードの陰極との間、もしくは、前記２次巻き線の他方の出力と前記ダイオードの陽極との間に直列に接続されていることを特徴とする電源回路。
3. 前記第１、第２のスイッチ素子をＯＮ／ＯＦＦ制御する際の各スイッチ素子の時比率を制御可能とすることを特徴とする請求項２に記載の電源回路。
4. 前記２次側回路の前記第２コンデンサを、前記２次巻き線の一方の出力と前記ダイオードの陰極との間、および前記２次巻き線の他方の出力と前記ダイオードの陽極との間にそれぞれ直列に接続したことを特徴とする請求項１から３までのいずれかに記載の電源回路。
5. 前記２次側回路の前記ダイオードをスイッチ素子に置換したことを特徴とする請求項１から４までのいずれかに記載の電源回路。
6. 請求項１から５までのいずれかに記載の電源回路を電源制御装置として備えたことを特徴とする画像形成装置。