JP2015216748A - スイッチング電源回路および画像形成装置 - Google Patents

Abstract

【課題】スイッチング電源回路の小型化および低消費電力化を図る。【解決手段】絶縁型のスイッチング電源回路２０であって、トランス２３の２次側出力回路２２は、トランス２３の２次側巻き線として、巻き線ｍと巻き線ｋを有し、巻き線ｍと巻き線ｋとは、極性が異なるように直列で接続されるとともに、接続される中点には２次側コンデンサＣｐが接続され、２次側コンデンサＣｐの他点はＧＮＤに接続され、接続された巻き線ｍと巻き線ｋの一方には、ダイオードＤのカソードが接続され、ダイオードＤのアノードはＧＮＤに接続され、接続された巻き線ｍと巻き線ｋの他方には、インダクタンスＬｏが接続され、インダクタンスＬｏの他点は出力コンデンサＣｏと接続されている。【選択図】図３

Description

本発明は、スイッチング電源回路および画像形成装置に関する。

近年、地球温暖化による環境問題に対処するために、大量消費型社会から省エネ型社会への転換が切望されている。その一環として、一般家庭及び企業で使用される家電製品や事務機器等の電子機器製品の低消費電力化が進んでいる。このため、これらに使用されている電源装置においても電力変換効率の小型化および高効率化の要求が強い。

絶縁型のスイッチング電源回路として、従来、フォワード型コンバータやフライバック型コンバータが知られている。また、スイッチング損失の少ない電流共振型コンバータとして、非特許文献１に開示されるようなＬＬＣ電流共振型コンバータが知られている。

図１０は従来のＬＬＣ電流共振型コンバータ９０の基本回路図であり、図１１は重負荷でのＬＬＣ電流共振型コンバータ９０の動作を示すタイミングチャートである。

図１１に示す、ＶＧ１はＭＯＳＦＥＴ（第１のスイッチ素子Ｑ１）のゲート信号、ＶＧ２はＭＯＳＦＥＴ（第２のスイッチ素子Ｑ２）のゲート信号、ＶＴはトランス１次側インダクタンスＬｒ（漏れインダクタンスＬｒ），Ｌｍ（励磁インダクタンスＬｍ）と共振コンデンサＣｒの直列回路の両端電圧、Ｉｃｒはこの直列回路に流れる電流、Ｖｃｒは共振コンデンサＣｒの両端電圧、Ｉｄ１とＩｄ２は出力整流ダイオードＤ１とＤ２それぞれに流れる電流である。

このＬＬＣ電流共振型コンバータ９０のスイッチング動作は、ＰＦＭ（パルス周波数変調（Pulse Frequency Modulation））コントローラ９１により、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２とを交互にＯＮ／ＯＦＦ制御することによりなされる。その切り替え間には、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２が共にＯＦＦとなるデッドタイム（図１１中ｄ１，ｄ２の期間）が設けられる。

このデッドタイム期間中でのトランスへの電流供給は、第１のスイッチ素子Ｑ１のボティダイオード（期間ｄ１）もしくは第２のスイッチ素子Ｑ２のボディダイオード（期間ｄ２）によって行われ、直列回路の両端電圧ＶＴは、直流電圧源の出力端子Ｖ１もしくはＧＮＤにクランプされ、この第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２のドレイン・ソース間電圧がボディダイオードのＶＦ（ボディダイオードの順方向電圧）になっている状態で、第１のスイッチ素子Ｑ１または第２のスイッチ素子Ｑ２がＯＮするので、スイッチ素子によるスイッチング損失は非常に少なくすることができる。

また、ＬＬＣ電流共振型コンバータ９０の電流Ｉｃｒは、図１１に示すように、漏れインダクタンスＬｒ、励磁インダクタンスＬｍと共振コンデンサＣｒよる共振、および２次側出力回路の状態によって共振状態が変化するものであり、次式（１）のときに基本成分である漏れインダクタンスＬｒと共振コンデンサＣｒによる共振成分が、２次側インダクタンスＬｓ１，Ｌｓ２に伝えられる。また、出力ダイオードＤ１，Ｄ２の電流Ｉｄ１，Ｉｄ２は正弦波の半波に近い状態になる。
｜ＶＴ−Ｖｃｒ｜＞（Ｖ２＋ＶＦ）×（ｎ／ｍ） ・・・（１）
但し、ｎ／ｍは、トランスの１次側巻き線のターン数／２次側巻き線のターン数（トランス巻き線比）である。

また、特許文献１には、直流電圧源の出力端子とＧＮＤ端子との間に直列接続された第１のスイッチ素子及び第２のスイッチ素子と、第１、第２のスイッチ素子の中点において第１、第２のスイッチ素子を交互にＯＮ／ＯＦＦすることで電流が供給される１次巻き線と、該１次巻き線に直列接続した第１のコンデンサとを備えて構成される電流共振回路と、該電流共振回路の共振動作によって電圧が誘起される２次巻き線と、該２次巻き線の出力を平滑する平滑回路と、を有し、直流電圧源の出力端子と第１のスイッチ素子間にインダクタを挿入し、該インダクタからの出力とＧＮＤ端子間に第２、第３のコンデンサを直列接続し、該第２、第３のコンデンサの中点を電流共振回路に接続して構成される高調波用共振回路を備え、電流共振回路の共振電流に高調波用共振回路の共振電流を重畳することで、該共振電流のピーク電流を低減することを特徴とする多重電流共振型コンバータが開示されている。

図１０に示したＬＬＣ電流共振型コンバータ９０は、スイッチ素子Ｑ１，Ｑ２のスイッチング損失が少なく、出力ダイオードも電流波形が正弦波状になることで、リカバリー電流などが生じず、損失が少ない高効率なスイッチング電源となっている。また、スイッチング損失が少ないことで放熱板が小さくでき、小型化を図ることもできる。また、特許文献１の多重電流共振型コンバータでは、回路を簡略化してピーク電流を小さくして低消費電力化を図っている。

しかしながら、上記の従来の技術では、更なる回路の小型化および低消費電力化について検討の余地が残されていた。

そこで本発明は、回路の小型化および低消費電力化を図ることができるスイッチング電源回路を提供することを目的とする。

かかる目的を達成するため、本発明に係るスイッチング電源回路は、絶縁型のスイッチング電源回路であって、該スイッチング電源回路のトランスの２次側出力回路は、前記トランスの２次側巻き線として、第１巻き線と第２巻き線を有し、前記第１巻き線と前記第２巻き線とは、極性が異なるように直列で接続されるとともに、接続される中点には第１コンデンサが接続され、該第１コンデンサの他点はＧＮＤに接続され、接続された前記第１巻き線と前記第２巻き線の一方には、ダイオードのカソードが接続され、該ダイオードのアノードはＧＮＤに接続され、接続された前記第１巻き線と前記第２巻き線の他方には、インダクタンスが接続され、該インダクタンスの他点は第２コンデンサと接続されているものである。

本発明によれば、スイッチング電源回路の小型化および低消費電力化を図ることができる。

基本構成に係るスイッチング電源回路の回路図であって、（ａ）トランスの２次側出力の極性が正の状態、（ｂ）トランスの２次側出力の極性が負の状態であるときを示す。 センタータップ方式のＬＬＣ電流共振型コンバータのトランス２次側の回路図である。 スイッチング電源回路の２次側出力回路を示す基本回路図であって、（ａ）１次側電流が正の状態、（ｂ）１次側電流が負の状態であるときを示す。 第１の実施形態に係るスイッチング電源回路の基本回路図である。 図４に示す動作条件時における１次側回路での動作を示す波形図である。 図４に示す動作条件時における２次側出力回路での動作を示す波形図である。 第２の実施形態に係るスイッチング電源回路の基本回路図である。 図７に示す動作条件時におけるスイッチング電源回路の動作を示す波形図である。 スイッチング電源回路を電源制御装置として使用した画像形成装置の概略構造を示す模式図である。 従来のＬＬＣ電流共振型コンバータの基本回路図である。 重負荷での従来のＬＬＣ電流共振型コンバータの動作を示すタイミングチャートである。

以下、本発明に係る構成を図１から図９に示す実施の形態に基づいて詳細に説明する。

［基本構成］
本発明に係るスイッチング電源回路の説明に先立って、本願発明者が先に発明した前提となる構成（基本構成という）について、図１を参照して説明する。図１は、基本構成に係るスイッチング電源回路の回路図である。

スイッチング電源回路１０の１次側回路１１は、電圧源の正極端子（直流電圧源の出力端子）と、ＧＮＤ端子または電源負極端子と、の間に設けられたスイッチ素子と、を備え、スイッチ素子を制御（ＯＮ／ＯＦＦ制御）することでトランス１３の１次側巻き線１４に電流が供給されるようになっている。例えば、１次側回路１１は、図１０に示した回路と略同様の回路構成とすればよい。

また、２次側出力回路１２には、１次側回路１１の動作によって誘起されるトランス１３の２次側巻き線１５、インダクタンスＬｏ、ダイオードＤ、出力平滑用の出力コンデンサＣｏ、２次側コンデンサＣｐが設けられる。２次側出力回路１２において、２次側巻き線１５の一方の出力は、インダクタンスＬｏに接続されると共にダイオードＤの陰極（カソード）に接続され、インダクタンスＬｏの他端は、出力コンデンサＣｏに接続され、２次側巻き線１５の他方の出力は、２次側コンデンサＣｐに接続され、ダイオードＤの陽極（アノード）、出力コンデンサＣｏ、および２次側コンデンサＣｐの他端は、ＧＮＤ端子に接続されている。

このスイッチング電源回路１０は、図１に示すように、トランス１３をブリッジ方式と同様、単層巻き線で構成して、２次側出力回路１２をブリッジダイオードＤ、インダクタンスＬｏ、出力コンデンサＣｏ、２次側コンデンサＣｐによる構成としている。

なお、図１（ａ）は、トランス１３の２次側出力の極性が正の状態、図１（ｂ）は、トランスの２次側出力の極性が負の状態であるときを示しており、図中矢印で電流ループの状態を併せて記している。

図１（ａ）に示すトランス１３の２次側出力の極性が正の状態では、トランス２次側から出力コンデンサＣｏまでの経路での電力損失はインダクタンスＬｏの抵抗損失のみであり、図１（ｂ）に示す負の状態では、電力損失は１個のダイオードＤに２倍の電流が流れるのでダイオードＤでの損失は２倍、また２次側コンデンサＣｐの等価直列抵抗（ＥＳＲ）による損失がある。

ここで、図１（ａ）の状態と図１（ｂ）の状態は、交互に生じるので、ダイオードＤの損失は平均１個分となり、トータルの損失としては、センタータップの損失に加えて、２次側コンデンサＣｐとインダクタンスＬｏのＥＳＲによる損失が増えることになる。

しかしながら、ＥＳＲによる損失は、ダイオードによる損失よりも十分小さいものであるため、図１に示すスイッチング電源回路１０によれば、システム全体の電源効率の点から、簡易な構成かつ十分な損失の低減が可能となる。

また、１次側回路１１を図１０に示した回路と同様の回路構成とした場合、漏れインダクタンスに関しては、図１（ａ）による２次側出力回路１２の場合、トランス１次側の等価回路（１次側回路１１）は、漏れインダクタンスＬｒ＋インダクタンスＬｏ×（ｎ／ｍ）^２＋共振コンデンサＣｒの直列回路となる。

また、図１（ｂ）による２次側出力回路の場合、トランス１次側の等価回路は、漏れインダクタンスＬｒ＋２次側コンデンサＣｐ／（（ｎ／ｍ）^２）＋共振コンデンサＣｒの直列回路となっているので、漏れインダクタンスが小さい場合においても、インダクタンスＬｏの値、もしくは２次側コンデンサＣｐの値を調整することで、トランス１次側に流れる電流波形を最適化することが可能となる。

このスイッチング電源回路１０によれば、漏れインダクタンスを小さくすることができるとともに、トランス１３もブリッジ出力同様の単層巻きにて損失が少ない２次側出力回路１２の構成とすることができるので、トランス１３を小型化することができる。よって、スイッチング電源回路１０の小型化および低消費電力化を図ることができる。

なお、図１に示す例では、２次側コンデンサＣｐは、２次側巻き線１５の一方の出力とダイオードＤの陽極との間に直列に接続されているが、２次側巻き線１５の他方の出力とダイオードＤの陰極との間に直列に接続されるものであっても良い。また、２次側コンデンサＣｐを、２次側巻き線１５の一方の出力とダイオードＤの陽極との間、および２次側巻き線１５の他方の出力とダイオードＤの陰極との間の双方にそれぞれ設けても良い。また、ＧＮＤ端子は、電圧源の基準となる電位であればよく、電源負極端子であっても良い。

［第１の実施形態］
ＬＬＣ電流共振型コンバータのトランス２次側出力方式としては、図２に示すようなセンタータップ方式が知られている。センタータップ方式では、図２に示すように、トランス１７の２次側の巻き線を２つとして、それぞれの極性を正用、負用に分離して、各々の出力は、ダイオード１個（Ｄ１またはＤ２）を経由して出力コンデンサＣｏで平滑化する構造としているので、トランス２次側から出力コンデンサＣｏまでの径路での電力損失はダイオード１個分の電力損失となる。

これに対し、上記基本構成に係るスイッチング電源回路１０は、トランス１３の２次側巻き線１５を１つとし、２次側出力回路１２を、２次側コンデンサＣｐ、ダイオードＤ、インダクタンスＬｏ、出力コンデンサＣｏで構成することで、図２に示すようなセンタータップ出力方式と同等の効率で、かつトランス１３の２次側巻き線１５が半減することからトランス１３の更なる小型化を実現している。

しかしながら、上記基本構成に係るスイッチング電源回路１０では、インダクタンスＬｏは、スイッチング周波数に対して十分な時定数が必要であり、また、出力の直流電流が重畳するためコアの磁気飽和を防ぐ必要があり、インダクタンスＬｏの外形が大きくなってしまう。

そこで、本実施形態に係るスイッチング電源回路は、絶縁型のスイッチング電源回路（スイッチング電源回路２０）であって、該スイッチング電源回路のトランス（トランス２３）の２次側出力回路（２次側出力回路２２）は、トランスの２次側巻き線として、第１巻き線と第２巻き線（２次側巻き線２５（巻き線ｍ）、２次側巻き線２６（巻き線ｋ））を有し、第１巻き線と第２巻き線とは、極性が異なるように直列で接続されるとともに、接続される中点には第１コンデンサ（２次側コンデンサＣｐ）が接続され、該第１コンデンサの他点はＧＮＤに接続され、接続された第１巻き線と第２巻き線の一方には、ダイオード（ダイオードＤ）のカソードが接続され、該ダイオードのアノードはＧＮＤに接続され、接続された第１巻き線と第２巻き線の他方には、インダクタンス（インダクタンスＬｏ）が接続され、該インダクタンスの他点は第２コンデンサ（出力コンデンサＣｏ）と接続されているものである。なお、括弧内は実施形態での符号、適用例を示す。また、図１に示したスイッチング電源回路１０と同様の点についての説明は省略する。

スイッチング電源回路２０の２次側出力回路２２の詳細を図３に示す。このスイッチング電源回路２０は、図３に示すように、図１に示したスイッチング電源回路１０の２次側出力回路１２のトランス１３の２次側巻き線１５（巻き線ｍ、２次側巻き線２５）に巻き線ｋ（２次側巻き線２６）を加えるとともに、巻き線ｋは、巻き線ｍに対してターン数を十分少なくしたものである。なお、１次側回路２１はＬＬＣ電流共振型電源の１次側回路とする。

ここで、図３（ａ）は、１次側電流が（＋）の状態、図３（ｂ）は、１次側電流が（−）の状態であるときを示している。

図３（ｂ）に示す１次側電流が（−）の状態において、２次側コンデンサＣｐは巻き線ｎ：ｍに対応した電圧でチャージされる。このときの電圧値はＶｍ≒ＶＣｏになる。巻き線ｋはインダクタンスＬｏにより電流が＋から−に向けて流れ、インダクタンスＬｏに加わる電圧は、Ｖｍ−Ｖｋになる。

また、図３（ａ）に示す１次側電流が（＋）の状態において、巻き線ｋとｍはそれぞれ極性が反転するが、巻き線ｍはダイオードＤがあるため通電できず、２次側コンデンサＣｐの電圧はＶｍを維持し、これに巻き線ｋの電圧Ｖｋが加わるため、インダクタンスＬｏに加わる電圧は、Ｖｍ＋Ｖｋとなる。

すなわち、スイッチング電源回路２０では、Ｖｍ≒ＶＣｏなのでインダクタンスＬｏの両端電圧は±Ｖｋとなり、巻き線ｋのターン数が巻き線ｍに対して十分少ない場合、Ｌｏの電位差が小さく、図１に示したスイッチング電源回路１０に比べて、同じ時定数であってもインダクタンス値を十分小さくすることできる。したがって、出力インダクタンスのコアギャップを大きくしてコアサイズを小さくし、小型化することが可能となる。

図４に、図３に示した２次側出力回路２２を有するスイッチング電源回路２０の回路図を示す。また、図５は図４に示す動作条件時における１次側回路２１での動作を示す波形図、図６は図４に示す動作条件時における２次側出力回路２２での動作を示す波形図である。

本実施形態に係るスイッチング電源回路２０の１次側回路２１は、図１０に示した回路と略同様のＬＬＣ電流共振型電源回路とした回路構成である。また、トランスの２次側出力回路２２は、図３で説明した回路構成である。

また、本実施形態では、出力電圧を２４Ｖ、出力電流を２０Ａとして定数を設定しており、出力電圧からエラーアンプ２８と絶縁用のフォトカプラ２９を経由してＰＦＭコントローラ３０にフィードバック信号を与えている。ＰＦＭコントローラ３０では、このフィードバック信号に基づいて周波数を可変して、第１のスイッチ素子Ｑ１および第２のスイッチ素子Ｑ２を制御する。

先ず、１次側回路２１について説明する。第１のスイッチ素子Ｑ１および第２のスイッチ素子Ｑ２はＰＦＭコントローラ３０により、図５に示すＶＱ１ｇ，ＶＱ２ｇのタイミングにて交互にＯＮ／ＯＦＦ制御がされる。また、第１のスイッチ素子Ｑ１と第２のスイッチ素子Ｑ２のＯＮ期間が重ならないようにデットタイムｄが設けられている。

また、第１、第２のスイッチ素子Ｑ１，Ｑ２に流れる電流波形はそれぞれＩＱ１ｄｓとＩＱ２ｄｓである。ここで、ＩＱ１ｄｓは、２次側出力回路２２のインダクタンスＬｏのインダクタンス値が電流負荷として見えている波形となっている。また、ＩＱ２ｄｓは、漏れインダクタンスＬｒと２次側コンデンサＣｐ、共振コンデンサＣｒによる共振波形となっている。

また、ＩＣｒは共振コンデンサＣｒに流れる電流波形であり、ＩＱ１ｄｓとＩＱ２ｄｓの合成電流波形である。

このスイッチング電源回路２０によれば、インダクタンスＬｏの時定数及びインダクタンスＬｒと２次側コンデンサＣｐ、共振コンデンサＣｒの共振動作によって、トランス１次側でのＺＶＳ（Zero Voltage Switching）動作が可能となる（図５）。

次に、２次側出力回路２２について説明する。図６に示すＶｎ，Ｖｋ，Ｖｍはそれぞれ巻き線ｎ（２次側巻き線２４），巻き線ｋ，巻き線ｍに生じる両端電圧である。また、ＶＣｐは２次側コンデンサＣｐの電圧波形、ＩＣｐは２次側コンデンサＣｐの電流波形である。また、ＩＬｏはインダクタンスＬｏに流れる電流波形である。巻き線ｎ，ｋ，ｍのターン数は、巻き線ｎ＞巻き線ｍ＞巻き線ｋであって、ここでは、それぞれ３３ターン、１ターン、６ターンの巻き数とした。Ｖｎ，Ｖｋ，Ｖｍの電圧も巻き線の比に概算一致している。

また、ＯＮ期間の電圧値はＶｎに生じる電圧が基準となりＶｋ，Ｖｍに生じる電圧が決定するが、ＯＦＦ期間ではＶｍが出力電圧に近い２４Ｖ付近でクランプされるため、Ｖｍに生じる電圧が基準となり、Ｖｎ，Ｖｋで生じる電圧が決定される。

スイッチング電源回路２０では、図３（ｂ）に示す１次側電流が（−）の状態（図６のＯＦＦ期間）に示すように、トランス２３の巻き線ｎと巻き線ｋの電圧極性と電流がそれぞれ同じ方向であり、トランスコアには巻き線ｎと巻き線ｋで生じた磁束を加算した磁束が生じる。そして、巻き線ｍでは、この磁束に対して打ち消す方向に電流が流れる動作になる。このようにエネルギーバランスが不均一になるが、１次側回路２１の共振コンデンサＣｒの電位によって均されるため回路の動作には影響を与えない。

また、スイッチング電源回路２０では、インダクタンスＬｏにはＶＣｐにＶｋを加算した電圧が加わることになる。ここで、ＶＣｐ≒ＶＣｏであるのでインダクタンスＬｏの両端電圧はＶＬｏ≒Ｖｋになる。そして、インダクタンスＬｏに流れる電流は、ＶＬｏ＝Ｌｏｄｉ／ｄｔであるため、ＶＬｏが小さくなった分、インダクタンスＬｏのインダクタンス値を小さくすることができ、インダクタンスの小型化を図ることができる。なお、インダクタンスのコアギャップや巻き線ターン数の最適化を行うことでインダクタンスＬｏを小さくすることができる。

以上説明したように、本実施形態に係るスイッチング電源回路２０では、２次側出力回路２２において、インダクタンスＬｏに加わる電位差を小さくすることができるため、インダクタンス値を小さく設定することができ、インダクタンスＬｏの小型化を図ることができる。例えば、同じスイッチング周波数、出力条件であれば、図１に示したスイッチング電源回路１０におけるインダクタンスＬｏよりも外形を小型化することが可能となる。以上より、スイッチング電源回路の低消費電力化を図るとともに、小型化を図ることができる。

［第２の実施形態］
以下、本発明に係るスイッチング電源回路の他の実施形態について説明する。なお、第１の実施形態と同様の点についての説明は適宜省略する。

本実施形態に係るスイッチング電源回路は、フォワード型電源回路またはフライバック型電源回路の２次側出力回路として、上述のスイッチング電源回路２０の２次側出力回路２２を備えるものである。

図５に示した第１の実施形態のスイッチング電源回路２０では、１次側回路２１がＬＬＣ電流共振型電源回路である例を説明した。ここで、スイッチング電源回路２０の２次側出力回路２２は、インダクタンスＬｏを要するフォワード型電源回路に近い動作をするものであって、フォワード型電源回路の２次側出力回路に適用することもできる。

この場合、従来のフォワード型電源回路と比較して、励磁電流が巻き線ｍに流れるためリセット回路が不要になる。また、インダクタンスＬｏのフリーホイールダイオードは不要となり、第１の実施形態と同様にインダクタンスＬｏの小型化が可能となる。

図７は、第２の実施形態に係るスイッチング電源回路４０の回路図を示す。スイッチング電源回路４０の２次側出力回路２２は、第１の実施形態で説明したスイッチング電源回路２０の２次側出力回路２２と同構成である。また、１次側回路３１は、フォワード型電源回路のリセット回路を削除した回路であって、フライバック型電源回路の１次側回路と同等の構成である。また、制御方式は、フライバック型電源回路やフォワード型電源回路と同様に、スイッチ素子Ｑ１がＯＮの時に１次側回路３１から２次側出力回路２２へのエネルギー伝達を行うのでＰＷＭ制御となる。

スイッチング電源回路４０は、出力電圧を５．１Ｖ、出力電流を２０Ａとして定数を設定しており、出力電圧からエラーアンプ２８と絶縁用のフォトカプラ２９を経由してＰＷＭコントローラ３２によりスイッチ素子Ｑ１を制御している。また、巻き線ｎ，ｋ，ｍのターン数は、ここでは、それぞれ７３ターン、１ターン、６ターンの巻き数とした。

図８は図７に示す動作条件時におけるスイッチング電源回路の動作を示す波形図である。

スイッチ素子Ｑ１のＯＮ期間では、巻き線ｎに電源電圧（１４１Ｖ）が印加され、巻き線ｎにはＩＱ１ｄｓの電流が通電される。このとき巻き線ｍと巻き線ｋでは、巻き線ｎで生じた磁束を打ち消す方向で電流を流すが、巻き線ｍはダイオードＤがあるため通電できず、巻き線ｋのみ２次側コンデンサＣｐを介して通電する。このときインダクタンスＬｏに印加される電圧は、ＶＬｏとなる（ＶＣｐ＋Ｖｋ−５．１Ｖ）。

一方、スイッチ素子Ｑ１のＯＦＦ期間では、Ｖｍが出力電圧に近い５．１Ｖ付近でクランプされるためこれが基準となり、Ｖｎ，Ｖｋで生じる電圧が決定される。

第２の実施形態のスイッチング電源回路４０は、第１の実施形態のスイッチング電源回路２０とは異なり、１次側の巻き線ｎには通電経路がなく、巻き線ｍに生じる電流は、巻き線ｋで生じる磁束と巻き線ｎの残磁束によってのみ生じる電流である。

なお、トランスコアに生じる残磁束は、フォワード型電源回路では、リセット回路を介して励磁電流として１次側電源に回生されるが、スイッチング電源回路４０では２次側の巻き線ｍの出力電流として使用している。このときの動作はフライバック型電源に近い動作となる。

第２の実施形態に係るスイッチング電源回路４０によれば、リセット回路とフリーホイールダイオードを削減して、回路の簡略化を図ることができる。

［画像形成装置］
図９は、上記実施形態に係るスイッチング電源回路を電源制御装置として備える画像形成装置の概略構造を示す模式図である。

画像形成装置１００は、レーザにより感光体に潜像を書き込むレーザ書き込み部１０１と、レーザ書き込み部１０１により表面に帯電された電荷を露光し、潜像を形成する感光体１０２と、感光体１０２上の残存トナーを除去するクリーナ１０３と、感光体１０２上を一様に帯電する帯電チャージャ１０４と、感光体の潜像にトナー像を形成する現像器１０５と、トナー像を記録紙に転写する転写ドラム１０６と、トナー像を記録紙側に引き寄せるための電荷を発生する転写チャージャ１０７と、記録紙上に転写されたトナー像を固着する定着装置１０８と、外部からの記録情報を制御する情報処理部１０９と、記録紙を収納し、１枚ずつ給紙する給紙装置１１０と、定着された記録紙を排紙する排紙トレイ１１１と、外部とのインターフェースを司る通信ポート１１２と、電源制御装置１１３と、を備えている。図中、点線で囲む部分が画像形成プロセス部を構成する。

ここで、電源制御装置１１３として、上記実施形態に係るスイッチング電源回路２０および／またはスイッチング電源回路４０を用いることで、小型化および低消費電力化を図った電源装置を備えた画像形成装置１００を構成することができる。なお、画像形成装置１００の各構成の詳細および動作については、公知のものでよく、説明を省略する。

尚、上述の実施形態は本発明の好適な実施の例ではあるがこれに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変形実施可能である。

１０，２０，４０ スイッチング電源回路
１１，２１，３１ １次側回路
１２，２２ ２次側出力回路
１３，１７，２３ トランス
１４，２４ １次側巻き線（巻き線ｎ）
１５，２５ ２次側巻き線（巻き線ｍ）
２６ ２次側巻き線（巻き線ｋ）
１６，２７ 負荷
２８ エラーアンプ
２９ フォトカプラ
３０ ＰＦＭコントローラ
３２ ＰＷＭコントローラ
１００ 画像形成装置
１０１ レーザ書き込み部
１０２ 感光体
１０３ クリーナ
１０４ 帯電チャージャ
１０５ 現像器
１０６ 転写ドラム
１０７ 転写チャージャ
１０８ 定着装置
１０９ 情報処理部
１１０ 給紙装置
１１１ 排紙トレイ
１１２ 通信ポート
１１３ 電源制御装置

特開２０１１−１３９５８７号公報

トランジスタ技術増刊「電源回路設計２００９」ＣＱ出版 ｐｐ．１９１−２０４ ［ＬＬＣ共振コンバータの設計］ 森田 浩一

Claims (5)

1. 絶縁型のスイッチング電源回路であって、
   該スイッチング電源回路のトランスの２次側出力回路は、
   前記トランスの２次側巻き線として、第１巻き線と第２巻き線を有し、
   前記第１巻き線と前記第２巻き線とは、極性が異なるように直列で接続されるとともに、接続される中点には第１コンデンサが接続され、
   該第１コンデンサの他点はＧＮＤに接続され、
   接続された前記第１巻き線と前記第２巻き線の一方には、ダイオードのカソードが接続され、
   該ダイオードのアノードはＧＮＤに接続され、
   接続された前記第１巻き線と前記第２巻き線の他方には、インダクタンスが接続され、
   該インダクタンスの他点は第２コンデンサと接続されていることを特徴とするスイッチング電源回路。
2. 前記第１巻き線の一方に、前記ダイオードのカソードが接続され、
   前記第１巻き線は、前記第２巻き線よりも巻き数が多いことを特徴とする請求項１に記載のスイッチング電源回路。
3. ＬＬＣ電流共振型電源回路の２次側出力回路として、請求項１または２に記載のスイッチング電源回路の前記２次側出力回路を備えることを特徴とするスイッチング電源回路。
4. フォワード型電源回路またはフライバック型電源回路の２次側出力回路として、請求項１または２に記載のスイッチング電源回路の前記２次側出力回路を備えることを特徴とするスイッチング電源回路。
5. 請求項３または４に記載のスイッチング電源回路を電源制御装置として備えることを特徴とする画像形成装置。

Images