JP2015053604A - 負荷駆動回路 - Google Patents

負荷駆動回路 Download PDF

Info

Publication number
JP2015053604A
JP2015053604A JP2013185352A JP2013185352A JP2015053604A JP 2015053604 A JP2015053604 A JP 2015053604A JP 2013185352 A JP2013185352 A JP 2013185352A JP 2013185352 A JP2013185352 A JP 2013185352A JP 2015053604 A JP2015053604 A JP 2015053604A
Authority
JP
Japan
Prior art keywords
circuit
path
load
mounting surface
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013185352A
Other languages
English (en)
Other versions
JP6183078B2 (ja
Inventor
佑樹 杉沢
Yuki Sugisawa
佑樹 杉沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Priority to JP2013185352A priority Critical patent/JP6183078B2/ja
Publication of JP2015053604A publication Critical patent/JP2015053604A/ja
Application granted granted Critical
Publication of JP6183078B2 publication Critical patent/JP6183078B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】還流回路のループが形成する平面の面積が小さく、大きな電磁界エミッションが発生せず、また、負荷電流よる磁界を抑制できる負荷駆動回路の提供。
【解決手段】電源電圧が与えられる誘導負荷(図示せず)の低圧側に接続され電源電圧をスイッチングするトランジスタ3と、トランジスタ3がオンであるときに負荷電流が流れる負荷電流回路P3,3,P4,8,P5,7,P1と、トランジスタ3がオフであるときに、誘導電流を電源へ還流させる還流回路P3,D,P2,L,C,P1,7,P5,8とを備え、負荷電流回路及び還流回路は、それぞれ回路基板5の一側5aの実装面に実装された第1経路P3,3,P4,P1を有する負荷駆動回路。負荷電流回路及び還流回路は、それぞれ回路基板5の他側5bの実装面に第1経路P3,3,P4,P1と平行に実装された第2経路P5を有し、第1経路及び第2経路は電流が互いに逆向きである。
【選択図】図4

Description

本発明は、電源電圧が与えられる誘導負荷の低圧側に接続され、誘導負荷の電源電圧をスイッチングするトランジスタを備え、回路基板に実装された負荷駆動回路に関するものである。
車両に搭載されたモータでは、電源電圧が与えられるモータの低圧側に接続され、モータの電源電圧をスイッチングするトランジスタにより駆動されるものがある。このようなモータ駆動回路では、トランジスタと、トランジスタがオンであるときにモータ電流が流れる負荷電流回路と、トランジスタがオフであるときに、モータが発生させた誘導電流を平滑して電源へ還流させる還流回路とは、同じ回路基板に実装されることが多い。また、大電流が流れる経路にはバスバーが使用される。
特許文献1には、略四角の平板形状のプリント基板の実装側の面に、抵抗素子、マイクロコンピュータ及びMOSトランジスタを含む全ての実装部品を配置した1枚のPWMモジュール基板を備えたPWMモジュール構造が開示されている。PWMモジュール基板を、実装面をヒートシンクに向けて、また、非実装側の面を外側方に向けて、ヒートシンクを有するケース内に収容固定する。
特開2005−259757号公報
上述したようなモータ駆動回路では、還流回路のループが形成する平面の面積が大きいので、大きな電磁界エミッションが発生し、また、モータ電流が高速にオン/オフするので、それによる磁界が発生するという問題がある。
本発明は、上述したような事情に鑑みてなされたものであり、還流回路のループが形成する平面の面積が小さく、大きな電磁界エミッションが発生せず、また、負荷電流が高速にオン/オフすることによる磁界を抑制できる負荷駆動回路を提供することを目的とする。
第1発明に係る負荷駆動回路は、電源電圧が与えられる誘導負荷の低圧側に接続され、該誘導負荷の電源電圧をスイッチングするトランジスタと、該トランジスタがオンであるときに負荷電流が流れる負荷電流回路と、前記トランジスタがオフであるときに、前記誘導負荷が発生させた誘導電流を平滑して電源へ還流させる還流回路とを備え、前記負荷電流回路及び還流回路は、それぞれ回路基板の一側の実装面に実装された第1経路を有する負荷駆動回路において、前記負荷電流回路及び還流回路は、それぞれ前記回路基板の他側の実装面に前記第1経路と平行に実装された第2経路を有し、前記第1経路及び第2経路は、電流が互いに逆向きに流れるように構成してあることを特徴とする。
この負荷駆動回路では、トランジスタが、電源電圧が与えられる誘導負荷の低圧側に接続され、誘導負荷の電源電圧をスイッチングし、トランジスタがオンであるときに、負荷電流回路に負荷電流が流れ、トランジスタがオフであるときに、還流回路が、誘導負荷が発生させた誘導電流を平滑して電源へ還流させる。負荷電流回路及び還流回路は、それぞれの第1経路が回路基板の一側の実装面に実装されている。負荷電流回路及び還流回路は、それぞれ第1経路と平行に実装された第2経路が回路基板の他側の実装面に第1経路と平行に実装されており、第1経路及び第2経路は、電流が互いに逆向きに流れる。
第2発明に係る負荷駆動回路は、電源電圧が与えられる誘導負荷の低圧側に接続され、該誘導負荷の電源電圧をスイッチングするトランジスタと、該トランジスタがオンであるときに負荷電流が流れる負荷電流回路と、前記トランジスタがオフであるときに、前記誘導負荷が発生させた誘導電流を平滑して電源へ還流させる還流回路とを備え、前記負荷電流回路は、平行に積層された複数の回路基板の内の一の実装面に実装された第1経路を有し、前記還流回路は、前記実装面に実装された第2経路を有する負荷駆動回路において、前記負荷電流回路は、前記複数の回路基板の内の他の実装面に前記第1経路と平行に実装された第3経路を有し、前記還流回路は、前記一の実装面以外の実装面に前記第2経路と平行に実装された第4経路を有し、前記第1経路及び第3経路と、前記第2経路及び第4経路とは、それぞれ電流が互いに逆向きに流れるように構成してあることを特徴とする。
この負荷駆動回路では、トランジスタが、電源電圧が与えられる誘導負荷の低圧側に接続され、誘導負荷の電源電圧をスイッチングし、トランジスタがオンであるときに、負荷電流回路に負荷電流が流れ、トランジスタがオフであるときに、還流回路が、誘導負荷が発生させた誘導電流を平滑して電源へ還流させる。負荷電流回路は、第1経路が、平行に積層された複数の回路基板の内の一の実装面に実装され、還流回路は、第2経路が、一の実装面に実装されている。負荷電流回路は、第3経路が、複数の回路基板の内の他の実装面に第1経路と平行に実装され、還流回路は、第4経路が、一の実装面以外の実装面に第2経路と平行に実装されている。第1経路及び第3経路と、第2経路及び第4経路とは、それぞれ電流が互いに逆向きに流れる。
本発明に係る負荷駆動回路によれば、還流回路のループが形成する平面の面積が小さく、大きな電磁界エミッションが発生せず、また、負荷電流が高速にオン/オフすることによる磁界を抑制できる負荷駆動回路を実現することができる。
本発明に係る負荷駆動回路の実施の形態の概略構成を示す回路図である。 本発明に係る負荷駆動回路の実施の形態の回路基板への実装形態を示す分解斜視図である。 図2に示す回路基板の構成を示す斜視図である。 本発明に係る負荷駆動回路の動作を示す説明図である。 本発明に係る負荷駆動回路の動作を示す説明図である。
以下に、本発明をその実施の形態を示す図面に基づき説明する。
図1は、本発明に係る負荷駆動回路の実施の形態の概略構成を示す回路図である。
この負荷駆動回路は、電源9の電圧が与えられる負荷(誘導負荷)4の低圧側に、NチャネルMOS型FET(Field Effect Transistor)3のドレインが接続され、FET3のソースは接地されている。負荷4は例えば直流モータである。FET3のゲートは、ゲート駆動回路2に接続され、ゲート駆動回路2は、外部からの入力信号が与えられる制御部1により制御される。
FET3のドレインには、ダイオードDのアノードが接続され、ダイオードDのカソードは、平滑コンデンサCのプラス端子、及び平滑コイルLの一方の端子に接続されている。平滑コンデンサCのマイナス端子は接地され、平滑コイルLの他方の端子は、電源9及び負荷4の高圧側に接続されている。
上記の、負荷4を除くFET3、ゲート駆動回路2、制御部1、ダイオードD、平滑コンデンサC及び平滑コイルLは、回路基板5に実装されている。
このような負荷駆動回路では、ゲート駆動回路2がFET3をPWM制御して、負荷4を駆動する。FET3がオンであるとき、負荷電流は、電源9、負荷4、FET3、接地の経路(第1経路)で流れる。FET3がオフであるとき、ダイオードDが導通し、負荷4で発生した誘導電流が、平滑コンデンサC、平滑コイルL、電源9の経路(第1経路)で還流する。
図2は、本発明に係る負荷駆動回路の実施の形態の回路基板5への実装形態を示す分解斜視図である。回路基板5は、実際には図3に示すように1枚であるが、表面と裏面とを示す為に、表面側5a及び裏面側5bに分解してある。尚、制御部1、ゲート駆動回路2、負荷4及び電源9は図示を省略してある。
図2の分解斜視図では、表面側5aの実装面に、長方形の回路パターンP1〜4を、一側からP4,P3,P2,P1の順に並列させて設けてある。
回路パターンP1,P4は、接地用であり、回路パターンP1は、スルーホール7により、回路パターンP4は、スルーホール8により、裏面側5bの実装面の略全面に設けられた回路パターンP5(第2経路)にそれぞれ接続されている。
FET3は、ソースが回路パターンP4に、ドレインが回路パターンP3にそれぞれ接続されて実装されている。
ダイオードDは、アノードが回路パターンP3に、カソードが回路パターンP2にそれぞれ接続されて実装されている。
平滑コイルLは、一方の端子が回路パターンP2に接続され、他方の端子が図示しない電源9に接続されて実装されている。
平滑コンデンサCは、プラス端子が回路パターンP2に、マイナス端子が回路パターンP1にそれぞれ接続されて実装されている。
このように実装された負荷駆動回路では、FET3がオンであるとき、負荷電流が、図4に示すように、回路パターンP3から、FET3、回路パターンP4、スルーホール8、回路パターンP5、スルーホール7、回路パターンP1、コンデンサC、回路パターンP2、平滑コイルLの経路で流れる。回路パターンP1、コンデンサC、回路パターンP2、平滑コイルLに流れる電流は平滑電流である。
この場合、回路パターンP3、FET3、回路パターンP4に流れる電流、及び回路パターンP1、コンデンサC、回路パターンP2に流れる電流は、表面側5aの実装面の他側から一側に流れ、回路パターンP5に流れる電流は、裏面側5bの実装面の一側から他側に流れる。
従って、表面側5aの実装面に流れる電流と、裏面側5bの実装面に流れる電流とは、回路基板5の厚さ分のみ離隔して平行に流れ、しかも、互いに逆向きであるから、それぞれにより発生する電磁界が打ち消し合うことになる。また、両電流によるループが形成する平面の面積も小さく、放射電磁界エミッションも抑制される。
FET3がオフであるとき、誘導電流が、図5に示すように、回路パターンP3から、ダイオードD、回路パターンP2、平滑コイルLの経路、及び回路パターンP3から、ダイオードD、回路パターンP2、コンデンサC、回路パターンP1、スルーホール7、回路パターンP5、スルーホール8、回路パターンP4の経路で流れる。
この場合、回路パターンP3から、ダイオードD、回路パターンP2、コンデンサC、回路パターンP1に流れる電流は、表面側5aの実装面の一側から他側に流れ、回路パターンP5に流れる電流は、裏面側5bの実装面の他側から一側に流れる。
従って、表面側5aの実装面に流れる電流と、裏面側5bの実装面に流れる電流とは、回路基板5の厚さ分のみ離隔して平行に流れ、しかも、互いに逆向きであるから、それぞれにより発生する電磁界が打ち消し合うことになる。また、両電流によるループが形成する平面の面積も小さく、放射電磁界エミッションも抑制される。
尚、本実施の形態では、回路基板5の表面及び裏面を実装面としてあるが、例えば、複数の回路基板を平行に積層する場合、2つの回路基板の2つの表面を、回路基板5の表面及び裏面の2つの実装面と同様に実装しても、同様の効果を得ることができる。また、2つの回路基板の内の一の実装面及びそれ以外の実装面を、回路基板5の表面及び裏面の2つの実装面と同様に実装しても、同様の効果を得ることができる。
1 制御部
2 ゲート駆動回路
3 FET
4 負荷(誘導負荷)
5 回路基板
7 スルーホール
9 電源
C 平滑コンデンサ
D ダイオード
L 平滑コイル
P1,P2,P3,P4,P5 回路パターン

Claims (2)

  1. 電源電圧が与えられる誘導負荷の低圧側に接続され、該誘導負荷の電源電圧をスイッチングするトランジスタと、該トランジスタがオンであるときに負荷電流が流れる負荷電流回路と、前記トランジスタがオフであるときに、前記誘導負荷が発生させた誘導電流を平滑して電源へ還流させる還流回路とを備え、前記負荷電流回路及び還流回路は、それぞれ回路基板の一側の実装面に実装された第1経路を有する負荷駆動回路において、
    前記負荷電流回路及び還流回路は、それぞれ前記回路基板の他側の実装面に前記第1経路と平行に実装された第2経路を有し、前記第1経路及び第2経路は、電流が互いに逆向きに流れるように構成してあることを特徴とする負荷駆動回路。
  2. 電源電圧が与えられる誘導負荷の低圧側に接続され、該誘導負荷の電源電圧をスイッチングするトランジスタと、該トランジスタがオンであるときに負荷電流が流れる負荷電流回路と、前記トランジスタがオフであるときに、前記誘導負荷が発生させた誘導電流を平滑して電源へ還流させる還流回路とを備え、前記負荷電流回路は、平行に積層された複数の回路基板の内の一の実装面に実装された第1経路を有し、前記還流回路は、前記実装面に実装された第2経路を有する負荷駆動回路において、
    前記負荷電流回路は、前記複数の回路基板の内の他の実装面に前記第1経路と平行に実装された第3経路を有し、前記還流回路は、前記一の実装面以外の実装面に前記第2経路と平行に実装された第4経路を有し、前記第1経路及び第3経路と、前記第2経路及び第4経路とは、それぞれ電流が互いに逆向きに流れるように構成してあることを特徴とする負荷駆動回路。
JP2013185352A 2013-09-06 2013-09-06 負荷駆動回路 Expired - Fee Related JP6183078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013185352A JP6183078B2 (ja) 2013-09-06 2013-09-06 負荷駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185352A JP6183078B2 (ja) 2013-09-06 2013-09-06 負荷駆動回路

Publications (2)

Publication Number Publication Date
JP2015053604A true JP2015053604A (ja) 2015-03-19
JP6183078B2 JP6183078B2 (ja) 2017-08-23

Family

ID=52702319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013185352A Expired - Fee Related JP6183078B2 (ja) 2013-09-06 2013-09-06 負荷駆動回路

Country Status (1)

Country Link
JP (1) JP6183078B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023043070A (ja) * 2021-09-15 2023-03-28 パナソニックIpマネジメント株式会社 車両及び制御装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235997A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp スイッチング回路
JP2009284162A (ja) * 2008-05-21 2009-12-03 Sanken Electric Co Ltd ハイサイドドライバ
JP2012050065A (ja) * 2010-07-29 2012-03-08 Denso Corp 駆動制御装置
WO2013076916A1 (ja) * 2011-11-24 2013-05-30 株式会社デンソー スイッチング素子の駆動回路
JP2014230138A (ja) * 2013-05-23 2014-12-08 株式会社デンソー 半導体モジュールおよびスイッチング素子の駆動装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235997A (ja) * 2007-03-16 2008-10-02 Mitsubishi Electric Corp スイッチング回路
JP2009284162A (ja) * 2008-05-21 2009-12-03 Sanken Electric Co Ltd ハイサイドドライバ
JP2012050065A (ja) * 2010-07-29 2012-03-08 Denso Corp 駆動制御装置
WO2013076916A1 (ja) * 2011-11-24 2013-05-30 株式会社デンソー スイッチング素子の駆動回路
JP2013110684A (ja) * 2011-11-24 2013-06-06 Denso Corp スイッチング素子の駆動回路
JP2014230138A (ja) * 2013-05-23 2014-12-08 株式会社デンソー 半導体モジュールおよびスイッチング素子の駆動装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023043070A (ja) * 2021-09-15 2023-03-28 パナソニックIpマネジメント株式会社 車両及び制御装置
JP7304547B2 (ja) 2021-09-15 2023-07-07 パナソニックIpマネジメント株式会社 車両及び制御装置
US11890964B2 (en) 2021-09-15 2024-02-06 Panasonic Intellectual Property Management Co., Ltd. Vehicle and control device

Also Published As

Publication number Publication date
JP6183078B2 (ja) 2017-08-23

Similar Documents

Publication Publication Date Title
JP7060024B2 (ja) 電子回路装置
CN108400716B (zh) 低电感的半桥装置
JPWO2015019519A1 (ja) Dc−dcコンバータモジュール
JP2010011605A5 (ja)
JP2010011605A (ja) 電力変換装置
JP2014121123A (ja) 電源装置
JP2016220356A (ja) 電力変換装置
WO2016140008A1 (ja) 半導体装置
JP2015139270A (ja) 電力変換装置
US10811976B2 (en) Electronic circuit device
JP5796599B2 (ja) 半導体モジュールおよびスイッチング素子の駆動装置
JP6183078B2 (ja) 負荷駆動回路
WO2018230467A1 (ja) 電子制御装置、および、これを用いた電動パワーステアリング装置
CN102474174A (zh) 电压转换设备和电气负载驱动设备
JP2016115834A (ja) 電子回路装置
JP2010199473A (ja) 電力変換ユニット
JP5546892B2 (ja) 昇圧回路
JP2011024383A (ja) スイッチング装置
JP2012059896A (ja) 回路基板及びdc−dc変換回路
CN109212294B (zh) 电路基板及电动机控制装置
JP2017028058A (ja) 電子回路装置
JP2017225267A (ja) インバータモジュール
JP6610018B2 (ja) パワー半導体回路及びパワー半導体素子の実装方法
JP2009177040A (ja) 半導体スイッチング素子の配線方法
KR101127709B1 (ko) 전류 공급용 스위칭 모듈

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees