JP2012059896A - 回路基板及びdc−dc変換回路 - Google Patents
回路基板及びdc−dc変換回路 Download PDFInfo
- Publication number
- JP2012059896A JP2012059896A JP2010201274A JP2010201274A JP2012059896A JP 2012059896 A JP2012059896 A JP 2012059896A JP 2010201274 A JP2010201274 A JP 2010201274A JP 2010201274 A JP2010201274 A JP 2010201274A JP 2012059896 A JP2012059896 A JP 2012059896A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuit pattern
- loop
- circuit board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】形成されたループ回路に通流する電流に起因する放射電磁界を低減することができる回路基板の提供。
【解決手段】複数の回路パターン層3,4,5の間に絶縁層6が挟まれて構成され、ループ状の回路パターンを備えた回路基板。ループ状の回路パターンは、複数の回路パターン層3,4,5に亘って8の字形状に形成され、8の字形状の2つのループc1、c2に流れる電流が、互いに逆回りになるように形成されている。
【選択図】図2
【解決手段】複数の回路パターン層3,4,5の間に絶縁層6が挟まれて構成され、ループ状の回路パターンを備えた回路基板。ループ状の回路パターンは、複数の回路パターン層3,4,5に亘って8の字形状に形成され、8の字形状の2つのループc1、c2に流れる電流が、互いに逆回りになるように形成されている。
【選択図】図2
Description
本発明は、複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを備えた回路基板、及びこの回路基板を備えるDC−DC変換回路に関するものである。
図1は、昇圧チョッパ回路を使用したDC−DC変換回路の概略構成例を示すブロックで図ある。
このDC−DC変換回路は、入力端子Tinを通じて、外付けの直流電源1にコンデンサC1が並列に接続され、コンデンサC1の正極端子は、リアクトルLの一方の端子に接続されている。リアクトルLの他方の端子は、ダイオードDのアノード及びNチャンネルFETTrのドレインに接続されている。
FETTrのソースは、接地端子に接続され、ゲートは、外付けの制御回路2によりオン/オフ制御される。
このDC−DC変換回路は、入力端子Tinを通じて、外付けの直流電源1にコンデンサC1が並列に接続され、コンデンサC1の正極端子は、リアクトルLの一方の端子に接続されている。リアクトルLの他方の端子は、ダイオードDのアノード及びNチャンネルFETTrのドレインに接続されている。
FETTrのソースは、接地端子に接続され、ゲートは、外付けの制御回路2によりオン/オフ制御される。
ダイオードDのカソードは、コンデンサC2の正極端子に接続されると共に、出力端子Toutを通じて負荷R1に接続され、コンデンサC2の負極端子は、接地端子に接続されている。
上述した入力端子Tin、コンデンサC1、リアクトルL、ダイオードD、FETTr、コンデンサC2及び出力端子Toutは、回路基板7に配設されている。
上述した入力端子Tin、コンデンサC1、リアクトルL、ダイオードD、FETTr、コンデンサC2及び出力端子Toutは、回路基板7に配設されている。
このような構成の昇圧チョッパ回路では、FETTrが定常的にオフであれば、コンデンサC1,C2は略直流電源1の出力電圧値に充電されている。
制御回路2に制御されて、FETTrが周期的に(例えば10kHzで)オン/オフする際、FETTrがオンの間は、リアクトルL及びFETTrを通じて経路bに電流が流れて、リアクトルLに電気エネルギーが蓄えられる。FETTrがオフの間は、リアクトルL及びダイオードDを通じて経路aに電流が流れて、リアクトルLから電気エネルギーが放出される。リアクトルLから放出された電気エネルギーは、ダイオードDを通じてコンデンサC2に蓄積される。
ここで、直流電源1からの入力電圧Vin、コンデンサC2の端子電圧である出力電圧Vout、FETTrの通流率α(=(オン時間)/(オン時間+オフ時間))とすると、出力電圧は、Vout=Vin/(1−α)となる。
制御回路2に制御されて、FETTrが周期的に(例えば10kHzで)オン/オフする際、FETTrがオンの間は、リアクトルL及びFETTrを通じて経路bに電流が流れて、リアクトルLに電気エネルギーが蓄えられる。FETTrがオフの間は、リアクトルL及びダイオードDを通じて経路aに電流が流れて、リアクトルLから電気エネルギーが放出される。リアクトルLから放出された電気エネルギーは、ダイオードDを通じてコンデンサC2に蓄積される。
ここで、直流電源1からの入力電圧Vin、コンデンサC2の端子電圧である出力電圧Vout、FETTrの通流率α(=(オン時間)/(オン時間+オフ時間))とすると、出力電圧は、Vout=Vin/(1−α)となる。
特許文献1には、出力デバイスと入力デバイスとを結ぶ信号線回路のプリント基板のパターン配線方法が開示されている。信号線回路を並列する2本に分岐された信号配線パターンで構成し、相互に対応して高周波電流を発生させる原因となる信号配線パターンとGNDパターンとの位置関係を、前記2本の信号配線パターンのそれぞれから発生する高周波電流の方向が互いに対向するように配置する。
上述したような昇圧チョッパ回路を使用したDC−DC変換回路では、ループ回路が回路基板7上に形成されている。その為、そのループ回路に通流する電流が、FETTrのスイッチングに起因して周期的に変動し、放射電磁界(ノイズ)が発生するという問題がある。
特に、FETTr、ダイオードD、コンデンサC2及び接地端子で構成され、経路aに流れる電流と経路bに流れる電流とが加算される経路cでは、電流が周期的に大きく変動し、強い放射電磁界が発生する。
尚、特許文献1に開示されたプリント基板(回路基板)のパターン配線方法は、プリント基板の厚さ方向に形成されたループによる放射電磁界を解消する方法であり、面内に形成されたループによる放射電磁界は解消されない。
特に、FETTr、ダイオードD、コンデンサC2及び接地端子で構成され、経路aに流れる電流と経路bに流れる電流とが加算される経路cでは、電流が周期的に大きく変動し、強い放射電磁界が発生する。
尚、特許文献1に開示されたプリント基板(回路基板)のパターン配線方法は、プリント基板の厚さ方向に形成されたループによる放射電磁界を解消する方法であり、面内に形成されたループによる放射電磁界は解消されない。
本発明は、上述したような事情に鑑みてなされたものであり、形成されたループ回路に通流する電流に起因する放射電磁界を低減することができる回路基板を提供することを目的とする。
本発明は、また、放射電磁界を低減することができる回路基板を備えたDC−DC変換回路を提供することを目的とする。
本発明は、また、放射電磁界を低減することができる回路基板を備えたDC−DC変換回路を提供することを目的とする。
第1発明に係る回路基板は、複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを備えた回路基板において、前記ループ状の回路パターンは、前記複数の回路パターン層に亘って8の字形状に形成され、該8の字形状の2つのループに流れる電流が、互いに逆回りになるように形成されていることを特徴とする。
この回路基板では、複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを備えている。ループ状の回路パターンは、複数の回路パターン層に亘って8の字形状に形成され、8の字形状の2つのループに流れる電流が、互いに逆回りになるように形成されている。これにより、2つのループに流れる電流によりそれぞれ発生する放射電磁界は、互いに逆向きになるので打消し合い、回路基板からの放射電磁界が低減する。
第2発明に係るDC−DC変換回路は、複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを有する回路基板にスイッチング素子が実装され、前記回路パターンを含み、前記スイッチング素子をスイッチングさせることにより、前記回路パターンに流れる電流が変動するチョッパ回路を備えるDC−DC変換回路において、前記回路パターンは、前記複数の回路パターン層に亘って8の字形状に形成され、該8の字形状の2つのループに流れる電流が互いに逆回りになるように形成されていることを特徴とする。
このDC−DC変換回路では、複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを有する回路基板に、チョッパ回路のスイッチング素子が実装されている。チョッパ回路は、前記ループ状の回路パターンを含み、スイッチング素子をスイッチングさせることにより、ループ状の回路パターンに流れる電流が変動する。ループ状の回路パターンは、複数の回路パターン層に亘って8の字形状に形成され、8の字形状の2つのループに流れる電流が互いに逆回りになるように形成されている。これにより、2つのループに流れる電流によりそれぞれ発生する放射電磁界は、互いに逆向きになるので打消し合い、回路基板からの放射電磁界が低減する。
第3発明に係るDC−DC変換回路は、前記スイッチング素子は、前記ループ状の回路パターンの中途に接続されていることを特徴とする。
本発明に係る回路基板によれば、8の字形状の2つのループ回路に通流する電流が互いに逆回りになるので、これらの電流に起因する放射電磁界が互いに打消し合って、回路基板からの放射電磁界を低減することができる。また、これにより、ループ回路のループ面積を小さくする必要性が緩和され、素子をそれぞれ離隔させて実装することができ、実装する素子の放熱設計が容易な回路基板を実現することができる。
本発明に係るDC−DC変換回路によれば、放射電磁界を低減することができる回路基板を備えているので、この回路基板に素子をそれぞれ離隔させて実装することができ、実装する素子の放熱設計が容易なDC−DC変換回路を実現することができる。
以下に、本発明をその実施の形態を示す図面に基づき説明する。
図1は、本発明に係る回路基板及びDC−DC変換回路の実施の形態である昇圧チョッパ回路の概略構成を示すブロック図である。
この昇圧チョッパ回路は、回路基板7に設けられた入力端子Tinを通じて、外付けの直流電源1にコンデンサC1が並列に接続され、コンデンサC1の正極端子は、リアクトルLの一方の端子に接続されている。リアクトルLの他方の端子は、ダイオードDのアノード及びNチャンネルFETTrのドレインに接続されている。
FETTrのソースは、接地端子に接続され、ゲートは、外付けの制御回路2によりオン/オフ制御される。
図1は、本発明に係る回路基板及びDC−DC変換回路の実施の形態である昇圧チョッパ回路の概略構成を示すブロック図である。
この昇圧チョッパ回路は、回路基板7に設けられた入力端子Tinを通じて、外付けの直流電源1にコンデンサC1が並列に接続され、コンデンサC1の正極端子は、リアクトルLの一方の端子に接続されている。リアクトルLの他方の端子は、ダイオードDのアノード及びNチャンネルFETTrのドレインに接続されている。
FETTrのソースは、接地端子に接続され、ゲートは、外付けの制御回路2によりオン/オフ制御される。
ダイオードDのカソードは、コンデンサC2の正極端子に接続されると共に、回路基板7に設けられた出力端子Toutを通じて負荷R1に接続され、コンデンサC2の負極端子は、接地端子に接続されている。
上述した入力端子Tin、コンデンサC1、リアクトルL、ダイオードD、FETTr、コンデンサC2、出力端子Tout及び接地端子は、回路基板7に配設されている。
上述した入力端子Tin、コンデンサC1、リアクトルL、ダイオードD、FETTr、コンデンサC2、出力端子Tout及び接地端子は、回路基板7に配設されている。
図2は、図1に示す昇圧チョッパ回路の回路パターンを模式的に示す平面図A及び断面図Bである。尚、分かり易くする為に、一部の素子の位置をずらせて示してある。
この昇圧チョッパ回路の回路基板7は、板状の絶縁体6の表面に第1層3の、絶縁体6の内部に第2層4の、絶縁体6の裏面に第3層5の回路パターン層がそれぞれ設けられている。第1層3は入力端子Tinに、第2層4は接地端子Tgに、第3層5は出力端子Toutにそれぞれ接続されている。
この昇圧チョッパ回路の回路基板7は、板状の絶縁体6の表面に第1層3の、絶縁体6の内部に第2層4の、絶縁体6の裏面に第3層5の回路パターン層がそれぞれ設けられている。第1層3は入力端子Tinに、第2層4は接地端子Tgに、第3層5は出力端子Toutにそれぞれ接続されている。
コンデンサC1は、正極端子が第1層3の回路パターンに、負極端子が第1層3のスルーホールを通じて第2層4の回路パターンにそれぞれ接続されている。
リアクトルLは、第1層3の2つの回路パターン間を接続している。
FETTrは、ドレインが第1層3の回路パターンに、ソースが第1層3のスルーホールを通じて第2層4の回路パターンにそれぞれ接続されている。
ダイオードDは、アノードが第1層3の回路パターンに、カソードが第1層3及び第2層4の各スルーホールを通じて、又はカソードが直接、第3層5の回路パターンにそれぞれ接続されている。
リアクトルLは、第1層3の2つの回路パターン間を接続している。
FETTrは、ドレインが第1層3の回路パターンに、ソースが第1層3のスルーホールを通じて第2層4の回路パターンにそれぞれ接続されている。
ダイオードDは、アノードが第1層3の回路パターンに、カソードが第1層3及び第2層4の各スルーホールを通じて、又はカソードが直接、第3層5の回路パターンにそれぞれ接続されている。
コンデンサC2は、正極端子が第1層3及び第2層4の各スルーホールを通じて第3層5の回路パターンに、負極端子が第1層3のスルーホールを通じて第2層4の回路パターンにそれぞれ接続されている。
以上から、経路c(図1)において、FETTrのドレインからダイオードDのアノード迄は第1層3の回路パターンであり、ダイオードDのカソードからコンデンサC2の正極端子迄は第3層5の回路パターンである。コンデンサC2の負極端子からFETTrのソース迄は第2層4の回路パターンである。
以上から、経路c(図1)において、FETTrのドレインからダイオードDのアノード迄は第1層3の回路パターンであり、ダイオードDのカソードからコンデンサC2の正極端子迄は第3層5の回路パターンである。コンデンサC2の負極端子からFETTrのソース迄は第2層4の回路パターンである。
ここで、ダイオードDのカソードからコンデンサC2の正極端子迄の第3層5の回路パターンと、コンデンサC2の負極端子からFETTrのソース迄の第2層4の回路パターンとは、立体的に交差させてある。
その結果、経路cは、図3の矢印に示すように、変形された8の字形状に構成され、8の字の2つのループc1,c2に流れる電流は、互いに逆回りに流れることになる。
その結果、経路cは、図3の矢印に示すように、変形された8の字形状に構成され、8の字の2つのループc1,c2に流れる電流は、互いに逆回りに流れることになる。
以下に、このような構成の昇圧チョッパ回路の動作を説明する。
この昇圧チョッパ回路では、FETTrが定常的にオフであれば、コンデンサC1,C2は略直流電源1の出力電圧値に充電される。
制御回路2に制御されて、FETTrが周期的に(例えば10kHzで)オン/オフする際、FETTrがオンの間は、リアクトルL及びFETTrを通じて経路bに電流が流れて、リアクトルLに電気エネルギーが蓄えられる。
この昇圧チョッパ回路では、FETTrが定常的にオフであれば、コンデンサC1,C2は略直流電源1の出力電圧値に充電される。
制御回路2に制御されて、FETTrが周期的に(例えば10kHzで)オン/オフする際、FETTrがオンの間は、リアクトルL及びFETTrを通じて経路bに電流が流れて、リアクトルLに電気エネルギーが蓄えられる。
制御回路2に制御されて、FETTrが周期的にオン/オフする際、FETTrがオフの間は、リアクトルL及びダイオードDを通じて経路aに電流が流れて、リアクトルLから電気エネルギーが放出される。リアクトルLから放出された電気エネルギーは、ダイオードDを通じてコンデンサC2に蓄積される。
ここで、直流電源1からの入力電圧Vin、コンデンサC2の端子電圧である出力電圧Vout、FETTrの通流率α(=(オン時間)/(オン時間+オフ時間))とすると、出力電圧は、Vout=Vin/(1−α)となる。
ここで、直流電源1からの入力電圧Vin、コンデンサC2の端子電圧である出力電圧Vout、FETTrの通流率α(=(オン時間)/(オン時間+オフ時間))とすると、出力電圧は、Vout=Vin/(1−α)となる。
経路b及び経路aに交互に電流が流れることにより、経路cでは、流れる電流が周期的に大きく変動し、強い放射電磁界が発生する。
しかし、経路cに流れる電流は、図3の矢印に示すように、8の字状に流れ、8の字の2つのループc1、c2に流れる電流は、互いに逆回りであり、発生する2つの放射電磁界も、方向が互いに逆であるので、互いに打ち消し合うことになり、回路基板7から発生する放射電磁界は弱くなる。
しかし、経路cに流れる電流は、図3の矢印に示すように、8の字状に流れ、8の字の2つのループc1、c2に流れる電流は、互いに逆回りであり、発生する2つの放射電磁界も、方向が互いに逆であるので、互いに打ち消し合うことになり、回路基板7から発生する放射電磁界は弱くなる。
尚、上述した動作では、経路cについて説明しているが、本実施の形態では、経路a及び経路bについても、経路cと同様に、経路の途中で立体的に交差させて8の字形状に構成してあり、8の字の2つのループに流れる電流は、互いに逆回りに流れるようにしてある。従って、経路a及び経路bについても、経路cと同様の作用、効果を奏することができる。
また、本実施の形態では、DC−DC変換回路の例として昇圧チョッパ回路について説明したが、図1において、FETTrをリアクトルLの位置に、リアクトルLをダイオードDの位置に、ダイオードDをFETTrの位置にそれぞれ配置した降圧チョッパ回路においても、同様のことが可能である。
また、本実施の形態では、DC−DC変換回路の例として昇圧チョッパ回路について説明したが、図1において、FETTrをリアクトルLの位置に、リアクトルLをダイオードDの位置に、ダイオードDをFETTrの位置にそれぞれ配置した降圧チョッパ回路においても、同様のことが可能である。
2 制御回路
3 第1層
4 第2層
5 第3層
6 絶縁体(絶縁層)
7 回路基板
a,b,c 経路
c1、c2 ループ
C1、C2 コンデンサ
D ダイオード
L リアクトル
R1 負荷
Tg 接地端子
Tin 入力端子
Tout 出力端子
Tr (Nチャンネル)FET
3 第1層
4 第2層
5 第3層
6 絶縁体(絶縁層)
7 回路基板
a,b,c 経路
c1、c2 ループ
C1、C2 コンデンサ
D ダイオード
L リアクトル
R1 負荷
Tg 接地端子
Tin 入力端子
Tout 出力端子
Tr (Nチャンネル)FET
Claims (3)
- 複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを備えた回路基板において、
前記ループ状の回路パターンは、前記複数の回路パターン層に亘って8の字形状に形成され、該8の字形状の2つのループに流れる電流が、互いに逆回りになるように形成されていることを特徴とする回路基板。 - 複数の回路パターン層の間に絶縁層が挟まれて構成され、ループ状の回路パターンを有する回路基板にスイッチング素子が実装され、前記回路パターンを含み、前記スイッチング素子をスイッチングさせることにより、前記回路パターンに流れる電流が変動するチョッパ回路を備えるDC−DC変換回路において、
前記回路パターンは、前記複数の回路パターン層に亘って8の字形状に形成され、該8の字形状の2つのループに流れる電流が互いに逆回りになるように形成されていることを特徴とするDC−DC変換回路。 - 前記スイッチング素子は、前記ループ状の回路パターンの中途に接続されている請求項2記載のDC−DC変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201274A JP2012059896A (ja) | 2010-09-08 | 2010-09-08 | 回路基板及びdc−dc変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010201274A JP2012059896A (ja) | 2010-09-08 | 2010-09-08 | 回路基板及びdc−dc変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012059896A true JP2012059896A (ja) | 2012-03-22 |
Family
ID=46056644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010201274A Pending JP2012059896A (ja) | 2010-09-08 | 2010-09-08 | 回路基板及びdc−dc変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012059896A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087252A (ja) * | 2012-10-19 | 2014-05-12 | Linear Technol Corp | スイッチングレギュレータにおける磁場キャンセル |
KR20150102983A (ko) * | 2012-12-31 | 2015-09-09 | 이피션트 파워 컨버젼 코퍼레이션 | 다층 반도체 소자를 위한 기생 인덕턴스 감소 회로기판 레이아웃 디자인 |
JP2018148076A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | プリント配線基板及びこれを用いたスイッチング電源 |
-
2010
- 2010-09-08 JP JP2010201274A patent/JP2012059896A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014087252A (ja) * | 2012-10-19 | 2014-05-12 | Linear Technol Corp | スイッチングレギュレータにおける磁場キャンセル |
TWI492507B (zh) * | 2012-10-19 | 2015-07-11 | Linear Techn Inc | 切換式穩壓器中的磁場抵消 |
KR20150102983A (ko) * | 2012-12-31 | 2015-09-09 | 이피션트 파워 컨버젼 코퍼레이션 | 다층 반도체 소자를 위한 기생 인덕턴스 감소 회로기판 레이아웃 디자인 |
JP2016503963A (ja) * | 2012-12-31 | 2016-02-08 | エフィシエント パワー コンヴァーション コーポレーション | 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計 |
KR102151200B1 (ko) * | 2012-12-31 | 2020-09-03 | 이피션트 파워 컨버젼 코퍼레이션 | 다층 반도체 소자를 위한 기생 인덕턴스 감소 회로기판 레이아웃 디자인 |
JP2018148076A (ja) * | 2017-03-07 | 2018-09-20 | ローム株式会社 | プリント配線基板及びこれを用いたスイッチング電源 |
US10980109B2 (en) | 2017-03-07 | 2021-04-13 | Rohm Co., Ltd. | Printed circuit board and switching power supply |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9960683B2 (en) | Electronic circuit device | |
JP4609152B2 (ja) | 超小型電力変換装置 | |
EP2722987B1 (en) | Magnetic field cancellation in switching regulators | |
US9088215B2 (en) | Power converter package structure and method | |
JP6361827B2 (ja) | Dc−dcコンバータおよびスイッチングic | |
WO2015019519A1 (ja) | Dc-dcコンバータモジュール | |
CN111357182A (zh) | 电子电路装置 | |
US10620654B2 (en) | Alternatingly-switched parallel circuit, integrated power module and integrated power package | |
US20140169042A1 (en) | Power supply device | |
US10811976B2 (en) | Electronic circuit device | |
US8362540B2 (en) | Integrated circuit package with reduced parasitic loop inductance | |
JP2012059896A (ja) | 回路基板及びdc−dc変換回路 | |
CN102474174B (zh) | 电压转换设备和电气负载驱动设备 | |
JP2018143010A (ja) | 電子回路装置 | |
US10660193B2 (en) | Multilayer substrate | |
JP2013098187A (ja) | 多層基板およびdc−dcコンバータ | |
WO2022004420A1 (ja) | 電源モジュール | |
JP4621767B2 (ja) | 電圧変換装置及び電気負荷駆動装置 | |
JP6946971B2 (ja) | 電力変換装置 | |
JP2017028058A (ja) | 電子回路装置 | |
US20240039421A1 (en) | Multi-phase power converter | |
CN111245201B (zh) | Dc/dc转换器 | |
JP6325697B2 (ja) | 電力供給回路 | |
JP2012023194A (ja) | Dc−dcコンバータ | |
JP4346253B2 (ja) | 大電流プッシュプルタイプ昇圧回路 |