JP2015050434A - 窒化物半導体装置 - Google Patents

窒化物半導体装置 Download PDF

Info

Publication number
JP2015050434A
JP2015050434A JP2013183311A JP2013183311A JP2015050434A JP 2015050434 A JP2015050434 A JP 2015050434A JP 2013183311 A JP2013183311 A JP 2013183311A JP 2013183311 A JP2013183311 A JP 2013183311A JP 2015050434 A JP2015050434 A JP 2015050434A
Authority
JP
Japan
Prior art keywords
layer
electrode
nitride semiconductor
carbon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013183311A
Other languages
English (en)
Inventor
正之 岩見
Masayuki Iwami
正之 岩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2013183311A priority Critical patent/JP2015050434A/ja
Publication of JP2015050434A publication Critical patent/JP2015050434A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】電極金属とGaN系半導体との接合箇所における電気的損失を抑制すること。【解決手段】窒化物半導体装置100は、基板11と、基板11上にバッファ層12を介して形成された電子走行層13と、電子走行層13上に形成された、電子走行層13のバンドギャップよりも大きいバンドギャップを有する電子供給層14と、電子供給層14上に形成された複数の電極とを備え、複数の電極のうちの一つであるアノード電極1Aは、アノード電極1Aと電子供給層14との間の少なくとも一部の面が、層構造を有する炭素の同素体からなる炭素層15Cを介して接合されている。【選択図】図1

Description

本発明は、窒化物半導体装置に関する。
GaN、AlGaN、InGaN、InAlGaNなどのガリウムナイトライド系半導体(以下GaN系半導体と称する)は、組成を選択することでバンドギャップを広範囲に変化させることが出来るという特性がある。また、GaN系半導体は、他の組成系では実現が困難である青系統の短波長発光を得ることが出来るという特性もある。したがって、GaN系半導体は半導体発光ダイオードや半導体レーザなどの発光素子へ応用されている。
また、GaN系半導体は、高温下における組成安定性に優れており、高温で動作可能なトランジスタなどの半導体材料としても応用されている。
これらのGaN系半導体を用いた半導体装置における課題の一つに、電極金属とGaN系半導体との接合箇所における電気的損失がある。
電界効果トランジスタでは、ソース電極およびドレイン電極と半導体層との接触抵抗が小さいことが重要であり、例えば、Si系半導体を用いた電界効果トランジスタでは、電極と半導体層との間の接触抵抗が10−8Ω・cm−2程度である。しかしながら、Ti/Al系金属を電極に用いたGaN系半導体の電界効果トランジスタでは、Si系半導体の電界効果トランジスタのように十分に低い接触抵抗を得ることは困難である(例えば特許文献1参照)。また、接触抵抗の低減のため、金属電極と窒化物半導体との間にフラーレンC60からなる炭素層を形成する方法が知られている(例えば特許文献2参照)。
さらに、ショットキーバリアダイオードにおいては、高電圧を印加した際に逆バイアスにおいてリーク電流が大きいという問題がある。一方、逆バイアスでのリーク電流を抑えるために、ショットキー障壁の高い金属を電極に用いると、順方向降下電圧が高くなってしまうというトレードオフがある。このトレードオフを解消するために、ショットキー障壁の異なる2種類の金属をショットキー電極として使用する方法がある(例えば特許文献3参照)。
特開平7−45867号公報 特開2001−44139号公報 特開2006−313870号公報
しかしながら、接触抵抗の低減のためにC60を窒化物半導体表面に蒸着しても、非晶質グラファイトが形成されるため、炭素層自体の抵抗を十分に低減することができず、接触抵抗は十分に低減しない。また、ショットキー障壁の異なる2種類の金属をショットキー電極として使用した場合でも、ショットキー接合を用いる以上は、順方向降下電圧を0にすることは出来ない。
つまり、従来の方法では、GaN系半導体は、他の組成系半導体よりも有利な特性を有するものの、電極金属とGaN系半導体との接合箇所における電気的損失により、有効に活用することが困難となっていた。
本発明は、上記に鑑みてなされたものであって、その目的は、電極金属とGaN系半導体との接合箇所における電気的損失を抑制することができる窒化物半導体装置を提供することにある。
上述した課題を解決し、目的を達成するために、本発明にかかる窒化物半導体装置は、基板と、前記基板上にバッファ層を介して形成された第1窒化物半導体層と、前記第1窒化物半導体層上に形成された、該第1窒化物半導体層のバンドギャップよりも大きいバンドギャップを有する第2窒化物半導体層と、前記第2窒化物半導体層上に形成された複数の電極とを備え、前記複数の電極のうちの一つである第1電極は、該第1電極と前記第2窒化物半導体層との間の少なくとも一部の面が、層構造を有する炭素の同素体からなる炭素層を介して接合されていることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記第1電極と前記第2窒化物半導体層との間の一部面のみが、層構造を有する炭素の同素体からなる炭素層を介して接合されていることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記第1電極と前記第2窒化物半導体層との間における前記炭素層を介さない面は、前記第1電極と前記第2窒化物半導体層とがショットキー接合されていることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記複数の電極のうち前記第1電極以外の一つである第2電極は、前記第2電極と前記第2窒化物半導体層との間の接合面と、前記第1電極と前記第2窒化物半導体層との間の前記炭素層を介して接合されている接合面とが、前記第1電極と前記第2窒化物半導体層との間の前記炭素層を介して接合されていない接合面により離隔されることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記第1電極をアノード電極とし、前記第2電極をカソード電極としたときに、ショットキーバリアダイオードとして機能することを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記電極のうち前記第1電極以外の一つである第2電極は、該第2電極と前記第2窒化物半導体層との間の少なくとも一部の面が、層構造を有する炭素の同素体からなる炭素層を介して接合され、前記電極のうち前記第1電極および前記第2電極以外の一つである第3電極は、該第3電極と前記第2窒化物半導体層との間の全面が、層構造を有する炭素の同素体からなる炭素層を介さず接合されていることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記第3電極と前記第2窒化物半導体層との間は、前記第3電極と前記第2窒化物半導体層とがショットキー接合されていることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記第1電極をソース電極とし、前記第2電極をドレイン電極とし、前記第3電極をゲート電極としたときに、電界効果トランジスタとして機能することを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記炭素層は、強い共有結合で結合された6角形格子構造を基本構造とし、この基本構造が弱いファンデルワールス力により複数積層した結晶状態の炭素の同素体からなることを特徴とする。
また、本発明にかかる窒化物半導体装置は、上記発明において、前記炭素層は、厚さが5〜50nmであることを特徴とする。
本発明にかかる窒化物半導体装置は、電極金属とGaN系半導体との接合箇所における電気的損失を抑制することができるという効果を奏する。
図1は、第1実施形態にかかる窒化物半導体装置の模式断面図である。 図2は、第1実施形態にかかる窒化物半導体装置の上視面を示す平面図である。 図3は、窒化物半導体装置に順方向バイアスをかけた直後の電流の流れを説明する模式断面図である。 図4は、窒化物半導体装置に逆方向バイアスをかけた場合の電流の阻害を説明する模式断面図である。 図5は、エピタキシャル基板の層構造を示す模式断面図である。 図6は、エピタキシャル基板上に炭素層が形成された状態の層構造を示す模式断面図である。 図7は、アノード電極およびカソード電極に対応した炭素層および炭素層が形成された状態を示す模式断面図である。 図8は、炭素層および炭素層を覆うように形成された絶縁膜の状態を示す模式断面図である。 図9は、アノード電極を形成する位置の絶縁膜が開口された状態を示す模式断面図である。 図10は、絶縁膜の開口部にアノード電極が形成された状態を示す模式断面図である。 図11は、アノード電極および絶縁膜上に表面保護膜が形成された状態を示す模式断面図である。 図12は、カソード電極を形成する位置の表面保護膜および絶縁膜が開口された状態を示す模式断面図である。 図13は、炭素層上にカソード電極が形成された状態を示す模式断面図である。 図14は、アノード電極上の表面保護膜を除去した状態を示す模式断面図である。 図15は、第2実施形態にかかる窒化物半導体装置の模式断面図である。
以下に、図面を参照して本発明に係る窒化物半導体装置の実施形態を説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、図面の記載において、同一または対応する要素には適宜同一の符号を付している。また、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実と異なる場合があることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
(第1実施形態)
図1は、第1実施形態にかかる窒化物半導体装置100の模式断面図である。図1に示されるように、窒化物半導体装置100は、アノード電極1Aとカソード電極1Cとを有するダイオードであり、アノード電極1Aが窒化物半導体層とショットキー接合をしているショットキーバリアダイオードとなっている。
図1に示されるように、窒化物半導体装置100は、基板11の上にバッファ層12、電子走行層13、電子供給層14を順次積層した構造を有する。
基板11の材料は、例えばサファイアである。バッファ層12の半導体材料としては、通常、GaN、AlN、AlGaN、などが使用され、それらの多層構造や、AlN/GaNの超格子構造などとして使用されることもあるが、本実施形態では、層厚30nmのGaNが使用されている。
電子走行層13と電子供給層14との界面は、第1窒化物半導体層と当該第1窒化物半導体層のバンドギャップよりも大きいバンドギャップを有する第2窒化物半導体層とのヘテロ接合界面になっており、この界面の直下に位置する電子走行層13の表層部にはピエゾ効果および自発分極により2次元電子ガス13Aが層状に発生している。
電子走行層13と電子供給層14との組み合わせ(これを電子供給層14/電子走行層13で表す)としては、例えば、AlGaN/GaN、AlInGaN/GaN、AlInGaN/InGaN、AlGaN/InGaNなどをあげることができる。ここでは、電子走行層13として、層厚3μmのGaNが用いられ、電子供給層14として、層厚30nmのAlGaNが用いられている。
なお、窒化物半導体装置の異なる実施形態としては、電子走行層と電子供給層との間に、電子供給層よりもさらに大きなバンドギャップエネルギーを有する中間層を形成するとし得る。その場合、例えば、中間層としてAlNを用いる。
電子供給層14の上表面には、アノード電極1Aとカソード電極1Cとが設けられている。
カソード電極1Cと電子供給層14との間には、炭素層15Cが形成されている。一方、アノード電極1Aと電子供給層14との間は、一部面のみに炭素層15Aが形成され、炭素層15Aの周囲は、アノード電極1Aと電子供給層14とが直接接合されている。炭素層15Aは、アノード電極1Aと電子供給層14との直接接合により全周が囲われており、炭素層15Aがカソード電極1C側に露出することはない。
図2は、第1実施形態にかかる窒化物半導体装置100の上視面を示す平面図である。図2に示されるように、アノード電極1Aと電子供給層14との間に形成された炭素層15Aは、アノード電極1Aと電子供給層14との直接接合により全周が囲われていることにより、カソード電極1Cから離隔されている。なお、図2に示される窒化物半導体装置100の上視面の配置構成は、実施形態の一例に過ぎず、アノード電極1Aとカソード電極1Cとの形状は、いわゆる櫛歯型の形状であってもよい。ただし、アノード電極と電子供給層との間に形成された炭素層は、アノード電極と電子供給層との直接接合により、炭素層15Aがカソード電極から離隔されている必要がある。
図1の参照に戻る。アノード電極1Aとカソード電極1Cとは、絶縁膜16により離隔されている。絶縁膜16は、アノード電極1Aとカソード電極1Cとの間から表出される電子供給層14を被覆するように配置されている。絶縁膜16は、アノード電極1Aとカソード電極1Cとの間に高電圧を印加した際に、両電極間における空中放電の発生を抑制して窒化物半導体装置100の損壊を防止する役割を担っている。
また、絶縁膜16は、電極の端部における電界集中の発生を緩和して窒化物半導体装置100全体の耐圧を高める効果を持っている。図1に示されるように、アノード電極1Aは、フィールドプレート構造FPを有している。すなわち、アノード電極1Aの外周縁部は、絶縁膜16の上に覆い被さるように形成されている。このフィールドプレート構造FPにより、アノード電極1A端部における電界集中が緩和され、窒化物半導体装置100の高耐圧特性がさらに向上されている。なお、絶縁膜16の上部には表面保護膜18が設けられている。
次に、図3および図4を参照しながら、第1実施形態にかかる窒化物半導体装置100の作用について説明する。図3は、窒化物半導体装置100に順方向バイアスをかけた直後の電流の流れを説明する模式断面図であり、図4は、窒化物半導体装置100に逆方向バイアスをかけた場合の電流の阻害を説明する模式断面図である。
図3に示されるように、窒化物半導体装置100に順方向バイアスをかけた直後の電流の流れは、アノード電極1A、炭素層15A、電子供給層14、電子走行層13の表層における2次元電子ガス13A、電子供給層14、炭素層15C、カソード電極1Cの順の経路である。
アノード電極1Aは、炭素層15Aを介さず、電子供給層14に直接接合している接合面を有するが、窒化物半導体装置100に順方向バイアスをかけた直後においては、炭素層15Aを介した経路で、アノード電極1Aから電子供給層14へ電流が流れる。その理由は、炭素層15Aのショットキーバリアの高さが実質的に0であることによる。
炭素は金属と半導体との中間的性質を有しており、金属と半導体との間に形成することにより、フェルミエネルギーを連続的につなげることができる。したがって、炭素層15Aを介したアノード電極1Aから電子供給層14への接合は、オーミック性の接合となる。したがって、順方向降下電圧Vが実質的に0となっている。
アノード電極1Aが炭素層15Aを介さず、電子供給層14に直接接合している領域は、ショットキー接合である。したがって、順方向降下電圧Vが0ではないものの、炭素層15Aから通電が開始されたのち、印加電圧が上昇してゆく過程で、ショットキー接合領域からも通電が行われる。
また、窒化物半導体装置100では、電子供給層14とカソード電極1Cとの間は、炭素層15Cを介して接合されている。したがって、電子供給層14とカソード電極1Cとの間もオーミック性が向上され接触抵抗が低減されている。
一方、図4に示されるように、窒化物半導体装置100に逆方向バイアスをかけた場合、アノード電極1Aと電子供給層14とが直接接合しているショットキー接合領域の下方に空乏層17が広がる。空乏層17は、電子走行層13の表層における2次元電子ガス13Aをピンチオフし、電流経路を遮断する。
先述のように、炭素層15Aは、ショットキー接合により全周が囲われていることにより、カソード電極1Cから離隔されている。結果、ショットキー接合領域の下方に空乏層17が広がることにより、炭素層15Aは、カソード電極1Cから電気的に遮断されることになり、炭素層15Aのショットキーバリアの高さが実質的に0であったとしても整流性が維持される。
炭素層15A、15Cは、グラフェンからなる組成とすることが好ましい。グラフェンは伝導率が高いからである。ここでグラフェンからなる組成とは、強い共有結合で結合された6角形格子構造を基本構造とし、この基本構造が弱いファンデルワールス力により複数積層した結晶状態の炭素の同素体を含み、必ずしも単層の6角形格子構造の炭素の同素体に限定されない。しかしながら、炭素層15A、15Cの内部における6角形格子構造の層は、互いに平行であり、電子供給層14との接合面と平行となっている。
炭素層15A、15Cは、例えば層厚が5nm以上である。ここで云う炭素層15A、15Cの層厚とは、炭素層15A、15Cがアノード電極1Aまたはカソード電極1Cと電子供給層14との間を隔てる距離である。なお、層厚が5nmの炭素層15A、15Cの内部には、6角形格子構造の層が10層くらい積層されている。炭素層15A、15Cの層厚は、均一に炭素層15A、15Cを形成する点で5nm以上である方が好ましいが、均一に形成することが可能であれば5nm未満であっても良い。また、層厚が50nmを超えた炭素層15A、15Cを形成すると、炭素層15A、15Cの表面の粗さが増大し、電極との密着性が悪化する。したがって、炭素層15A、15Cの層厚は、50nm以下である方が好ましい。
上記のように、窒化物半導体装置100に順方向バイアスをかけた場合、最初はショットキーバリアの高さが実質的に0である炭素層15Aからの通電が行われるので、順方向に流れる電流の立ち上がりが早くなるのでオン抵抗が低く、かつ順方向降下電圧Vが実質的に0となる。
また、窒化物半導体装置100に逆方向バイアスをかけた場合、ショットキーバリアが高いアノード電極1Aを用いることができるので、リーク電流の発生を抑制することができる。
(製造方法)
次に、上記構成の窒化物半導体装置100の製造方法の例について説明する。
1.エピタキシャル基板作製:
エピタキシャル膜は、例えば有機金属気相成長(MOCVD)法で作製される。図5は、本工程により作製されるエピタキシャル基板の層構造を示す模式断面図である。
基板11として、2インチ径であり厚さが500μmのサファイアを用い、MOCVD装置内にて、基板11上にバッファ層12をエピタキシャル成長させる。バッファ層12の形成に用いる気相は、トリメチルガリウム(TMGa)およびアンモニア(NH)であり、それぞれ14μmol/minおよび12L/minの流量で導入される。成長温度は550℃である。以上の条件により、層厚30nmのGaNからなるバッファ層12が基板11上に形成される。
続いて、MOCVD装置内にて、バッファ層12上に電子走行層13をエピタキシャル成長させる。電子走行層13の形成に用いる気相は、TMGaおよびNHであり、それぞれ19μmol/minおよび12L/minの流量で導入される。成長温度は1050℃であり、成長圧力は100Torrである。以上の条件により、層厚3μmのGaNからなる電子走行層13がバッファ層12上に形成される。
さらに、MOCVD装置内にて、電子走行層13上に電子供給層14をエピタキシャル成長させる。電子供給層14の形成に用いる気相は、トリメチルアルミニウム(TMAl)、TMGa、およびNHであり、それぞれ100μmol/min、19μmol/min、および12L/minの流量で導入される。成長温度は1050℃である。以上の条件により、層厚30nmのAlGaNからなる電子供給層14が電子走行層13上に形成される。なお、電子供給層14のアルミニウム組成は0.24であり、X線回折により評価を行った。
なお、窒化物半導体装置100の製造に用いるエピタキシャル基板は、上記MOCVD法に限らず、例えばハイドライド気相エピタキシャル成長(HVPE)法、分子線エピタキシャル成長(MBE)法、またはレーザアブレーション法でも作製され得る。
2.素子作製:
(1)炭素層の形成
まず、図5に示されたエピタキシャル基板上に炭素層が形成される。図6は、本工程によりエピタキシャル基板上に炭素層15が形成された状態の層構造を示す模式断面図である。
エピタキシャル基板をプラズマ化学気相成長(CVD)装置内に設置し、10−2Torr以下の気圧になるまで真空引きを行う。その後、プラズマCVD装置内に、水素と炭素とを含むガスとしてメタンガスを所定の圧力になるまで導入する。ここでの所定の圧力とは、例えば1〜760Torrの範囲内であり、好適には200〜500Torrの範囲内である。
次に、エピタキシャル基板の温度を、400〜1200℃の範囲内で加熱する。なお、600〜1000℃の範囲内で加熱することが好ましい。そして、水素とメタンとをプラズマ化する。このとき印加する高周波電力は、例えば100〜500Wである。この条件の下、エピタキシャル基板上に膜厚が5〜50nmの炭素層15を蒸着させる。なお、炭素層15の膜厚はX線反射率測定、または、ラマン分光測定から評価することができる。
エピタキシャル基板上に炭素層15を蒸着させた後、炭素層15を1000から1100℃の範囲で0.5〜5分間加熱することにより、炭素層がグラフェンの構造を有する多層膜となる。
なお、炭素層15の形成方法は、上記プラズマCVD法に限らず、電子線照射によりグラファイトを蒸着させる方法、有機ポリマーを蒸着後にフェムト秒レーザを照射して有機ポリマーを炭化させる方法、または、蒸着したエチレンの熱分解による炭化を用いる方法などが採用されうる。これらの方法により炭素層15を形成し、上記熱処理を施すことにより炭素層をグラフェン化することで、上記工程の代用とすることができる。
(2)炭素層の開口
次に、エピタキシャル基板上に形成された炭素層15を電極の大きさに合わせて開口する。この工程では、例えばフォトリソグラフィ技術が用いられる。図7は、本工程によりアノード電極およびカソード電極に対応した炭素層15Aおよび炭素層15Cが形成された状態を示す模式断面図である。
まず、プラズマCVD法により、炭素層15上にSiO膜が形成される。SiO膜上にはフォトレジストが塗布され、フォトリソグラフィ技術を用いて炭素層15Aおよび炭素層15Cのパターンニングが行われる。その後、フッ化水素酸系溶液を用いて炭素層15Aおよび炭素層15C以外の位置のSiO膜が除去される。
例えば、アノード電極に対応した炭素層15Aは、直径がD=50μmの円形であり、カソード電極に対応した炭素層15Cは、カソード電極1Cと同じ形状とする(図2参照)。
その後、プラズマCVD装置により、炭素層15Aおよび炭素層15C以外の炭素層が除去される。プラズマCVDに用いる気相は窒素ガスであり、その圧力は0.1Torrである。エピタキシャル基板は200℃に加熱され、印加する高周波電力は、例えば500Wである。本条件で炭素層15を除去することにより、電子供給層14のAlGaNがプラズマによる損傷を受けることを抑制することが可能である。電子供給層14の表面が損傷を受けた場合、その損傷はリーク電流の原因となってしまう。
なお、炭素層の除去方法は、上記方法に限らず、フッ化水素酸、水酸化ナトリウム、または水酸化カリウムなどによる除去方法とすることも可能である。
(3)絶縁膜の形成
次に、プラズマCVD法により、絶縁膜16が形成される。図8は、炭素層15Aおよび炭素層15Cを覆うように形成された絶縁膜16の状態を示す模式断面図である。絶縁膜16は、SiO膜からなり、その厚さは60nmである。
(4)アノード開口
その後、アノード電極を形成する位置の絶縁膜16が開口される。図9は、アノード電極を形成する位置の絶縁膜16が開口された状態を示す模式断面図である。
この工程は、例えばフォトリソグラフィ技術が用いられる。絶縁膜16のSiO膜上はフォトレジストが塗布され、開口部分のパターンニングが行われる。ここでは、絶縁膜16の開口形状は、直径がD=160μmの円形としている。その後、フッ化水素系溶液を用いて、アノード電極を形成する位置の絶縁膜16が除去される。
(5)アノード電極形成
次に、絶縁膜16の開口部にアノード電極1Aが形成される。図10は、絶縁膜16の開口部にアノード電極1Aが形成された状態を示す模式断面図である。
アノード電極1Aには、ニッケル(Ni)および金(Au)が用いられる。絶縁膜16の開口部から露出している炭素層15Aおよび電子供給層14上にNiが100nmの厚さで蒸着され、その後、Auが200nmの厚さで蒸着される。なお、アノード電極1Aに用いる金属材料は、Niに限らず、白金(Pt)やパラジウム(Pd)であってもよい。
蒸着されたNiおよびAuを所望の形状に形成するために、ドライエッチングが行われる。蒸着されたNiおよびAu上にフォトレジストが塗布され、フォトリソグラフィ技術によりアノード電極1Aの形状がパターニングされる。ここでは、アノード電極1Aの上面形状は、直径がD=170μmの円形としている。すなわち、絶縁膜16の開口形状は、直径が160μmの円形であったので、アノード電極1Aの端部が絶縁膜16上に5μmオーバーラップしている。このオーバーラップ部分は、アノード電極1Aのフィールドプレート構造FPを形成する。
オーバーラップ部分の幅は、0.1〜5μmの範囲が好ましい。ここでは、アノード電極1Aとカソード電極1Cと間隔は10μmとしており、オーバーラップ部分の幅は、アノード電極1Aとカソード電極1Cとの間隔の1/2以下であることが好ましい。オーバーラップ部分の幅が0.1μm以下の場合、フィールドプレート構造FPの効果がなく、オーバーラップ部分の幅が5μm以上の場合、カソード電極1Cの方に電界集中が生じてしまう。
(6)表面保護膜形成
次に、アノード電極1Aおよび絶縁膜16上に表面保護膜18が形成される。図11は、アノード電極1Aおよび絶縁膜16上に表面保護膜18が形成された状態を示す模式断面図である。表面保護膜18は、Siからなり、プラズマCVD法により500nmの厚さで積層される。
(7)カソード開口
その後、カソード電極を形成する位置の表面保護膜18および絶縁膜16が開口される。図12は、カソード電極を形成する位置の表面保護膜18および絶縁膜16が開口された状態を示す模式断面図である。
この工程は、例えばフォトリソグラフィ技術が用いられる。表面保護膜18のSi膜上はフォトレジストが塗布され、開口部分のパターンニングが行われる。その後、ドライエッチングにより、開口部分の表面保護膜18および絶縁膜16が除去される。すなわち、本工程では、開口部分の表面保護膜18のSi膜のみならず、絶縁膜16のSiO膜も除去され、炭素層15Cが露出される。
(8)カソード電極形成
次に、露出された炭素層15C上にカソード電極1Cが形成される。図13は、炭素層15C上にカソード電極1Cが形成された状態を示す模式断面図である。
カソード電極1Cには、チタン(Ti)およびアルミニウム(Al)が用いられる。絶縁膜16および表面保護膜18の開口部から露出している炭素層15C上にTiが25nmの厚さで蒸着され、その後、Alが300nmの厚さで蒸着される。なお、カソード電極1Cの形成後、温度700℃で30分の熱処理を施すことにより、電極のより良好なオーミック特性が得られるので好ましい。
(9)アノード開口
最後に、アノード電極1A上の表面保護膜18をドライエッチング法で除去し、配線を接続できるように開口する。図14は、アノード電極1A上の表面保護膜18を除去した状態を示す模式断面図である。
(特性)
以上のように製造された窒化物半導体装置100のショットキーバリアダイオードとしての特性について説明する。
窒化物半導体装置100は、従来技術による炭素層を有しないショットキーバリアダイオードと比べて接触抵抗が低くなっている。具体的には、窒化物半導体装置100の接触抵抗は10−7Ωcm−2であり、従来技術によるショットキーバリアダイオードの接触抵抗は10−6Ωcm−2である。
また、窒化物半導体装置100は、従来技術による炭素層を有しないショットキーバリアダイオードと比べて順方向降下電圧Vも低くなっている。具体的には、窒化物半導体装置100の順方向降下電圧Vは、0.1Vであり、従来技術によるショットキーバリアダイオードの順方向降下電圧Vは、0.5Vである。これは、窒化物半導体装置100のアノード電極1Aでは、ショットキーバリアの高さが実質的に0である炭素層15Aからの通電が開始されるからである。また、上記の接触抵抗の低減効果と、Vの低減効果により、ショットキーバリアダイオードのオン抵抗は約1/2となった。
また、窒化物半導体装置100は、フィールドプレート構造の効果により、逆方向のリーク電流が低く、600V以上の耐圧が実現されている。
(第2実施形態)
図15は、本発明の第2実施形態にかかる窒化物半導体装置200の模式断面図である。図15に示されるように、窒化物半導体装置200は、第1電極と第2電極と第3電極とを有するトランジスタであり、後に詳述するように、第1電極をソース電極2Sとし、第2電極をドレイン電極2Dとし、第3電極をゲート電極2Gとしたときに、電子走行層25と電子供給層26との間のAlGaN/GaNヘテロ構造を用いたヘテロ接合電界効果トランジスタとなっている。
図15に示されるように、窒化物半導体装置200は、主表面が(111)面のシリコン基板21と、シリコン基板21上に順次形成された、AlNからなるシード層22と、GaNおよびAlNを交互に80周期積層した第1バッファ層23と、GaNからなる第2バッファ層24と、GaNからなる電子走行層25と、AlGaNからなる電子供給層26とを備えている。
電子走行層25と電子供給層26との間の接合は、第1窒化物半導体層と当該第1窒化物半導体層のバンドギャップよりも大きいバンドギャップを有する第2窒化物半導体層とのヘテロ接合界面になっており、電子走行層25には、電子供給層26との界面近傍に2次元電子ガスが発生している。電子走行層25内の2次元電子ガスは、ソース電極2Sからドレイン電極2Dへのチャネルとなっており、ゲート電極2Gから印加される電圧で決まる電界により当該チャネルが開閉制御される。
さらに、ソース電極2Sおよびドレイン電極2Dと電子供給層26との間には、炭素層27が形成されている。炭素層27は、グラフェンとすることが好ましい。炭素層27は、例えば層厚が5nm以上であり、50nm以下である方が好ましい。炭素層27の層厚とは、炭素層27がソース電極2Sおよびドレイン電極2Dと電子供給層26との間を隔てる距離である。
窒化物半導体装置200は、ソース電極2Sおよびドレイン電極2Dと電子供給層26との間に炭素層27が形成されていることにより、ソース電極2Sおよびドレイン電極2Dと電子供給層26との間のオーミック特性が改善され、接触抵抗が低減される。
(製造方法)
次に、上記構成の窒化物半導体装置200の製造方法の例について説明する。
1.エピタキシャル基板作製:
はじめに、シリコン基板21上にエピタキシャル層を形成して、エピタキシャル基板を作製する。まず、CZ(チョコラルスキー)法で成長された厚さが1mmのシリコン基板21(面方位(111))を設置した有機金属気相成長(MOCVD)装置内に、TMAlとNH3とを、それぞれ175μmol/min、35L/minの流量で導入し、成長温度1000℃にて、層厚40nmのAlNからなるシード層22をシリコン基板21上にエピタキシャル成長させる。
続いて、シード層22上に第1バッファ層23を形成する。第1バッファ層23は、厚さが7nmのAlN層と厚さが21nmのGaN層とを積層する工程を80回繰り返して形成される。AlN層およびGaN層成長時のTMAl、TMGaおよびNHの流量は、それぞれ、195μmol/min、58μmol/minおよび12L/minである。また、各成長工程の成長温度は1050℃であり、成長圧力は200Torrである。第1バッファ層23を形成することで、エピタキシャル層に発生するクラックを抑制し、そり量も制御可能となる。
次に、第1バッファ層23上に、GaNからなる第2バッファ層24を、成長温度1050℃、成長圧力50Torrの条件で600nmの層厚で積層する。第2バッファ層24を形成する際、TMGaおよびNHの流量は58μmol/minおよび12L/minである。なお、第2バッファ層24中の炭素濃度が、1×1018cm−3以上であれば、バッファリークを低減させる効果があるので好ましい。
次に、TMGaとNHとを、それぞれ19μmol/min、12L/minの流量で導入し、第2バッファ層24上にGaNからなる電子走行層25を600nmの層厚でエピタキシャル成長させる。電子走行層25の成長温度は1050℃、成長圧力は200Torrである。
次に、TMAlとTMGaとNH3とを、それぞれ100μmol/min、19μmol/min、12L/minの流量で導入し、成長温度1050℃で、層厚20nmのAlGaNからなる電子供給層26を電子走行層25上にエピタキシャル成長させる。電子供給層26のアルミニウム組成は0.22である。アルミニウム組成は、例えば、X線回折から評価できる。
以上の製造工程にて、エピタキシャル基板が作製される。
2.素子作製:
次に、窒化物半導体装置200の素子を作製する。素子の作製は公知の工程に従って、フォトリソグラフィ技術を用いてパターンニングを行い作製し得る。
まず、電子供給層26表面に炭素層27を形成する。ここではプラズマCVD法による炭素蒸着の前工程として、金属ナノ粒子を電子供給層26表面に分散させる。金属ナノ粒子は触媒として働くため、より効率的にグラフェン膜を形成することができるからである。
金属ナノ粒子は、レーザアブレーション法を用いて、数nmのサイズのNiやCuクラスターを堆積させる。密度は、100nm×100nmの範囲に数個程度形成すれば良い。レーザアブレーションは、例えば、20Torrのアルゴン雰囲気中でパルスYAGレーザの第2高調波(波長:532nm)を所望の金属ターゲットに照射することで実施すればよい。
その後、ソース電極2Sおよびドレイン電極2Dを形成する位置を除き、炭素層27を除去する。この不要な炭素層27の除去方法は、第1実施形態の製造方法と同様であるので、ここでは説明を省略する。なお、窒素プラズマ照射処理のみでは、金属ナノ粒子が電子供給層26に残留する。金属ナノ粒子を塩酸と過酸化水素水の混合液等を用いて完全に除去することも可能である。
電極形成については、電子供給層26上に形成された炭素層27上に、Ti(膜厚25nm)及びAl(膜厚300nm)をこの順に蒸着して、オーミック電極としてソース電極2Sおよびドレイン電極2Dとを形成する。
また、当該電極間にNi(膜厚100nm)およびAu(膜厚200nm)を、この順に蒸着して、ショットキー電極としてゲート電極2Gを形成する。
ソース電極2Sおよびドレイン電極2Dの蒸着後、700℃で30分の熱処理を行うことで、良好なオーミック特性が得られる。
窒化物半導体装置200の形状については、例えば、ゲート長が2μm、ゲート幅が0.2mm、および、ソース電極2Sとドレイン電極2Dと間の距離が15μmであるように作製すればよい。
以上の工程で製造された窒化物半導体装置200は、1200V以上の耐圧を有するAlGaN/GaN−ヘテロ接合電界効果トランジスタである。また、窒化物半導体装置200は、ソース電極2Sおよびドレイン電極2Dと電子供給層26との間に炭素層27が形成されているので、ソース電極2Sおよびドレイン電極2Dと電子供給層26との間の接触抵抗が低く、オン抵抗が低減されるという効果を奏する。
なお、上記実施形態において、第1窒化物半導体層および第2窒化物半導体層は、それぞれGaN層およびAlGaN層に限られない。第1窒化物半導体層は任意の組成の窒化物半導体であればよく、たとえばAlGa1−xN(0≦x≦1)からなる。第2窒化物半導体層は、バンドギャップが第1窒化物半導体層のバンドギャップよりも大きい組成の窒化物系化合物半導体であればよい。
また、上記実施形態において、オーミック電極と電子供給層の間に形成される炭素層は必ずしも全面に形成される場合に限られない。つまり、界面のうちの少なくとも一部に炭素層が形成されている場合であっても一定の効果は得られる。但し、オーミック電極の外側、即ち、主電流の経路を形成する他の電極と面する側に炭素層が形成されるとより好ましい。
また、本発明にかかる窒化物半導体装置は、電界効果トランジスタ、ショットキーバリアダイオード、発光ダイオード等、各種半導体素子を含むものであり、素子の種類は特に限定されない。
また、上記実施形態により本発明が限定されるものではない。上述した各構成要素を適宜組み合わせて構成したものも本発明に含まれる。また、さらなる効果や変形例は、当業者によって容易に導き出すことができる。よって、本発明のより広範な態様は、上記実施形態に限定されるものではなく、様々な変更が可能である。
100 窒化物半導体装置
1A アノード電極
1C カソード電極
11 基板
12 バッファ層
13 電子走行層
13A 2次元電子ガス
14 電子供給層
16 絶縁膜
17 空乏層
15、15A、15C 炭素層
18 表面保護膜
200 窒化物半導体装置
2S ソース電極
2D ドレイン電極
2G ゲート電極
21 シリコン基板
22 シード層
23 第1バッファ層
24 第2バッファ層
25 電子走行層
26 電子供給層
27 炭素層

Claims (10)

  1. 基板と、
    前記基板上にバッファ層を介して形成された第1窒化物半導体層と、
    前記第1窒化物半導体層上に形成された、該第1窒化物半導体層のバンドギャップよりも大きいバンドギャップを有する第2窒化物半導体層と、
    前記第2窒化物半導体層上に形成された複数の電極と、
    を備え、
    前記複数の電極のうちの一つである第1電極は、該第1電極と前記第2窒化物半導体層との間の少なくとも一部の面が、層構造を有する炭素の同素体からなる炭素層を介して接合されていることを特徴とする窒化物半導体装置。
  2. 前記第1電極と前記第2窒化物半導体層との間の一部面のみが、層構造を有する炭素の同素体からなる炭素層を介して接合されていることを特徴とする請求項1に記載の窒化物半導体装置。
  3. 前記第1電極と前記第2窒化物半導体層との間における前記炭素層を介さない面は、前記第1電極と前記第2窒化物半導体層とがショットキー接合されていることを特徴とする請求項2に記載の窒化物半導体装置。
  4. 前記複数の電極のうち前記第1電極以外の一つである第2電極は、前記第2電極と前記第2窒化物半導体層との間の接合面と、前記第1電極と前記第2窒化物半導体層との間の前記炭素層を介して接合されている接合面とが、前記第1電極と前記第2窒化物半導体層との間の前記炭素層を介して接合されていない接合面により離隔されることを特徴とする請求項3に記載の窒化物半導体装置。
  5. 前記第1電極をアノード電極とし、前記第2電極をカソード電極としたときに、ショットキーバリアダイオードとして機能することを特徴とする請求項4に記載の窒化物半導体装置。
  6. 前記電極のうち前記第1電極以外の一つである第2電極は、該第2電極と前記第2窒化物半導体層との間の少なくとも一部の面が、層構造を有する炭素の同素体からなる炭素層を介して接合され、
    前記電極のうち前記第1電極および前記第2電極以外の一つである第3電極は、該第3電極と前記第2窒化物半導体層との間の全面が、層構造を有する炭素の同素体からなる炭素層を介さず接合されていることを特徴とする請求項1に記載の窒化物半導体装置。
  7. 前記第3電極と前記第2窒化物半導体層との間は、前記第3電極と前記第2窒化物半導体層とがショットキー接合されていることを特徴とする請求項6に記載の窒化物半導体装置。
  8. 前記第1電極をソース電極とし、前記第2電極をドレイン電極とし、前記第3電極をゲート電極としたときに、電界効果トランジスタとして機能することを特徴とする請求項7に記載の窒化物半導体装置。
  9. 前記炭素層は、強い共有結合で結合された6角形格子構造を基本構造とし、この基本構造が弱いファンデルワールス力により複数積層した結晶状態の炭素の同素体からなることを特徴とする請求項1〜8のいずれか1項に記載の窒化物半導体装置。
  10. 前記炭素層は、厚さが5〜50nmであることを特徴とする請求項1〜9のいずれか1項に記載の窒化物半導体装置。
JP2013183311A 2013-09-04 2013-09-04 窒化物半導体装置 Pending JP2015050434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013183311A JP2015050434A (ja) 2013-09-04 2013-09-04 窒化物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013183311A JP2015050434A (ja) 2013-09-04 2013-09-04 窒化物半導体装置

Publications (1)

Publication Number Publication Date
JP2015050434A true JP2015050434A (ja) 2015-03-16

Family

ID=52700163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013183311A Pending JP2015050434A (ja) 2013-09-04 2013-09-04 窒化物半導体装置

Country Status (1)

Country Link
JP (1) JP2015050434A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327930A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 半导体装置和该半导体装置的制造方法
KR20210157798A (ko) * 2020-06-22 2021-12-29 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
US20220288719A1 (en) * 2021-03-09 2022-09-15 Disco Corporation Laser processing method
WO2022200083A1 (en) * 2021-03-24 2022-09-29 Paragraf Limited A wafer for the cvd growth of uniform graphene and method of manufacture thereof
JP2022548607A (ja) * 2019-09-26 2022-11-21 ▲東▼南大学 窒化ガリウムパワーデバイス及びその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022548607A (ja) * 2019-09-26 2022-11-21 ▲東▼南大学 窒化ガリウムパワーデバイス及びその製造方法
JP7381028B2 (ja) 2019-09-26 2023-11-15 ▲東▼南大学 窒化ガリウムパワーデバイス及びその製造方法
CN113327930A (zh) * 2020-02-28 2021-08-31 爱思开海力士有限公司 半导体装置和该半导体装置的制造方法
KR20210157798A (ko) * 2020-06-22 2021-12-29 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
WO2021261867A1 (ko) * 2020-06-22 2021-12-30 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
KR102387925B1 (ko) * 2020-06-22 2022-04-19 울산과학기술원 고유전 탄화수소 박막 및 이를 이용한 반도체 소자
US20220288719A1 (en) * 2021-03-09 2022-09-15 Disco Corporation Laser processing method
US11833608B2 (en) * 2021-03-09 2023-12-05 Disco Corporation Laser processing method
WO2022200083A1 (en) * 2021-03-24 2022-09-29 Paragraf Limited A wafer for the cvd growth of uniform graphene and method of manufacture thereof
TWI809778B (zh) * 2021-03-24 2023-07-21 英商佩拉葛拉夫有限公司 用於均勻石墨烯cvd生長的晶圓以及製造其的方法

Similar Documents

Publication Publication Date Title
JP4339657B2 (ja) 半導体装置及びその製造方法
US20090045393A1 (en) Nitride semiconductor device and method for manufacturing the same
WO2018150451A1 (ja) 電力用半導体装置
JP2008010766A (ja) GaN薄膜貼り合わせ基板およびその製造方法、ならびにGaN系半導体デバイスおよびその製造方法
TW200410466A (en) GaN semiconductor device
WO2008012877A1 (fr) DISPOSITIF À SEMI-CONDUCTEURS COMPOSÉ EMPLOYANT UN SUBSTRAT DE SiC ET PROCÉDÉ POUR PRODUIRE CELUI-CI
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
WO2007060931A1 (ja) 窒化物半導体素子
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP2015050434A (ja) 窒化物半導体装置
WO2007091651A1 (ja) 窒化物半導体素子
JP2011009521A (ja) 半導体装置及びその製造方法
WO2013161478A1 (ja) 窒化物系半導体素子
TW201838178A (zh) 半導體元件
WO2016038856A1 (ja) 半導体発光素子、半導体発光素子の製造方法、及び負電極の形成方法
US20160343841A1 (en) Hetero-Junction Semiconductor Device And Method of Manufacturing a Hetero-Junction Semiconductor Device
JP5355927B2 (ja) 半導体装置および半導体装置の製造方法
JP2016039327A (ja) 窒化物半導体装置、ダイオード、および電界効果トランジスタ
JP6323782B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US9315920B2 (en) Growth substrate and light emitting device comprising the same
JP2007116076A (ja) 半導体素子
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
KR20130008281A (ko) 파워소자의 제조방법
JP2015040136A (ja) Iii族窒化物膜の製造方法およびiii族窒化物半導体デバイスの製造方法
JP2015070252A (ja) 半導体装置、半導体装置の製造方法及びウェハ