JP2015070252A - 半導体装置、半導体装置の製造方法及びウェハ - Google Patents

Abstract

【課題】高品質のＧａＮ系半導体層を含む、高性能の半導体装置を実現する。【解決手段】例えばＧａＮ系ＨＥＭＴ１は、基板２０と、その基板２０上に設けられたＡｌＧａＮ層４を含み、更に、そのＡｌＧａＮ層４上に設けられた超格子構造５、電子走行層となるＧａＮ層６、及び電子供給層となるＡｌＧａＮ層８を含む。ＡｌＧａＮ層４の表面４ａに複数の突部４ｂを設けることで、その上に高い結晶品質の超格子構造５、更にＧａＮ層６及びＡｌＧａＮ層８が設けられ、結晶品質に起因するＧａＮ系ＨＥＭＴ１の性能低下が抑制される。【選択図】図９

Description

本発明は、半導体装置、半導体装置の製造方法及びウェハに関する。

ＧａＮやＡｌＧａＮ等のＧａＮ系の窒化物半導体を用いた半導体装置が知られている。例えば、このような半導体装置の１つに、ＧａＮ系半導体を用いた高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）がある。

ＧａＮ系半導体を用いた半導体装置を形成する基板（ウェハ）として、Ｓｉ基板等の下地基板上にエピタキシャル成長によってＧａＮ系半導体層を設けたものが知られている。例えば、このようなウェハのＧａＮ系半導体層が用いられ、トランジスタ等の素子が形成される。

特開２０１３−０４２０３２号公報 特開２０１２−１６０６０８号公報 国際公開第ＷＯ２０１１／０１６３０４号パンフレット

上記のようなウェハでは、下地基板上に結晶品質の良好なＧａＮ系半導体層を設けることができない場合、ＧａＮ系半導体層を用いて形成される半導体装置の性能が低下してしまう恐れがある。

本発明の一観点によれば、基板と、前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、前記第１半導体層上に設けられたＧａＮ系の第２半導体層とを含み、前記第１半導体層は、前記第２半導体層側の表面に、複数の突部を有する半導体装置が提供される。また、このような半導体装置の製造方法、及びウェハが提供される。

開示の技術によれば、高い結晶品質のＧａＮ系半導体層を含む、高性能の半導体装置を得ることが可能になる。

ＧａＮ系ＨＥＭＴの一例を示す図である。 超格子構造の積層乱れの説明図（その１）である。 超格子構造の積層乱れの説明図（その２）である。 超格子構造の形成方法の説明図（その１）である。 超格子構造の形成方法の説明図（その２）である。 超格子構造の形成方法の説明図（その３）である。 ＡｌＧａＮ層の一例を示す図である。 ＧａＮ系半導体層の形成工程の一例を示す図である。 電極及びパッシベーション膜の形成工程の一例を示す図である。 ＧａＮ系ＨＥＭＴの別例を示す図である。 ＡｌＧａＮ層の別例を示す図である。 半導体レーザーの一例を示す図である。 発光ダイオードの一例を示す図である。

まず、半導体装置の一例として、ＧａＮ系半導体を用いたＨＥＭＴ（ＧａＮ系ＨＥＭＴ）について説明する。
尚、ＧａＮ系半導体とは、ここでは少なくともＧａ，Ｎを含む半導体を言う。ＧａＮ系半導体には、Ａｌ，Ｉｎ等が含まれ得る。ＧａＮ系半導体にＡｌ，Ｉｎが含まれ得る場合、ＧａＮ系半導体は、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ＜１，０≦ｙ＜１，０＜ｚ≦１）で表される。また、ＧａＮ系半導体には、後述するＡｌＮ層とＧａＮ層の積層体を単位構造とする超格子構造も含まれる。

図１はＧａＮ系ＨＥＭＴの一例を示す図である。尚、図１はＧａＮ系ＨＥＭＴの一例の要部断面模式図である。
図１に示すＧａＮ系ＨＥＭＴ１００は、Ｓｉ基板１１０と、そのＳｉ基板１１０上に設けられたＡｌＮ層１２０を有している。ＧａＮ系ＨＥＭＴ１００は更に、このＡｌＮ層１２０上に設けられた超格子（又は歪み超格子）構造１３０、ＧａＮ層１４０及びＡｌＧａＮ層１５０を有している。

ここで、ＧａＮ系ＨＥＭＴ１００のＳｉ基板１１０は、これより上層に半導体層を形成するための下地となる基板（下地基板）である。
Ｓｉ基板１１０上に設けられるＡｌＮ層１２０は、Ｓｉ基板１１０の上方に形成される半導体層の応力を緩和する応力緩和層（バッファ層、下地層等とも称される）として機能する。

ＡｌＮ層１２０上に設けられる超格子構造１３０は、ＡｌＮ層１３１とＧａＮ層１３２の積層体（ＡｌＮ／ＧａＮ）を単位構造とし、この単位構造を所定周期積層した構造を有する。超格子構造１３０は、例えば、膜厚約５ｎｍのＡｌＮ層１３１と、膜厚約２０ｎｍのＧａＮ層１３２の積層体を、１００周期積層した構造とされる。

超格子構造１３０上に設けられるＧａＮ層１４０は、ＧａＮ系ＨＥＭＴ１００における電子走行層として機能する。
ＧａＮ層１４０上に設けられるＡｌＧａＮ層１５０は、ＧａＮ系ＨＥＭＴ１００における電子供給層として機能する。

Ｓｉ基板１１０上のＡｌＮ層１２０、超格子構造１３０、ＧａＮ層１４０及びＡｌＧａＮ層１５０の各半導体層は、例えば、有機金属化学気相成長（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）法を用いたエピタキシャル成長により形成される。

ＧａＮ系ＨＥＭＴ１００では、Ｓｉ基板１１０上にＡｌＮ層１２０、超格子構造１３０、ＧａＮ層１４０及びＡｌＧａＮ層１５０の各半導体層を成長した基板（ウェハ）の上に、ゲート電極１６０、ソース電極１７０及びドレイン電極１８０が設けられる。

ＧａＮ等の窒化物半導体は、高い破壊電界強度とワイドバンドギャップを有することから、高耐圧、高出力の半導体装置に利用される。例えば、ＧａＮは、そのバンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）、ＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、また、より高い破壊電界強度を有する。そのためＧａＮは、電源用等、高電圧で動作する半導体装置、高出力を得る半導体装置の材料として、利用される。このようなＧａＮを用いた半導体装置の１つとして、この図１に例示するようなＧａＮ系ＨＥＭＴ１００がある。

電子走行層にＧａＮ層１４０を用い、電子供給層にＡｌＧａＮ層１５０を用いたＧａＮ系ＨＥＭＴ１００では、ＧａＮ層１４０とＡｌＧａＮ層１５０の格子定数差に起因した歪みが、ＡｌＧａＮ層１５０に生じる。これにより発生したピエゾ分極、及びＡｌＧａＮ層１５０の自発分極により、ＧａＮ層１４０の、ＡｌＧａＮ層１５０との界面（ヘテロ接合界面）近傍に、高濃度の２次元電子ガス（two-Dimensional Electron Gas：２ＤＥＧ）１９０が生成される。このような高濃度の２ＤＥＧ１９０が生成されるＧａＮ系ＨＥＭＴ１００は，高効率のスイッチ素子、高耐圧、高出力の電力デバイスとして注目されている。

上記の各半導体層を成長する際の下地基板としては、Ｓｉ基板１１０のほか、ＳｉＣ基板、サファイア基板等を用いることもできる。但し、Ｓｉ基板１１０は、大口径で高品質の基板が比較的低コストで入手可能であり、上記の各半導体層を成長する際の下地基板として好適である。

下地にＳｉ基板を用い、その上に上記のような超格子構造を介さず、ＧａＮ等のＧａＮ系半導体層を成長する場合、ＳｉとＧａＮ系半導体の熱膨張係数差に起因して、ＧａＮ系半導体層成長後のウェハに反りやクラックが発生することがある。より具体的には、成長後の冷却の際にＧａＮ系半導体層に発生する引っ張り応力に起因して、ウェハに反りやクラックが発生することがある。このような反りやクラックは、ＧａＮ系半導体層の結晶品質の低下を招き得る。

このような反りやクラックの発生を抑えるため、上記のＧａＮ系ＨＥＭＴ１００では、Ｓｉ基板１１０上のＡｌＮ層１２０と、上層のＧａＮ層１４０の間に、ＡｌＮ層１３１とＧａＮ層１３２の積層体を所定周期積層した超格子構造１３０を設ける。超格子構造１３０を設けることにより、その上層に成長されるＧａＮ系半導体層に圧縮応力が作用するようになり、ＧａＮ系半導体層成長後のウェハ内の結晶歪みが低減されて、ウェハの反りやクラックの発生が抑えられる。

膜厚がナノメートルオーダーのＡｌＮ層１３１とＧａＮ層１３２が精度良く積層された超格子構造１３０は、上記のような反りやクラックの効果的な抑制に貢献する。しかし、Ｓｉ基板１１０上のＡｌＮ層１２０の上に形成される超格子構造１３０内には、結晶成長の乱れ（積層乱れ）が生じる場合がある。

図２及び図３は超格子構造の積層乱れの説明図である。尚、図２は積層乱れが生じた超格子構造を含むＧａＮ系ＨＥＭＴの一例の要部断面模式図、図３は積層乱れが生じた超格子構造の透過型電子顕微鏡像の一例である。図３には、高角度散乱環状暗視野走査透過型電子顕微鏡（High Angle Annular Dark Field - Scanning Transmission Electron Microscopy；ＨＡＡＤＦ−ＳＴＥＭ）像の一例を示している。

ＧａＮ系ＨＥＭＴ１００を形成する際には、上記のように、Ｓｉ基板１１０上にＡｌＮ層１２０、超格子構造１３０、ＧａＮ層１４０及びＡｌＧａＮ層１５０の各半導体層が成長される。この成長過程において、ＡｌＮ層１３１とＧａＮ層１３２を所定周期積層する超格子構造１３０には、図２及び図３に示すような積層乱れ１３３が生じる場合がある。

積層乱れ１３３には、超格子構造１３０内の数百ｎｍといった比較的狭い範囲に断層状に存在するもののほか、超格子構造１３０内の数μｍといった比較的広い範囲に断層状に存在するものがある。更に、このような断層状の積層乱れ１３３には、超格子構造１３０の下層部から生じて上層部に到達するものや、超格子構造１３０の上面（ＧａＮ層１４０が成長される面）に到達するものがある。

超格子構造１３０の積層乱れ１３３は、その部分に積層欠陥を発生させる等、その超格子構造１３０の結晶品質を低下させる場合があり、更に、超格子構造１３０の上層に成長されるＧａＮ層１４０等の半導体層の結晶品質を低下させる場合がある。

また、超格子構造１３０の、ＧａＮ層１４０の成長面側である上層部或いは上面に到達するような断層状の積層乱れ１３３は、ＧａＮ系ＨＥＭＴ１００のチャネル近傍に位置することになるため、デバイス性能に影響を及ぼす場合がある。例えば、高電圧で動作するＧａＮ系ＨＥＭＴ１００では、高電圧印加時に積層乱れ１３３の部分がリーク経路となって、所望のデバイス性能が得られなくなる場合がある。

以上のような点に鑑み、超格子構造を採用するＧａＮ系ＨＥＭＴを例に、その超格子構造の積層乱れを抑制する手法について説明する。
図４〜図６は超格子構造の形成方法の説明図である。尚、図４（Ａ）はＡｌＧａＮ層の形成工程の一例を示す要部断面模式図、図４（Ｂ）は超格子構造の第１形成工程の一例を示す要部断面模式図である。図５（Ａ）は超格子構造の第２形成工程の一例を示す要部断面模式図、図５（Ｂ）は超格子構造の第３形成工程の一例を示す要部断面模式図である。図６は超格子構造の第４形成工程の一例を示す要部断面模式図である。

まず、図４（Ａ）に示すような基板２０が準備される。基板２０は、Ｓｉ基板２と、その上に設けられたＡｌＮ層３を含む。基板２０のＳｉ基板２とＡｌＮ層３の間には、ＳｉＣ層等の別の層が介在されていてもよい。

ＡｌＮ系半導体であるＡｌＮ層３は、例えばアンドープ（ｉ−ＡｌＮ）とされ、応力緩和層として機能する。尚、ＡｌＮ系半導体とは、ここでは少なくともＡｌ，Ｎを含む半導体を言う。

このように応力緩和層としてＡｌＮ層３を設けたＳｉ基板２の、そのＡｌＮ層３上に、図４（Ａ）に示すような、ＡｌＧａＮ系半導体であるＡｌＧａＮ層４を設ける。ＡｌＧａＮ層４は、例えばアンドープ（ｉ−ＡｌＧａＮ）とされる。尚、ＡｌＧａＮ系半導体とは、ここでは少なくともＡｌ，Ｇａ，Ｎを含む半導体を言う。ＡｌＧａＮ系半導体には、Ｉｎ等が含まれ得る。ＡｌＧａＮ系半導体にＩｎが含まれ得る場合、ＡｌＧａＮ系半導体は、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１，０≦ｘ＜１，０＜ｙ＜１，０＜ｚ≦１）で表される。

上記のＡｌＮ層３上のＡｌＧａＮ層４は、図４（Ａ）に示すように、その表面４ａに複数の突部４ｂを有し、表面４ａに複数の段差が設けられている。ここで、このような複数の突部４ｂを有するＡｌＧａＮ層４について述べる。

図７はＡｌＧａＮ層の一例を示す図である。尚、図７はＡｌＧａＮ層の一例の要部平面模式図である。
ＡｌＧａＮ層４は、例えば図４（Ａ）及び図７に示すように、その表面４ａに分散して配置された複数の突部４ｂを有する。ＡｌＧａＮは、立方晶系の閃亜鉛鉱型結晶構造と、六方晶系のウルツ鉱型結晶構造を採り得る。これらの結晶構造のうち、成長されるＡｌＧａＮ層４が、例えば、比較的安定な六方晶系のウルツ鉱型結晶構造を採る場合、ＡｌＧａＮ層４の表面４ａには、図４（Ａ）に示すような断面台形状であって、図７に示すような平面六角形状の突部４ｂが形成される。即ち、突部４ｂは、平坦性の良い上面４ａａと、斜め上方に面した側面（傾斜面）４ａｂとを有する断面台形状であり、平面六角形状で形成される。ＡｌＧａＮ層４の表面４ａには、このような形状を有するアイランド状の突部４ｂが複数、分散して配置される。

上記のようなＳｉ基板２上のＡｌＮ層３及びＡｌＧａＮ層４は、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成することができる。Ａｌ源にはトリメチルアルミニウム（ＴＭＡ）を用いることができ、Ｇａ源にはトリメチルガリウム（ＴＭＧ）を用いることができ、Ｎ源にはアンモニア（ＮＨ₃）を用いることができる。このような原料を用いたＭＯＣＶＤ法により、Ｓｉ基板２上に、例えば、膜厚約１００ｎｍのＡｌＮ層３を成長し、その上に、膜厚約１００ｎｍのＡｌＧａＮ層４を成長する。

尚、ＡｌＮ層３とＡｌＧａＮ層４の成長は、例えば、その成長過程のウェハをＭＯＣＶＤ装置のチャンバ外部に取り出すことなく、供給原料等の成長条件を切り換えることで、連続して行うことができる。

上記のような複数の突部４ｂを有するＡｌＧａＮ層４を形成する際には、Ａｌ源であるＴＭＡ、Ｇａ源であるＴＭＧの供給流量を調整することで、ＡｌＧａＮ層４の組成が調整される。ＡｌＧａＮ層４のＡｌ組成は、１０％〜９０％（ｙ＝０．１〜０．９（ｘ＝０，ｚ＝１−ｙ））の範囲とされ、例えば５０％とされる。ＡｌＧａＮ層４の成長温度は、９００℃〜１０００℃の比較的低温の条件とされ、例えば９５０℃とされる。このような条件でＡｌＮ層３上にＡｌＧａＮ層４を成長すると、その表面４ａに、図４（Ａ）及び図７に示すような複数の突部４ｂが形成される。例えば、ＡｌＧａＮ層４の表面４ａに、幅１００ｎｍ〜５００ｎｍ、高さ２０ｎｍ〜５０ｎｍ、間隔５００ｎｍ以下の複数の突部４ｂが、分散して配置されるようになる。

図４（Ａ）及び図７に示すような複数の突部４ｂは、９５０℃といった比較的低温の条件を用いると、より形成され易い傾向があり、また、Ａｌ組成を５０％からそれ以下の範囲とすると、より形成され易い傾向がある。

尚、ここでは、成長されるＡｌＧａＮ層４が、比較的安定な六方晶系の結晶構造を採る場合を例にして述べるが、ＡｌＮ層３上には、立方晶系の結晶構造を採るＡｌＧａＮ層４、或いは、六方晶系と立方晶系の結晶構造が混在するＡｌＧａＮ層４が成長されてもよい。この場合、ＡｌＧａＮ層４の表面４ａには、その結晶構造に応じた形状の突部４ｂ、例えば、平面矩形状の突部４ｂや、平面矩形状と平面六角形状のものが混在する突部４ｂが形成され得る。

図４（Ａ）に示すようにＳｉ基板２上にＡｌＮ層３を成長し、その上に、上記のような複数の突部４ｂを有するＡｌＧａＮ層４を成長した後は、そのＡｌＧａＮ層４上に、図４（Ｂ）、図５（Ａ）、図５（Ｂ）及び図６に示すように、超格子構造５を成長していく。

超格子構造５は、ＡｌＮ層５ａとＧａＮ層５ｂのＡｌＮ／ＧａＮ積層体を単位構造とし、この単位構造を所定周期積層することで形成される。超格子構造５は、例えば、膜厚約５ｎｍのＡｌＮ層５ａと、膜厚約２０ｎｍのＧａＮ層５ｂの積層体を、１００周期積層した構造とされる。ＡｌＮ層５ａ及びＧａＮ層５ｂは、例えばアンドープ（ｉ−ＡｌＮ及びｉ−ＧａＮ）とされる。

ＡｌＮ層５ａ及びＧａＮ層５ｂは、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成することができる。原料には、Ａｌ源にＴＭＡ、Ｇａ源にＴＭＧ、Ｎ源にＮＨ₃を、それぞれ用いることができる。

尚、ＡｌＮ層５ａとＧａＮ層５ｂの成長は、例えば、ＡｌＧａＮ層４の成長に続けて、成長過程のウェハをＭＯＣＶＤ装置のチャンバ外部に取り出すことなく、供給原料等の成長条件を切り換えることで、連続して行うことができる。

超格子構造５の形成では、図４（Ｂ）に示すように、複数の突部４ｂを有するＡｌＧａＮ層４上に、ＡｌＮ層５ａとＧａＮ層５ｂが交互に積層されていく。ＡｌＮ層５ａ及びＧａＮ層５ｂは、ＡｌＧａＮ層４の、複数の突部４ｂが設けられた表面４ａに沿って、成長されていく。ＡｌＧａＮ層４の表面４ａには、平坦性の良い上面４ａａと、突部４ｂによりできた側面４ａｂとが存在していることで、成長されるＡｌＮ層５ａ及びＧａＮ層５ｂの、側面４ａｂから成長されていく結晶部位に、積層乱れ５ｃが生じる。

ＡｌＮ層５ａ及びＧａＮ層５ｂを更に交互に積層していくと、図５（Ａ）に示すように、異なる突部４ｂ、この例では隣接する突部４ｂの、側面４ａｂから成長する互いの結晶同士が接近していく。即ち、隣接する突部４ｂの双方から上層側に延びる積層乱れ５ｃ同士が接近していくようになる。図５（Ａ）には、積層乱れ５ｃ同士が接近していく様子を、点線矢印と共に模式的に図示している。

その後も更にＡｌＮ層５ａ及びＧａＮ層５ｂを交互に積層していくと、図５（Ｂ）に示すように、隣接する突部４ｂの双方から上層側に延びる積層乱れ５ｃ同士が、或る層の成長時点でぶつかり合い（会合或いは合体し）、消滅する。

隣接する突部４ｂの双方から延びる積層乱れ５ｃ同士が会合し、消滅した層よりも上層には、図６にウェハ２１ａとして示すように、積層乱れのないＡｌＮ層５ａ及びＧａＮ層５ｂを成長することが可能になる。

上記のように、複数の突部４ｂを有するＡｌＧａＮ層４上に超格子構造５を成長していくことで、その複数の突部４ｂによって超格子構造５の下層部に生じた積層乱れ５ｃ同士を会合させ、消滅させる。即ち、超格子構造５の下層部に、ＡｌＧａＮ層４の複数の突部４ｂでそれぞれ意図的に積層乱れ５ｃを発生させ、或る箇所で発生させた積層乱れ５ｃを、別の箇所で発生させた積層乱れ５ｃと会合させることで、消滅させる。これにより、超格子構造５の下層部から上層部に到達するような積層乱れ、超格子構造５の上面（後述のＧａＮ層６が成長される面）に到達するような積層乱れの発生を、効果的に抑制することができる。

超格子構造５の形成後は、その上に更にＧａＮ系半導体層を形成する。
図８はＧａＮ系半導体層の形成工程の一例を示す図である。尚、図８はＧａＮ系半導体層の形成工程の一例を示す要部断面模式図である。

上記のようにして超格子構造５を形成した後、その上に、ＧａＮ系ＨＥＭＴに設けるＧａＮ系半導体層の形成を行う。ここでは一例として、ＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９を、各々所定の膜厚で形成する。

ＧａＮ層６は、ＧａＮ系ＨＥＭＴにおける電子走行層として機能する層であり、ここではＧａＮ層６として、アンドープのＧａＮ（ｉ−ＧａＮ）層を、膜厚約１μｍで形成する。

ＡｌＧａＮ層７は、ＧａＮ系ＨＥＭＴにおけるスペーサ層として機能する層であり、ここではＡｌＧａＮ層７として、アンドープのＡｌＧａＮ（ｉ−ＡｌＧａＮ）層を、膜厚約５ｎｍで形成する。

ＡｌＧａＮ層８は、ＧａＮ系ＨＥＭＴにおける電子供給層として機能する層であり、ここではＡｌＧａＮ層８として、ｎ型のＡｌＧａＮ（ｎ−ＡｌＧａＮ）層（Ａｌ組成２０％（０．２））を、膜厚約２０ｎｍで形成する。尚、ｎ型不純物としては、Ｓｉを用いることができる。

ＧａＮ層９は、ＧａＮ系ＨＥＭＴにおけるキャップ層（保護層とも称される）として機能する層であり、ここではＧａＮ層９として、ｎ型のＧａＮ（ｎ−ＧａＮ）層を、膜厚約１０ｎｍで形成する。尚、ｎ型不純物としては、Ｓｉを用いることができる。

ＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９は、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成することができる。原料には、Ａｌ源にＴＭＡを、Ｇａ源にＴＭＧを、Ｎ源にＮＨ₃を、それぞれ用いることができる。不純物をドーピングする場合には、その不純物原料が更にエピタキシャル成長の原料に添加される。例えば、ｎ型不純物としてＳｉをドーピングする場合には、その原料としてシラン（ＳｉＨ₄）が添加される。

尚、ＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９の成長は、例えば、超格子構造５の成長に続けて、成長過程のウェハをＭＯＣＶＤ装置のチャンバ外部に取り出すことなく、供給原料等の成長条件を切り換えることで、連続して行うことができる。

ＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９の各半導体層を成長する際の下地となる超格子構造５は、上記のように、その上層部或いは上面に到達するような積層乱れの発生が抑制されている。そのため、超格子構造５の上には、積層乱れに起因するような結晶品質の低下を抑制し、結晶品質の良好なＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９を成長することができる。

これまでに成長する各半導体層、即ち、Ｓｉ基板２上のＡｌＮ層３（或いは基板２０上のＡｌＧａＮ層４）からＧａＮ層９までは、上記の複数の突部４ｂを有するＡｌＧａＮ層４も含め、ＭＯＣＶＤ法を用いて連続して成長することが可能である。

尚、各半導体層の成長には、ＭＯＣＶＤ法のほか、分子線エピタキシー（Molecular Beam Epitaxy；ＭＢＥ）法も用いることが可能である。
上記のようにしてＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９の各半導体層の成長を行い、図８に示すようなウェハ２１ｂを得る。このようなウェハ２１ｂの形成後は、電極及びパッシベーション膜の形成を行う。

図９は電極及びパッシベーション膜の形成工程の一例を示す図である。尚、図９は電極及びパッシベーション膜の形成工程の一例を示す要部断面模式図である。
上記のようにしてＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９を形成した後、蒸着及びリフトオフの技術を用いて、図９に示すように、ＧａＮ層９上にソース電極１０及びドレイン電極１１を形成する。

その際は、まずＧａＮ層９上に、ソース電極１０及びドレイン電極１１を形成する領域に開口を有するレジストパターン（図示せず）を形成し、Ｔｉ及びＡｌを蒸着し、その後、レジストパターン上に付着したＴｉ及びＡｌを、そのレジストパターンと共に除去する。その後、窒素雰囲気中で熱処理（例えば６００℃）を行い、先のレジストパターンの除去後に残るＴｉ及びＡｌを合金化し、更にオーミックコンタクトを確立する。例えばこのようにして、ソース電極１０及びドレイン電極１１を形成する。

ソース電極１０及びドレイン電極１１の形成後は、例えばプラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition；ＰＥＣＶＤ）法を用いて、パッシベーション膜１２を形成する。パッシベーション膜１２には、絶縁膜、例えば窒化シリコン（ＳｉＮ）膜を用いることができる。

パッシベーション膜１２の形成後、その上に、ゲート電極を形成する領域に開口を有するレジストパターン（図示せず）を形成し、それをマスクにしたエッチングにより、パッシベーション膜１２に開口１２ａを形成する。その後、蒸着及びリフトオフの技術を用いて、図９に示すように、ＧａＮ層９上にゲート電極１３を形成する。

その際は、まず開口１２ａを形成する時に用いたレジストパターンを除去した後、ゲート電極１３を形成する領域に開口を有する新たなレジストパターン（図示せず）を形成する。そして、Ｎｉ及びＡｕを蒸着した後、レジストパターン上に付着したＮｉ及びＡｕを、そのレジストパターンと共に除去する。その後、窒素雰囲気中で熱処理を行い、Ｎｉ及びＡｕを合金化し、更にオーミックコンタクトを確立する。例えばこのようにして、ゲート電極１３を形成する。

ゲート電極１３の形成後は、例えばＰＥＣＶＤ法を用いて、パッシベーション膜１４を形成する。パッシベーション膜１４には、絶縁膜、例えばＳｉＮ膜を用いることができる。パッシベーション膜１４の形成後は、ソース電極１０及びドレイン電極１１、並びにゲート電極１３に電気的に接続されるビア、配線等の導電部（図示せず）の形成が行われる。１枚のウェハ２１ｂにＧａＮ系ＨＥＭＴとなる構造を複数形成している場合には、ダイシングが行われ、個々のＧａＮ系ＨＥＭＴに個片化される。

以上のような工程により、図９に示すような構成を有するＧａＮ系ＨＥＭＴ１が形成される。
ＧａＮ系ＨＥＭＴ１では、超格子構造５を設けることで、反りやクラックの発生を抑えてＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９の成長が可能になっている。

ＧａＮ系ＨＥＭＴ１では、上記のように、基板２０上に、複数の突部４ｂを有するＡｌＧａＮ層４を成長し、そのＡｌＧａＮ層４上に、超格子構造５を成長することで、超格子構造５の上層部或いは上面に到達するような積層乱れの発生が抑制される。そのため、結晶品質の良好なＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９の成長が可能になっている。

更に、超格子構造５の上層部或いは上面に到達するような積層乱れの発生が抑制されるため、ＧａＮ系ＨＥＭＴ１が高電圧で動作される場合でも、そのような積層乱れの部分がリーク経路となって所望のデバイス性能が得られなくなるといった事態が回避可能になる。

上記の手法によれば、高品質なＧａＮ系半導体層、及び、そのようなＧａＮ系半導体層を用いた高性能なＧａＮ系ＨＥＭＴ１が実現される。
尚、ここでは超格子構造５を設けるＧａＮ系ＨＥＭＴ１を例示した。このほかＧａＮ系ＨＥＭＴには、上記のＡｌＮ層３のような応力緩和層と、ＧａＮ層６のような電子走行層との間に、ＡｌＧａＮ等の窒化物半導体層を複数積層した構造（多層構造）のバッファ層を設けるものもある。

このような多層構造のバッファ層を設けるＧａＮ系ＨＥＭＴにおいても、その多層構造の窒化物半導体層を積層する際、上記のような積層乱れ（成長乱れ）が生じる可能性がある。このようなＧａＮ系ＨＥＭＴについても、応力緩和層上に、上記のような複数の突部４ｂを有するＡｌＧａＮ層４を成長し、その上に多層構造のバッファ層を成長することで、バッファ層内の積層乱れを抑制することが可能である。それにより、バッファ層上に結晶品質の良好なＧａＮ系半導体層を成長することが可能になる。

このように、複数の突部４ｂを有するＡｌＧａＮ層４を設ける上記の手法は、超格子構造５を採用するＧａＮ系ＨＥＭＴ１のほか、窒化物半導体層成長時に積層乱れが生じ得る多層構造のバッファ層を採用するＧａＮ系ＨＥＭＴに対しても、同様に適用可能である。

また、ＡｌＧａＮ層４上に設ける窒化物半導体層が、超格子構造や多層構造のバッファ層でない場合でも、その成長過程で、異なる突部４ｂの側面４ａｂから成長する結晶同士が互いにぶつかり合い、それより上層に成長乱れが生じるのを抑制することは可能である。これにより、成長する窒化物半導体層の高品質化を図り、結晶品質に起因したデバイス性能の低下を抑えることが可能である。

また、以上の説明では、超格子構造５を設けることでウェハの反りやクラックを抑制する点について述べたが、そのような反りやクラックを抑制する方法としては、上記のＡｌＮ層３のような応力緩和層に複数の窪みを設ける方法もある。

図１０はＧａＮ系ＨＥＭＴの別例を示す図である。尚、図１０はＧａＮ系ＨＥＭＴの別例の要部断面模式図である。
図１０に示すＧａＮ系ＨＥＭＴ１ａは、ＡｌＮ層３の表面３ａに複数の窪み３ｂが設けられている点で、上記の図９に示したようなＧａＮ系ＨＥＭＴ１と相違する。窪み３ｂは、例えば、ＡｌＮ層３の成長条件を調整し、その表面３ａに、深さ５ｎｍ以上、個数密度２×１０¹⁰ｃｍ^-2以上で分散させる。

Ｓｉ基板２上に、窪み３ｂを設けていないＡｌＮ層３を成長し、その上層に各種窒化物半導体層（超格子構造５が含まれ得る）を成長していく場合には、成長後の冷却の際、Ｓｉ基板２との熱膨張係数差に起因して窒化物半導体層内に引っ張り応力が発生し得る。このような場合、ＡｌＮ層３の表面３ａに複数の窪み３ｂを設けておくと、ＡｌＮ層３の上層にＡｌＧａＮ層４が成長される際、窪み３ｂの側面から成長する結晶同士が互いにぶつかり合い、圧縮応力が発生する。この圧縮応力により、上記のような引っ張り応力を緩和し、ウェハの反りやクラックを抑制して、窒化物半導体層の結晶の高品質化を図る。

尚、この図１０に示すような窪み３ｂを有するＡｌＮ層３を設ける場合において、上記のような複数の突部４ｂを有するＡｌＧａＮ層４上に、超格子構造５に替えて、ＡｌＧａＮ層等の窒化物半導体層を複数積層した多層構造のバッファ層を設けてもよい。

上記のような複数の突部４ｂを有するＡｌＧａＮ層４を設けた場合には、その上に窒化物半導体層を成長する際、上記同様の応力緩和効果、ウェハの反りやクラックの抑制効果が得られる。即ち、窒化物半導体層の成長過程において、ＡｌＧａＮ層４の、異なる突部４ｂの側面４ａｂから成長する結晶同士が互いにぶつかり合うことで圧縮応力が発生し、その圧縮応力により、成長後の冷却の際に窒化物半導体層内に発生する引っ張り応力が緩和される。それにより、ウェハの反りやクラックの抑制が図られ、窒化物半導体層の結晶の高品質化が図られる。

また、以上の説明では、ＡｌＧａＮ層４の表面４ａに、分散して配置された複数の突部４ｂを設ける場合（図７）を例示したが、突部４ｂの形状、配置は、上記の例に限定されるものではない。

図１１はＡｌＧａＮ層の別例を示す図である。尚、図１１はＡｌＧａＮ層の一例の要部斜視模式図である。
ＡｌＮ層３上に設けるＡｌＧａＮ層４の表面４ａには、図１１に示すように、ストライプ状に配置された複数の突部４ｂを設けることもできる。このようなＡｌＧａＮ層４は、各突部４ｂが一定の幅及び高さとなるように形成することができ、隣接する突部４ｂが一定の間隔となるように形成することができる。各突部４ｂは、例えば、その延在方向Ｓと直交する方向Ｔの断面が、平坦性の良い上面４ａａと、斜め上方に面した側面（傾斜面）４ａｂとを有する台形状となるように、形成される。

ストライプ状の突部４ｂは、例えば、幅１００ｎｍ〜５００ｎｍ、高さ２０ｎｍ〜５０ｎｍ、間隔５００ｎｍ以下となるように配置することができる。
図１１に示すようなストライプ状の突部４ｂは、例えば、ＡｌＮ層３上に、平坦性良くＡｌＧａＮ層４を形成した後、そのＡｌＧａＮ層４を、フォトリソグラフィ及びエッチングの技術を用いてパターニングすることで、形成することができる。エッチングには、ドライエッチング又はウェットエッチングを用いることができる。

このようにしてストライプ状の突部４ｂを有するＡｌＧａＮ層４を形成した後、その上に、ＭＯＣＶＤ法を用いて、超格子構造５並びにＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９を成長していく。その後は、上記同様、ソース電極１０及びドレイン電極１１並びにゲート電極１３等の形成を行い、ＧａＮ系ＨＥＭＴ１を形成する。

ストライプ状の突部４ｂを有するＡｌＧａＮ層４を形成した場合にも、上記の図４〜図６に示したのと同様に、超格子構造５の成長時に積層乱れ５ｃを会合、消滅させ、超格子構造５の上層部或いは上面に到達するような積層乱れの発生を抑制することができる。その結果、結晶品質の良好なＧａＮ層６、ＡｌＧａＮ層７、ＡｌＧａＮ層８及びＧａＮ層９が成長され、また、所望のデバイス性能を示す高性能なＧａＮ系ＨＥＭＴ１が実現される。

上記の図１０に示したようなＧａＮ系ＨＥＭＴ１ａのように、ＡｌＮ層３に窪み３ｂを設ける場合にも、この図１１に示すようなストライプ状の突部４ｂを有するＡｌＧａＮ層４を設けてもよい。

また、この図１１に示すようなストライプ状の突部４ｂを有するＡｌＧａＮ層４を設けたＧａＮ系ＨＥＭＴ１，１ａにおいて、超格子構造５に替えて、ＡｌＧａＮ層等の窒化物半導体層を複数積層した多層構造のバッファ層を設けてもよい。

ここではＡｌＧａＮ層４にストライプ状の突部４ｂを設ける場合を例示したが、例えば、上記のようなフォトリソグラフィ及びエッチングの技術を用いたパターニングによれば、ストライプ状に限らず、様々なパターンの突部４ｂを形成することが可能である。

以上、ＧａＮ系ＨＥＭＴを例にして説明したが、上記の手法は、ＧａＮ系半導体を用いるその他のデバイスにも適用可能である。上記の手法が適用可能なデバイスとしては、例えば、半導体レーザー、発光ダイオード（Light Emitting Diode；ＬＥＤ）を挙げることができる。

図１２は半導体レーザーの一例を示す図である。尚、図１２は半導体レーザーの一例の要部断面模式図である。
図１２に示す半導体レーザー３０は、上記同様、Ｓｉ基板２上に設けられたＡｌＮ層３（上記のような窪み３ｂを有する又は有しないＡｌＮ層３）の上に、複数の突部４ｂを有するＡｌＧａＮ層４を設け、その上に超格子構造５を設けた構造を有している。半導体レーザー３０は、このような超格子構造５の上に設けられたＧａＮ系半導体の積層構造を有している。

半導体レーザー３０では、超格子構造５の上に、バッファ層であるＧａＮ層４０及びｎ型のＧａＮ層４１、並びに、ｎ型のＩｎＧａＮ層４２、クラッド層であるｎ型のＡｌＧａＮ層４３、光ガイド層であるｎ型のＧａＮ層４４が設けられる。ｎ型のＧａＮ層４４の上には、ＭＱＷ（Multi Quantum Well）構造を有する活性層４５が設けられる。活性層４５の上には、ｐ型のＡｌＧａＮ層４６、光ガイド層であるｐ型のＧａＮ層４７、クラッド層であるｐ型のＡｌＧａＮ層４８、コンタクト層であるｐ型のＧａＮ層４９が設けられる。ｎ型のＧａＮ層４１の上にはｎ側電極５０が設けられ、ｐ型のＧａＮ層４９の上にはｐ側電極５１が設けられる。

このような半導体レーザー３０の、Ｓｉ基板２上に設ける各半導体層は、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成することができる。
また、図１３は発光ダイオードの一例を示す図である。尚、図１３は発光ダイオードの一例の要部断面模式図である。

図１３に示す発光ダイオード６０は、上記同様、Ｓｉ基板２上に設けられたＡｌＮ層３（上記のような窪み３ｂを有する又は有しないＡｌＮ層３）の上に、複数の突部４ｂを有するＡｌＧａＮ層４を設け、その上に超格子構造５を設けた構造を有している。発光ダイオード６０は、このような超格子構造５の上に設けられたＧａＮ系半導体の積層構造を有している。

発光ダイオード６０では、超格子構造５の上に、バッファ層であるＧａＮ層６１を介して、クラッド層であるｎ型のＧａＮ層６２、活性層であるｎ型又はｐ型のＩｎＧａＮ層６３、クラッド層であるｐ型のＧａＮ層６４が設けられる。

このような発光ダイオード６０の、Ｓｉ基板２上に設ける各半導体層は、ＭＯＣＶＤ法を用いたエピタキシャル成長により形成することができる。
図１２及び図１３に示すような半導体レーザー３０及び発光ダイオード６０では、複数の突部４ｂを有するＡｌＧａＮ層４を設けることで、超格子構造５の積層乱れを抑制し、その上層に結晶品質の良好なＧａＮ系半導体層を成長することができる。尚、超格子構造５に替えて、ＡｌＧａＮ層等の窒化物半導体層を複数積層したバッファ層を設けても同様の効果が得られる。

上記の手法によれば、下地基板にＳｉ基板を用い、その上層に結晶品質の良好なＧａＮ系半導体層を設けた半導体レーザー３０及び発光ダイオード６０が実現される。
以上説明したＧａＮ系のＨＥＭＴ、半導体レーザー及び発光ダイオード等のデバイスは、下地基板にＳｉ基板を用いる。そのため、そのＳｉ基板を利用し、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のトランジスタをはじめとする各種半導体素子（Ｓｉ系デバイス）との集積も可能である。

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 基板と、
前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、
前記第１半導体層上に設けられたＧａＮ系の第２半導体層と
を含み、
前記第１半導体層は、前記第２半導体層側の表面に、複数の突部を有することを特徴とする半導体装置。

（付記２） 前記基板は、前記第１半導体層側の表面に、ＡｌＮ系の第３半導体層を有することを特徴とする付記１に記載の半導体装置。
（付記３） 前記第２半導体層は、
超格子構造と、
前記超格子構造上に設けられたＧａＮ層と
を含むことを特徴とする付記１又は２に記載の半導体装置。

（付記４） 前記第２半導体層は、前記ＧａＮ層上に設けられたＡｌＧａＮ層を含み、
前記第２半導体層上に設けられたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極の間の前記第２半導体層上に設けられたゲート電極と
を更に含むことを特徴とする付記３に記載の半導体装置。

（付記５） 前記第２半導体層上に、化合物半導体を用いて設けられた、一対のクラッド層と当該一対のクラッド層間の活性層とを更に含むことを特徴とする付記３に記載の半導体装置。

（付記６） 前記第２半導体層は、前記複数の突部のうち、異なる突部の、互いの側面から成長する結晶同士が、前記超格子構造内において、上方に向かうにつれて接近し、会合する構造を有することを特徴とする付記３乃至５のいずれかに記載の半導体装置。

（付記７） 前記複数の突部は、アイランド状に配置されることを特徴とする付記１乃至６のいずれかに記載の半導体装置。
（付記８） 前記複数の突部は、ストライプ状に配置されることを特徴とする付記１乃至６のいずれかに記載の半導体装置。

（付記９） 前記複数の突部は、上方に面した上面と、斜め上方に面した側面とを有することを特徴とする付記１乃至８のいずれかに記載の半導体装置。
（付記１０） 基板を準備する工程と、
前記基板上にＡｌＧａＮ系の第１半導体層を形成する工程と、
前記第１半導体層上にＧａＮ系の第２半導体層を形成する工程と
を含み、
前記第１半導体層を形成する工程は、前記第１半導体層の、前記第２半導体層側の表面に、複数の突部を形成する工程を含むことを特徴とする半導体装置の製造方法。

（付記１１） 前記基板は、前記第１半導体層が形成される側の表面に、ＡｌＮ系の第３半導体層を有することを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２） 前記第２半導体層を形成する工程は、
超格子構造を形成する工程と、
前記超格子構造上にＧａＮ層を形成する工程と
を含むことを特徴とする付記１０又は１１に記載の半導体装置の製造方法。

（付記１３） 前記第２半導体層を形成する工程は、前記ＧａＮ層上にＡｌＧａＮ層を形成する工程を含み、
前記第２半導体層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極の間の前記第２半導体層上にゲート電極を形成する工程と
を更に含むことを特徴とする付記１２に記載の半導体装置の製造方法。

（付記１４） 基板と、
前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、
前記第１半導体層上に設けられたＧａＮ系の第２半導体層と
を含み、
前記第１半導体層は、前記第２半導体層側の表面に、複数の突部を有することを特徴とするウェハ。

（付記１５） 基板と、前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、前記第１半導体層上に設けられたＧａＮ系の第２半導体層とを含み、前記第１半導体層が、前記第２半導体層側の表面に、複数の突部を有するウェハを準備する工程と、
前記第２半導体層上にソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極の間の前記第２半導体層上にゲート電極を形成する工程と
を含むことを特徴とする半導体装置の製造方法。

１，１ａ，１００ ＧａＮ系ＨＥＭＴ
２，１１０ Ｓｉ基板
３，５ａ，１２０，１３１ ＡｌＮ層
３ａ，４ａ 表面
３ｂ 窪み
４，７，８，４３，４６，４８，１５０ ＡｌＧａＮ層
４ａａ 上面
４ａｂ 側面
４ｂ 突部
５，１３０ 超格子構造
５ｂ，６，９，４０，４１，４４，４７，４９，６１，６２，６４，１３２，１４０ ＧａＮ層
１０，１７０ ソース電極
１１，１８０ ドレイン電極
１２，１４ パッシベーション膜
１２ａ 開口
１３，１６０ ゲート電極
２０ 基板
２１ａ，２１ｂ ウェハ
３０ 半導体レーザー
４２，６３ ＩｎＧａＮ層
４５ 活性層
５０ ｎ側電極
５１ ｐ側電極
６０ 発光ダイオード
５ｃ，１３３ 積層乱れ
１９０ ２ＤＥＧ

Claims (8)

1. 基板と、
   前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、
   前記第１半導体層上に設けられたＧａＮ系の第２半導体層と
   を含み、
   前記第１半導体層は、前記第２半導体層側の表面に、複数の突部を有することを特徴とする半導体装置。
2. 前記基板は、前記第１半導体層側の表面に、ＡｌＮ系の第３半導体層を有することを特徴とする請求項１に記載の半導体装置。
3. 前記第２半導体層は、
   超格子構造と、
   前記超格子構造上に設けられたＧａＮ層と
   を含むことを特徴とする請求項１又は２に記載の半導体装置。
4. 前記第２半導体層は、前記ＧａＮ層上に設けられたＡｌＧａＮ層を含み、
   前記第２半導体層上に設けられたソース電極及びドレイン電極と、
   前記ソース電極と前記ドレイン電極の間の前記第２半導体層上に設けられたゲート電極と
   を更に含むことを特徴とする請求項３に記載の半導体装置。
5. 前記複数の突部は、アイランド状に配置されることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
6. 前記複数の突部は、上方に面した上面と、斜め上方に面した側面とを有することを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
7. 基板を準備する工程と、
   前記基板上にＡｌＧａＮ系の第１半導体層を形成する工程と、
   前記第１半導体層上にＧａＮ系の第２半導体層を形成する工程と
   を含み、
   前記第１半導体層を形成する工程は、前記第１半導体層の、前記第２半導体層側の表面に、複数の突部を形成する工程を含むことを特徴とする半導体装置の製造方法。
8. 基板と、
   前記基板上に設けられたＡｌＧａＮ系の第１半導体層と、
   前記第１半導体層上に設けられたＧａＮ系の第２半導体層と
   を含み、
   前記第１半導体層は、前記第２半導体層側の表面に、複数の突部を有することを特徴とするウェハ。

Images