JP2015041648A - パターン形成方法、パターン形成用マスク及びパターン形成装置 - Google Patents

Abstract

【課題】リソグラフィ技術を用いて広い範囲に短時間で高精度なパターンを形成すること。【解決手段】実施形態に係るパターン形成方法は、複数の光透過部が周期的に配置された干渉用マスクパターンと、前記干渉用マスクパターンと離間して配置された光電変換部と、電子遮蔽部と、を用意する工程と、前記干渉用マスクパターンに光を照射し、前記光透過部を透過した前記光の透過光に基づきタルボ干渉を発生させる工程と、前記タルボ干渉による干渉光を前記光電変換部に照射して、前記光電変換部から前記干渉光に基づく電子を放出する工程と、前記電子を加工対象部材へ照射してパターンを形成する工程と、含む。【選択図】図１

Description

本発明の実施形態は、パターン形成方法、パターン形成用マスク及びパターン形成装置に関する。

電子ビームを用いたリソグラフィにおいては、電子ビームを収束させることで微細なパターンであっても高精度にパターンを形成することができる。しかし、従来の電子ビーム露光装置では、電子ビームをいわゆる一筆描きで移動させる必要があり、広い面積を短時間で露光することは困難である。

また、他のリソグラフィ技術として、タルボ干渉を用いた露光方法がある。タルボ干渉は、繰り返しパターンを有する露光用マスクに干渉性の良いコヒーレント光を照射すると、光の進行方向に、パターンの反転像と自己結像とが周期的に現れる現象である。この反転像または自己結像を利用してパターン転写を行うと、露光用マスクに含まれるパターン欠陥の転写が抑制される。リソグラフィ技術を用いたパターン形成方法においては、広い範囲に短時間で高精度なパターンを形成することが望ましい。

特開２０１３−０５１２９２号公報

本発明の実施形態は、リソグラフィ技術を用いて広い範囲に短時間で高精度なパターンを形成することができるパターン形成方法、パターン形成用マスク及びパターン形成装置を提供する。

実施形態に係るパターン形成方法は、複数の光透過部が周期的に配置された干渉用マスクパターンと、前記干渉用マスクパターンと離間して配置された光電変換部と、電子遮蔽部と、を用意する工程と、前記干渉用マスクパターンに光を照射し、前記光透過部を透過した前記光の透過光に基づきタルボ干渉を発生させる工程と、前記タルボ干渉による干渉光を前記光電変換部に照射して、前記光電変換部から前記干渉光に基づく電子を放出する工程と、前記電子を加工対象部材へ照射してパターンを形成する工程と、含む。

図１は、第１の実施形態に係るパターン形成方法を例示するフローチャートである。 図２は、干渉用マスクパターンを例示する模式図である。 図３（ａ）及び図３（ｂ）は、パターン形成用マスクを例示する模式図である。 図４（ａ）〜図４（ｅ）は、光電変換部のパターンを例示する模式的断面図である。 図５は、パターン形成装置を例示する模式図である。 図６（ａ）〜図６（ｃ）は、第３の実施形態に係るパターン形成方法を例示する模式図である。 図７（ａ）〜図７（ｄ）は、電子のパターンの形成方法を例示する模式図である。 図８（ａ）〜図８（ｄ）は、電子のパターンの形成方法を例示する模式図である。 図９（ａ）〜図９（ｄ）は、電子のパターンの形成方法を例示する模式図である。 図１０（ａ）〜図１０（ｅ）は、第４の実施形態に係るパターン形成方法を例示する模式図である。 図１１（ａ）〜図１１（ｃ）は、パターン形成用マスクを例示する模式的断面図である。 図１２（ａ）〜図１２（ｆ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。 図１３（ａ）〜図１３（ｃ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。 図１４（ａ）〜図１４（ｆ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。 図１５（ａ）〜図１５（ｄ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。 図１６（ａ）〜図１６（ｆ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。 図１７（ａ）〜図１７（ｄ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。

以下、本発明の実施形態を図に基づき説明する。なお、以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。

（第１の実施形態）
図１は、第１の実施形態に係るパターン形成方法を例示するフローチャートである。
図１に表したように、本実施形態に係るパターン形成方法は、パターン形成用マスクの用意（ステップＳ１０１）、タルボ干渉の発生（ステップＳ１０２）、電子の放出（ステップＳ１０３）及びパターンの形成（ステップＳ１０４）を含む。

ステップＳ１０１に表したパターン形成用マスクの用意では、複数の光透過部が周期的に配置された干渉用マスクパターンと、この干渉用マスクパターンと離間して配置された光電変換部と、を備えたパターン形成用マスクを用意する。パターン形成用マスクの態様については、後述する。

図２は、干渉用マスクパターンを例示する模式図である。
図２では、干渉用マスクパターンＰ１が干渉用マスクＭ１に設けられた例を表している。図２に表したように、干渉用マスクＭ１は、所定の波長の光を透過する基板１０と、基板１０に設けられた干渉用マスクパターンＰ１と、を有する。干渉用マスクパターンＰ１は、複数の遮光パターンＰ１１と、複数の透光パターンＰ１２と、を有する。遮光パターンＰ１１は、前記光を遮る。透光パターンＰ１２は、前記光を透過する。

基板１０には、例えば石英や合成石英が用いられる。遮光パターンＰ１１には、例えばクロム（Ｃｒ）が用いられる。

複数の遮光パターンＰ１１は、一定の幅及び一定の間隔で基板１０に配置される。複数の透光パターンＰ１２は、複数の遮光パターンＰ１１の間に設けられる。これにより、複数の透光パターンＰ１２は、基板１０に周期的に設けられる。複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、例えばラインアンドスペースのパターンが構成される。なお、複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、島状のパターンが構成されてもよい。

ステップＳ１０２に表したタルボ干渉の発生では、干渉用マスクパターンＰ１に前記光を照射して、複数の透光パターンＰ１２を透過した光による透過光に基づきタルボ干渉を発生させる。

図２には、干渉用マスクＭ１によるタルボ干渉が例示される。タルボ干渉は、干渉用マスクパターンＰ１の繰り返しパターン（遮光パターンＰ１１及び透光パターンＰ１２）に干渉性の良いコヒーレント光を照射すると、光の進行方向に、干渉用マスクパターンＰ１の繰り返しパターンの反転像ＩＭｒと自己結像ＩＭとが周期的に現れる現象である。

タルボ干渉は、少なくとも透光パターンＰ１２から０次光と±１次光とが発生することが必要である。そして、全ての回折光が同位相となるところで自己結像ＩＭが発生する。ここで自己結像ＩＭとは、透光パターンＰ１２に相当した光強度分布が現れる結像のことをいう。反転像ＩＭｒとは、透光パターンＰ１２の反転に相当とした光強度分布が現れる結像のことをいう。タルボ干渉によって生成される干渉光は、反転像ＩＭｒ及び自己結像ＩＭを含む。

反転像ＩＭｒ及び自己結像ＩＭは、干渉用マスクＭ１から離れる方向（Ｚ方向）に光の進行方向に交互に周期的に現れる。ここで、自己結像ＩＭにおけるＺ方向の１周期の長さは、タルボ距離Ｚ_Ｔである。

複数の透光パターンＰ１２のピッチｐが光の波長λに近いときは、Ｚ_Ｔは数式（１）で表される。

複数の透光パターンＰ１２のピッチｐが光の波長λに対して２倍以上のときは、Ｚ_Ｔは数式（２）で近似的に表される。

自己結像ＩＭまたは反転像ＩＭｒのＺ方向と直交する方向のピッチＰｔは、媒質の屈折率をｎ、光の波長をλとした場合、Ｐｔ＞λ／ｎを満たす。

ステップＳ１０３に表した電子の放出では、タルボ干渉による干渉光を光電変換部に照射して、光電変換部から干渉光に基づく電子を放出する。光電変換部は、照射された光によって励起された内部の電子を放出する。

光電変換部には、タルボ干渉による干渉光（干渉パターンに基づく光）が照射される。したがって、光電変換部は、タルボ干渉による干渉パターンに対応した位置から光を放出する。

ステップＳ１０４に表したパターンの形成では、ステップＳ１０３において放出された電子を加工対象部材へ照射して、加工対象部材にパターンを形成する。加工対象部材は、例えば感光性材料（レジスト）である。パターンは、レジストに形成されるパターンや、レジストパターンをマスクとして下地（半導体ウェーハ、半導体層等）をエッチングして得られるパターンを含む。

本実施形態に係るパターン形成方法では、タルボ干渉によって干渉用マスクパターンＰ１に含まれる欠陥の転写が抑制される。また、タルボ干渉による干渉光に基づき電子を加工対象部材に照射するため、電子の軌道を制御することでタルボ干渉による干渉パターンの形状を縮小または拡大したパターンを精度良く形成することができるようになる。つまり、本実施形態に係るパターン形成方法では、タルボ干渉を用いた露光技術のメリットと、電子ビームを用いた露光技術のメリットとの両方を得ることができる。

図３（ａ）及び図３（ｂ）は、パターン形成用マスクを例示する模式図である。
図３（ａ）には、パターン形成用マスクＭＭの模式的断面図が表される。図３（ｂ）には、パターン形成用マスクＭＭの模式的平面図が表される。

図３（ａ）に表したように、パターン形成用マスクＭＭには、干渉用マスクＭ１と、光電変換部ＰＣと、が用いられる。光電変換部ＰＣは、基板２０の一方面に設けられる。光電変換部ＰＣは、干渉用マスクＭ１と離間して設けられる。すなわち、干渉用マスクＭ１と、光電変換部ＰＣとの間には、所定の間隔が設けられる。光電変換部ＰＣの材料としては、光の照射によって内部の電子が励起され、外部に放出できる材料（例えば、金（Ａｕ）やルテニウム（Ｒｕ））が用いられる。光電変換部ＰＣは、干渉棒マスクＭ１と一体的に設けられていても、別体に設けられていてもよい。

図３（ｂ）に表したように、パターン形成用マスクＭＭの干渉用マスクＭ１には、線状に形成された複数の遮光パターンＰ１１と複数の透光パターンＰ１２とが設けられる。図３（ｂ）に表した例では、複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、ラインアンドスペース（Ｌ／Ｓパターン）のパターンが構成される。なお、干渉用マスクＭ１には、複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、島状のパターンが構成されてもよい。

図３（ａ）に表したように、パターン形成用マスクＭＭに光Ｃを照射すると、干渉用マスクＭ１と光電変換部ＰＣとの間に、タルボ干渉による干渉光ＩＬが発生する。干渉用マスクＭ１と光電変換部ＰＣとの距離によって、光電変換部ＰＣには、タルボ干渉による干渉光ＩＬのうち、自己結像ＩＭまたは反転像ＩＭｒが照射される。ここで、干渉用マスクＭ１の干渉用マスクパターンＰ１に欠陥が含まれている場合であっても、タルボ干渉の効果により、干渉光ＩＬには欠陥のパターンが含まれにくくなる。

干渉光ＩＬが光電変換部ＰＣに照射されると、光の照射された位置において光電変換部ＰＣの内部の電子が励起され、電子ｅ⁻が放出される。光電変換部ＰＣから放出される電子ｅ⁻のパターンは、光電変換部ＰＣに照射された干渉光ＩＬのパターンに対応する。例えば、光電変換部ＰＣに自己結像ＩＭによる光が照射された場合、光電変換部ＰＣからは自己結像ＩＭのパターンに対応したパターンで電子ｅ⁻が放出される。また、光電変換部ＰＣに反転像ＩＭｒによる光が照射された場合、光電変換部ＰＣからは反転像ＩＭｒのパターンに対応したパターンで電子ｅ⁻が放出される。

パターン形成用マスクＭＭから放出される電子ｅ⁻のパターンは、タルボ干渉による干渉光ＩＬのパターンに対応しているため、干渉用マスクパターンＰ１に含まれる欠陥のパターンは反映されない。したがって、この電子ｅ⁻を加工対象部材に照射することで、加工されるパターンへの欠陥の転写が抑制される。

また、光電変換部ＰＣの表面の広い範囲に干渉光ＩＬが同時に照射されるため、光電変換部ＰＣからは２次元的に電子ｅ⁻が放出される。したがって、電子ｅ⁻を用いた一筆描きの露光ではなく、広い面積に対して短時間で露光を行うことができるようになる。

また、パターン形成用マスクＭＭから加工対象部材までの間で、電子ｅ⁻を縮小または拡大させてもよい。電子ｅ⁻を縮小させることで、タルボ干渉による干渉光ＩＬのパターンサイズよりも小さいパターンを形成することができる。一方、電子ｅ⁻を拡大させることで、タルボ干渉による干渉光ＩＬのパターンサイズよりも大きなパターンを形成することができる。

このようなパターン形成用マスクＭＭを用いることで、タルボ干渉による低ラフネスかつ欠陥の転写が抑制された周期パターンを、広い面積にわたって均一に光電変換部ＰＣに照射することができる。したがって、均一なパターン精度でパターンを形成することができ、さらに大面積での一括パターン形成によりスループットの低下を抑制することができる。

なお、光電変換部ＰＣは基板２０に一様に形成されていても、所定のパターン形状を有していてもよい。所定のパターン形状は、干渉用マスクパターンＰ１の形状と異なっていてもよい。これにより、光電変換部ＰＣから放出される電子ｅ⁻のパターンは、干渉用マスクパターンＰ１の形状と光電変換部ＰＣのパターンの形状とを重ね合わせた形状になる。

図４（ａ）〜図４（ｅ）は、光電変換部のパターンを例示する模式的断面図である。
光電変換部ＰＣは、基板２０に一様に形成されていてもよいし、図４（ａ）〜図４（ｅ）に表したように、基板２０の一方面において所望のパターン形状を有していてもよい。

図４（ａ）に表した光電変換部ＰＣ１は、基板２０の一方面に設けられた複数の光電変換膜ＰＣＦを有する。複数の光電変換膜ＰＣＦは、基板２０の一方面において、電子ｅ⁻を放出したい箇所に対応して設けられる。このような光電変換部ＰＣ１では、光電変換部ＰＣ１に仮に一様な光が照射されたとしても、複数の光電変換膜ＰＣＦに合わせたパターンで電子ｅ⁻が放出されることになる。

図４（ｂ）に表した光電変換部ＰＣ２は、基板２０の一方面に設けられた複数のに光電変換膜ＰＣＦと、複数の光電変換膜ＰＣＦの間に設けられた遮蔽膜ＳＤＦと、を有する。このような光電変換部ＰＣ１では、複数の光電変換膜ＰＣＦの間に隙間があっても、遮蔽膜ＳＤＦによって光を遮蔽できる。

図４（ｃ）に表した光電変換部ＰＣ３は、基板２０の一方面に設けられた一様な光電変換膜ＰＣＦと、光電変換膜ＰＣＦの上に形成された複数の遮蔽膜ＳＤＦと、を有する。

図４（ｄ）に表した光電変換部ＰＣ４は、基板２０の一方面に設けられた複数の遮蔽膜ＳＤＦと、複数の遮蔽膜ＳＤＦを覆う光電変換膜ＰＣＦと、を有する。光電変換膜ＰＣＦは、複数の遮蔽膜ＳＤＦの上、側面、及び基板２０の一方面における遮蔽膜ＳＤＦが設けられていない面を覆う。光電変換膜ＰＣＦは、基板２０上に複数の遮蔽膜ＳＤＦを形成した後、例えば堆積によって形成される。このような光電変換部ＰＣ４では、遮蔽膜ＳＤＦの上に設けられた光電変換膜ＰＣＦには光が照射されず、複数の遮蔽膜ＳＤＦの間に設けられた光電変換膜ＰＣＦに光が照射される。この光が照射された光電変換膜ＰＣＦの位置から電子ｅ⁻が放出される。

図４（ｅ）に表した光電変換部ＰＣ５は、基板２０の一方面に設けられた複数の遮蔽膜ＳＤＦと、複数の遮蔽膜ＳＤＦの上及び間に設けられた光電変換膜ＰＣＦと、を有する。光電変換膜ＰＣＦは、複数の遮蔽膜ＳＤＦの上、及び基板２０の一方面における遮蔽膜ＳＤＦが設けられていない面を覆う。このような光電変換部ＰＣ５では、遮蔽膜ＳＤＦの上に設けられた光電変換膜ＰＣＦには光が照射されず、複数の遮蔽膜ＳＤＦの間に設けられた光電変換膜ＰＣＦに光が照射される。この光が照射された光電変換膜ＰＣＦの位置から電子ｅ⁻が放出される。

図４（ａ）〜図４（ｅ）に表した光電変換部ＰＣ１〜ＰＣ５の構成は一例であり、これら以外のパターン構成であってもよい。

（第２の実施形態）
次に、第２の実施形態に係るパターン形成装置について説明する。
図５は、パターン形成装置を例示する模式図である。
図５に表したように、本実施形態に係るパターン形成装置５００は、光源５１０と、ステージ５２０と、マスク保持部５３０と、電子レンズ５４０と、を備える。

光源５１０は、露光に用いる光Ｃを放出する。光源５１０は、光Ｃとして例えばレーザ光を放出する。レーザ光は、例えば波長１９３ナノメートル（ｎｍ）のＡｒＦエキシマレーザ光である。

ステージ５２０は、加工対象部材を載置する。図５に表した例では、加工対象部材としてウェーハＷが載置される。ステージ５２０は、例えば静電吸着によってウェーハＷをステージ５２０上に吸着保持する。ステージ５２０は、ウェーハＷの表面に沿った例えば２軸（Ｘ軸、Ｙ軸）に沿って移動可能に設けられる。ステージ５２０を移動させることで、ウェーハＷと、後述するマスク保持部５３０に保持されたパターン形成用マスクとの相対的な位置関係を変える。

マスク保持部５３０は、干渉用マスクＭ１及び光電変換部ＰＣを有するパターン形成用マスクＭＭを保持する。マスク保持部５３０は、移動可能に設けられていてもよい。

電子レンズ５４０は、パターン形成用マスクＭＭの光電変換部ＰＣから放出された電子ｅ⁻を収束させる。電子レンズ５４０は、光電変換部ＰＣから放出された２次元状の電子ｅ⁻のパターンをウェーハＷ上に収束させる。

例えば、光電変換部ＰＣにおける電子ｅ⁻のパターンの放出領域のサイズをＡ１、ウェーハＷ上の転写領域をＡ２とした場合、電子レンズ５４０は、Ａ２／Ａ１の縮小倍率を有する。一例として、縮小倍率を１／１０、Ａ１を５ミリメートル角（ｍｍ□）とした場合、Ａ２は５００マイクロメートル角（μｍ□）となる。したがって、ウェーハＷ上には５００μｍ□の領域に一括して電子ｅ⁻を照射でき、一筆描きで電子ビームを照射する場合に比べてパターン形成のスループットが向上する。

パターン形成装置５００においては、光電変換部ＰＣにタルボ効果による非常に像質のよいパターン光を照射することで、例えばＬ／Ｓパターンやコンタクトホールアレイなどの周期パターンを、電子ｅ⁻のパターンに変換して縮小転写することが可能となる。

パターン形成用マスクＭＭでは、干渉用マスクＭ１と光電変換部ＰＣとの距離が、タルボ距離Ｚ_Ｔに基づき設定される。例えば、干渉用マスクパターンＰ１と、光電変換部ＰＣとの間隔は、タルボ距離Ｚ_Ｔの１／２のｎ倍（ｎは自然数）である。これにより、光電変換部ＰＣには、タルボ干渉による干渉光ＩＬのうち、反転像ＩＭｒまたは自己結像ＩＭの光が照射される。

この場合、干渉用マスクパターンＰ１の遮光パターンＰ１１として、例えば１００ナノメートル（ｎｍ）のＬ／Ｓパターンを形成した場合、数ｎｍのＬＥＲ(Line edge roughness)があっても、光電変換部ＰＣに照射される干渉光ＩＬのパターンにはそのようなラフネスはなくなる。また、干渉用マスクパターンＰ１に数十ｎｍの欠陥パターンがあっても、光電変換部ＰＣにはそのような欠陥がない良好なＬ／Ｓパターンが照射される。この場合、電子レンズ５４０の縮小倍率を１／１０にすると、ウェーハＷ上に１０ｎｍのＬ／Ｓパターンを一括で露光することができる。

（第３の実施形態）
次に、第３の実施形態に係るパターン形成方法を説明する。
図６（ａ）〜図６（ｃ）は、第３の実施形態に係るパターン形成方法を例示する模式図である。
図６（ａ）には、タルボ干渉による干渉光ＩＬのパターンが例示される。干渉光ＩＬは、干渉用マスクＭ１によって形成される。図６（ａ）に表した例では、Ｌ／Ｓパターンの干渉光ＩＬが形成されている。

本実施形態では、このような干渉光ＩＬを、図６（ｂ）に表した光電変換部ＰＣ１０に照射する。光電変換部ＰＣ１０は、干渉光ＩＬの一部を光電変換する。光電変換部ＰＣ１０は、光電変換膜ＰＣＦと、遮蔽膜ＳＤＦと、を有する。遮蔽膜ＳＤＦの部分に照射された干渉光ＩＬは、光電変換されない。したがって、干渉光ＩＬは、遮蔽膜ＳＤＦ以外の部分である光電変換膜ＰＣＦにおいて光電変換される。

図６（ｃ）には、加工対象部材である例えばウェーハＷの上に照射される電子のパターンＢＰが表される。電子のパターンＢＰは、干渉光ＩＬのパターンと、光電変換部ＰＣ１０の遮蔽膜ＳＤＦ以外の部分である光電変換膜ＰＣＦのパターンとを重ね合わせた形状になる。

本実施形態に係るパターン形成方法では、タルボ干渉による周期的な干渉光ＩＬの一部を光電変換部ＰＣ１０の遮蔽膜ＳＤＦで遮ることで、非周期的なパターン形状の電子のパターンＢＰを形成することができる。これにより、タルボ干渉による露光及び電子ビームによる露光を利用しつつ、非周期的なパターンをウェーハＷ上に一括して形成することができる。

図７（ａ）〜図９（ｄ）は、電子のパターンの形成方法を例示する模式図である。
図７（ａ）〜図７（ｄ）には、第１の例が表され、図８（ａ）〜図８（ｄ）には、第２の例が表され、図９（ａ）〜図９（ｄ）には、第３の例が表される。

先ず、第１の例について説明する。
図７（ａ）には、干渉用マスクＭ１−１の一部領域が表される。干渉用マスクＭ１−１は、周期的なライン状の遮光パターンＰ１１及び透光パターンＰ１２を有する。干渉用マスクＭ１−１の透光パターンＰ１２には、欠陥ＤＦが含まれる。

図７（ｂ）には、タルボ干渉による干渉光ＩＬ１の一部が表される。タルボ干渉による干渉光ＩＬ１では、図７（ａ）に表した欠陥ＤＦの像が抑制される。

図７（ｃ）には、光電変換部ＰＣ１１のパターンの一部が表される。光電変換部ＰＣ１１は、光電変換膜ＰＣＦと、遮蔽膜ＳＤＦと、を有する。遮蔽膜ＳＤＦは、干渉用マスクＭ１−１により形成されるタルボ干渉の干渉光ＩＬ１の一部を遮る。

図７（ｄ）には、加工対象部材上に照射される電子のパターンＢＰ１の一部が表される。図７（ｄ）に表した電子のパターンＢＰ１は、図７（ｂ）に表したタルボ干渉による干渉光ＩＬ１のパターンと、図７（ｃ）に表した光電変換部ＰＣ１１の遮蔽膜ＳＤＦ以外の部分である光電変換膜ＰＣＦのパターンと、の重ね合わせによって構成される。なお、図７（ｄ）に表した例では、電子レンズ５４０によって縮小された電子のパターンＢＰ１が表されている。

次に、第２の例について説明する。
図８（ａ）には、干渉用マスクＭ１−２が表される。干渉用マスクＭ１−２は、透光パターンＰ１２と、透光パターンＰ１２の中に配置された島状の遮光パターンＰ１１と、を有する。干渉用マスクＭ１−２の透光パターンＰ１２には、欠陥ＤＦが含まれる。

図８（ｂ）には、タルボ干渉による干渉光ＩＬ２が表される。タルボ干渉による干渉光ＩＬ２では、図８（ａ）に表した欠陥ＤＦの像が抑制される。

図８（ｃ）には、光電変換部ＰＣ１２のパターンが表される。光電変換部ＰＣ１２は、光電変換膜ＰＣＦと、遮蔽膜ＳＤＦと、を有する。遮蔽膜ＳＤＦは、干渉用マスクＭ１−２により形成されるタルボ干渉の干渉光ＩＬ２の一部を遮る。

図８（ｄ）には、加工対象部材上に照射される電子のパターンＢＰ２が表される。図８（ｄ）に表した電子のパターンＢＰ２は、図８（ｂ）に表したタルボ干渉による干渉光ＩＬ２のパターンと、図８（ｃ）に表した光電変換部ＰＣ１２の遮蔽膜ＳＤＦ以外の部分である光電変換膜ＰＣＦのパターンと、の重ね合わせによって構成される。なお、図８（ｄ）に表した例では、電子レンズ５４０によって縮小された電子のパターンＢＰ２が表されている。

なお、図７（ｄ）表した電子のパターンＢＰ１は、図８（ｄ）に表した電子のパターンＢＰ２と同じである。第１の例及び第２の例のいずれを適用するのかは、干渉用マスクＭ１−１及びＭ１−２のうち、欠陥ＤＦの修正を行いやすい例を選択すればよい。また、光電変換部ＰＣ１１及びＰＣ１２のうち、遮蔽膜ＳＤＦを精度良く形成できる例を選択してもよい。

次に、第３の例について説明する。
図９（ａ）には、干渉用マスクＭ１−３が表される。干渉用マスクＭ１−３は、遮光パターンＰ１１と、遮光パターンＰ１１の中に配置された島状の透光パターンＰ１２と、を有する。干渉用マスクＭ１−３の遮光パターンＰ１１には、欠陥ＤＦが含まれる。

図９（ｂ）には、タルボ干渉による干渉光ＩＬ３が表される。タルボ干渉による干渉光ＩＬ３では、図９（ａ）に表した欠陥ＤＦの像が抑制される。

図９（ｃ）には、光電変換部ＰＣ１３のパターンが表される。光電変換部ＰＣ１３は、光電変換膜ＰＣＦと、遮蔽膜ＳＤＦと、を有する。遮蔽膜ＳＤＦは、干渉用マスクＭ１−３により形成されるタルボ干渉の干渉光ＩＬ３の一部を遮る。

図９（ｄ）には、加工対象部材上に照射される電子のパターンＢＰ３が表される。図９（ｄ）に表した電子のパターンＢＰ３は、図９（ｂ）に表したタルボ干渉による干渉光ＩＬ３のパターンと、図９（ｃ）に表した光電変換部ＰＣ１３の遮蔽膜ＳＤＦ以外の部分である光電変換膜ＰＣＦのパターンと、の重ね合わせによって構成される。なお、図９（ｄ）に表した例では、電子レンズ５４０によって縮小された電子のパターンＢＰ３が表されている。

なお、上記説明した第１〜第３の例以外であっても、干渉用マスクＭ１のパターン形状と、光電変換部ＰＣのパターン形状との組み合わせによって、電子のパターンを任意に設定して加工対象部材上に照射することができる。

（第４の実施形態）
次に、第４の実施形態に係るパターン形成方法を説明する。
図１０（ａ）〜図１０（ｅ）は、第４の実施形態に係るパターン形成方法を例示する模式図である。

本実施形態では、パターンを形成する工程（図１のステップＳ１０４）として、加工対象部材（例えば、ウェーハＷ）に第１電子パターンを照射した後、加工対象部材に第２電子パターンを照射することを含む。

図１０（ａ）には、第１電子パターンＢＰ１１が表される。第１電子パターンＢＰ１１は、干渉用マスクＭ１の干渉用マスクパターンＰ１と、光電変換部ＰＣとを第１の距離Ｚｄ１だけ離間させた状態で発生させた電子のパターンである。

図１０（ｂ）には、加工対象部材である例えばウェーハＷの上に照射される第１電子パターンＢＰ１１が表される。図１０（ｂ）に表した例では、第１電子パターンＢＰ１１は、第１ピッチｐｔ１を有する周期的なパターン（例えば、Ｌ／Ｓパターン）である。

図１０（ｃ）には、第２電子パターンＢＰ１２が表される。第２電子パターンＢＰ１２は、干渉用マスクＭ１の干渉用マスクパターンＰ１と、光電変換部ＰＣとを第２の距離Ｚｄ２だけ離間させた状態で発生させた電子のパターンである。ここで、第１の距離Ｚｄ１と、第２の距離Ｚｄ２との差の絶対値は、タルボ距離Ｚ_Ｔの１／２の奇数倍である。

図１０（ｄ）には、加工対象部材である例えばウェーハＷの上に照射される第２電子パターンＢＰ１２が表される。図１０（ｄ）に表した例では、第２電子パターンＢＰ１２は、第１電子パターンＢＰ１１と同じ第１ピッチｐｔ１を有し、位相が第１ピッチｐｔ１の半分だけずれた周期的なパターン（例えば、Ｌ／Ｓパターン）である。つまり、第１の距離Ｚｄ１に対して、第２の距離Ｚｄ２を、タルボ距離Ｚ_Ｔの１／２の奇数倍だけずらすことで、第２電子パターンＢＰ１２は、第１電子パターンＢＰ１１の明暗を反転させたパターンになる。

図１０（ｅ）には、加工対象部材である例えばウェーハＷの上に照射される電子のパターンが表される。本実施形態では、ウェーハＷ上に照射される電子のパターンは、第１電子パターンＢＰ１１及び第２電子パターンＢＰ１２である。これにより、ウェーハＷ上には、第１ピッチｐｔ１の半分である第２ピッチｐｔ２を有する周期的なパターン（例えば、Ｌ／Ｓパターン）の電子が照射される。

このような本実施形態に係るパターン形成方法によれば、干渉用マスクパターンＰ１の半分のピッチのパターンを加工対象部材に形成することができる。

例えば、Ｌ／Ｓパターンの干渉用マスクパターンＰ１を１／１０に縮小してウェーハＷ上に１０ｎｍのパターンを形成する場合、第１の実施形態に係るパターン形成方法では、Ｌ／Ｓパターンのハーフピッチ（ＨＰ）として１００ｎｍの干渉用マスクパターンＰ１を用いる必要がある。本実施形態を適用すれば、ＨＰとして２００ｎｍのＬ／Ｓパターンを有する干渉用マスクパターンＰ１を用いればよい。これにより、干渉用マスクＭ１を作製するのに必要な時間とコストが削減される。また、より低コストでの微細パターンの形成を行なうことが可能となる。

さらに、本実施形態では、電子光学系に一度に入射する電子数を半減させることができる。このため、光電子露光としての電子ビームの解像度が向上する。電子が多く存在すると、電子間でクーロン力による反発が起こり、ビームが拡がってしまうためである。これを空間電荷効果と言い、電子が少ない、すなわち電流が少なくなると空間電荷効果を小さくすることができる。これにより、より解像度が増した微細パターンの形成を低コストで行なうことができるようになる。

なお、上記説明した干渉用マスクパターンＰ１はＬ／Ｓパターンであるが、Ｌ／Ｓパターンに限定されず、等ピッチの周期的なパターンであればＬ／Ｓパターン以外のパターンであってもよい。

（第５の実施形態）
次に、第５の実施形態に係るパターン形成用マスクを説明する。
図１１（ａ）〜図１１（ｃ）は、パターン形成用マスクを例示する模式的断面図である。
図１１（ａ）には、パターン形成用マスクＭＭ１が表され、図１１（ｂ）には、パターン形成用マスクＭＭ２が表され、図１１（ｃ）には、パターン形成用マスクＭＭ３が表される。

図１１（ａ）に表したパターン形成用マスクＭＭ１は、基板３０と、干渉用マスクパターンＰ１と、光電変換部ＰＣと、中間膜１５と、を有する。基板３０は、第１面３０ａと、第１面３０ａとは反対側の第２面３０ｂとを有する。基板３０は、所定の波長の光を透過する。基板３０には、例えば石英や合成石英が用いられる。

干渉用マスクパターンＰ１は、基板３０の第１面３０ａに設けられる。干渉用マスクパターンＰ１は、タルボ干渉による干渉光を発生させる。干渉用マスクパターンＰ１は、複数の遮光パターンＰ１１と、複数の透光パターンＰ１２と、を有する。遮光パターンＰ１１は、前記光を遮る。透光パターンＰ１２は、前記光を透過する。

複数の遮光パターンＰ１１は、一定の幅及び一定の間隔で基板３０に配置される。複数の透光パターンＰ１２は、複数の遮光パターンＰ１１の間に設けられる。これにより、複数の透光パターンＰ１２は、基板３０に周期的に設けられる。

複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、例えばＬ／Ｓパターンが構成される。なお、複数の遮光パターンＰ１１と複数の透光パターンＰ１２とにより、島状のパターンが構成されてもよい。遮光パターンＰ１１には、例えばＣｒ、酸窒化クロム（ＣｒＯＮ）及びこれらの積層膜が用いられる。

光電変換部ＰＣは、干渉用マスクパターンＰ１と離間して設けられる。光電変換部ＰＣは、干渉用マスクパターンＰ１によって形成されたタルボ干渉による干渉光に基づき電子を放出する。光電変換部ＰＣは、光電変換膜ＰＣＦと、遮蔽膜ＳＤＦとを有する。光電変換膜ＰＣＦには、例えばＡｕやＲｕが用いられる。遮蔽膜ＳＤＦには、例えば窒化チタン（ＴｉＮ）、Ｃｒ、タンタル（Ｔａ）及びこららの化合物並びにこれらの積層膜が用いられる。

中間膜１５は、干渉用マスクパターンＰ１と、光電変換部ＰＣと、の間に設けられる。中間膜１５は、基板３０と同様に、所定の波長の光を透過する。中間膜１５には、例えば酸化シリコン（ＳｉＯ_２）が用いられる。

光電変換膜ＰＣＦは、中間膜１５の基板３０とは反対側の表面に一様に形成される。遮蔽膜ＳＤＦは、光電変換膜ＰＣＦの一部の上に選択的に設けられる。

図１１（ｂ）に表したパターン形成用マスクＭＭ２は、基板３０と、干渉用マスクパターンＰ１と、光電変換部ＰＣと、中間膜１５と、を有する。パターン形成用マスクＭＭ２では、光電変換部ＰＣの構成がパターン形成用マスクＭＭ１と相違する。その他の構成はパターン形成用マスクＭＭ１と同様である。

パターン形成用マスクＭＭ２の光電変換部ＰＣは、中間膜１５の基板３０とは反対側の面に選択的に設けられた複数の光電変換膜ＰＣＦと、複数の光電変換膜ＰＣＦの間に設けられた遮蔽膜ＳＤＦとを有する。

図１１（ｃ）に表したパターン形成用マスクＭＭ３は、基板３０と、干渉用マスクパターンＰ１と、光電変換部ＰＣと、中間膜１５と、を有する。パターン形成用マスクＭＭ３では、光電変換部ＰＣの構成がパターン形成用マスクＭＭ１と相違する。その他の構成はパターン形成用マスクＭＭ１と同様である。

パターン形成用マスクＭＭ３の光電変換部ＰＣは、中間膜１５の基板３０とは反対側の面に選択的に設けられた複数の遮蔽膜ＳＤＦと、複数の遮蔽膜ＳＤＦの上、及び複数の遮蔽膜ＳＤＦの間に設けられた光電変換膜ＰＣＦとを有する。

いずれのパターン形成用マスクＭＭ１〜ＭＭ３においても、中間膜１５の厚さによって干渉用マスクパターンＰ１と、光電変換部ＰＣとの間隔が設定される。タルボ干渉による干渉光を発生させるパターン形成用マスクＭＭ１〜ＭＭ３においては、干渉用マスクパターンＰ１と光電変換部ＰＣとを精度良く平行に配置する必要がある。例えば、タルボ干渉の周期が数百ｎｍと短いと、若干の平行度の劣化により露光領域内での均一な干渉パターンを光電変換部ＰＣに照射することができなくなる可能性がある。特に、数ｍｍ□程度の大きな面積を有する２つの面を、一定の距離で平行に保つのは非常に難しい。

そこで、パターン形成用マスクＭＭ１〜ＭＭ３のように、干渉用マスクパターンＰ１と光電変換部ＰＣとを中間膜１５を介して一体的に構成する。これにより、大きな面積のパターン形成用マスクＭＭ１〜ＭＭ３であっても、干渉用マスクパターンＰ１と光電変換部ＰＣとを精度良く平行に保つことができる。

なお、パターン形成用マスクＭＭ１〜ＭＭ３においては、干渉用マスクパターンＰ１と光電変換部ＰＣとの間に中間膜１５が設けられているが、中間膜１５を用いなくてもよい。すなわち、中間膜１５以外であって、干渉用マスクパターンＰ１と光電変換部ＰＣとの間隔を精度良く保つことができる支持部材（図示せず）を用いるようにしてもよい。

（第６の実施形態）
次に、第６の実施形態に係るパターン形成用マスクの製造方法について説明する。
図１２（ａ）〜図１７（ｄ）は、パターン形成用マスクの製造方法を例示する模式的断面図である。
図１２（ａ）〜図１３（ｃ）には、図１１（ａ）に表したパターン形成用マスクＭＭ１の製造方法が例示される。
図１４（ａ）〜図１５（ｄ）には、図１１（ｂ）に表したパターン形成用マスクＭＭ２の製造方法が例示される。
図１６（ａ）〜図１７（ｄ）には、図１１（ｃ）に表したパターン形成用マスクＭＭ３の製造方法が例示される。

先ず、図１２（ａ）〜図１３（ｃ）に沿ってパターン形成用マスクＭＭ１の製造方法について説明する。
図１２（ａ）に表したように、透光性を有する基板３０の上に、遮蔽膜材料１１Ａを堆積する。基板３０には、例えば合成石英が用いられる。遮蔽膜材料１１Ａには、ＣｒとＣｒＯＮとの積層膜が用いられる。

次に、図１２（ｂ）に表したように、遮蔽膜材料１１Ａの上にレジスト膜Ｒ１を塗布する。その後、図１２（ｃ）に表したように、レジスト膜Ｒ１を露光、現像する。そして、パターニングされたレジスト膜Ｒ１をマスクとして、遮蔽膜材料１１Ａをエッチング加工する。その後、レジスト膜Ｒ１を除去する。これにより、図１２（ｄ）に表したように、基板３０の上に複数の遮光パターンＰ１１が形成される。複数の遮光パターンＰ１１の間は、複数の透光パターンＰ１２である。

次に、図１２（ｅ）に表したように、遮光パターンＰ１１の上に、中間膜１５を堆積する。中間膜１５には、例えばＳｉＯ_２が用いられる。さらに、中間膜１５の上に、光電変換材料膜１２Ａを堆積し、その上に、遮蔽膜材料１３Ａを堆積する。光電変換材料膜１２Ａには、例えばＡｕが用いられる。遮蔽膜材料１３Ａには、ＣｒとＣｒＯＮとの積層膜が用いられる。

次に、図１２（ｆ）に表したように、遮蔽膜材料１３Ａの上にレジスト膜Ｒ２を塗布する。その後、図１３（ａ）に表したように、レジスト膜Ｒ２を露光、現像する。そして、図１３（ｂ）に表したように、パターニングされたレジスト膜Ｒ２をマスクとして、遮蔽膜材料１３Ａをエッチング加工する。その後、レジスト膜Ｒ２を除去する。

これにより、図１３（ｃ）に表したように、光電変換材料膜１２Ａの上に複数の遮蔽膜ＳＤＦが形成される。光電変換材料膜１２Ａは、光電変換部ＰＣである。このような工程によって、パターン形成用マスクＭＭ１が完成する。

次に、図１４（ａ）〜図１５（ｄ）に沿ってパターン形成用マスクＭＭ２の製造方法について説明する。
先ず、図１４（ａ）〜図１４（ｄ）に表した工程は、図１２（ａ）〜図１２（ｄ）に表した工程と同様である。次に、図１４（ｅ）に表したように、遮光パターンＰ１１の上に、中間膜１５を堆積する。中間膜１５には、例えばＳｉＯ_２が用いられる。さらに、中間膜１５の上に、遮蔽膜材料１３Ａを堆積する。遮蔽膜材料１３Ａには、ＣｒとＣｒＯＮとの積層膜が用いられる。

次に、図１４（ｆ）に表したように、遮蔽膜材料１３Ａの上にレジスト膜Ｒ３を塗布する。その後、図１５（ａ）に表したように、レジスト膜Ｒ３を露光、現像する。そして、図１５（ｂ）に表したように、パターニングされたレジスト膜Ｒ３をマスクとして、遮蔽膜材料１３Ａをエッチング加工する。

次に、図１５（ｃ）に表したように、レジスト膜Ｒ３の上、及び先のエッチングによって露出した中間膜１５の上に光電変換材料膜１２Ａを堆積する。その後、レジスト膜Ｒ３を除去する。これにより、レジスト膜Ｒ３の上に塗布された光電変換材料膜１２Ａのみが除去され、図１５（ｄ）に表したように、複数の遮蔽膜ＳＤＦの間に光電変換膜ＰＣＦが形成される。このような工程によって、パターン形成用マスクＭＭ２が完成する。

次に、図１６（ａ）〜図１７（ｄ）に沿ってパターン形成用マスクＭＭ３の製造方法について説明する。
先ず、図１６（ａ）〜図１７（ｂ）に表した工程は、図１４（ａ）〜図１５（ｂ）に表した工程と同様である。次に、レジスト膜Ｒ３を除去する。これにより、図１７（ｃ）に表したように、中間膜１５の上に複数の遮蔽膜ＳＤＦが形成される。

次に、図１７（ｄ）に表したように、複数の遮蔽膜ＳＤＦの上、及び遮蔽膜ＳＤＦが形成されていない中間膜１５の上に光電変換材料膜１２Ａを形成する。光電変換材料膜１２Ａは、光電変換部ＰＣである。このような工程によって、パターン形成用マスクＭＭ３が完成する。

本実施形態に係るパターン形成用マスクＭＭ１〜ＭＭ３の製造方法によれば、中間膜１５の厚さによって、遮光パターンＰ１１を含む干渉用マスクパターンＰ１と、光電変換部ＰＣとの間隔を精度良く設定することができる。

以上説明したように、実施形態に係るパターン形成方法、パターン形成用マスク及びパターン形成装置によれば、リソグラフィ技術を用いて広い範囲に短時間で高精度なパターンを形成することができる。

なお、上記に本実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。

本実施形態に係るパターン形成方法、パターン形成用マスク及びパターン形成装置は、半導体デバイスの微小パターンの形成に適用されるほか、ＭＥＭＳ（Micro Electro Mechanical System）など、フォトリソグラフィ技術を用いたパターン形成を行う各種のデバイスの作製に適用可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０，２０，３０…基板、１５…中間膜、３０ａ…第１面、３０ｂ…第２面、５００…パターン形成装置、５１０…光源、５２０…ステージ、５３０…マスク保持部、５４０…電子レンズ、ＢＰ、ＢＰ１…電子のパターン、ＢＰ１１…第１電子パターン、ＢＰ１２…第２電子パターン、ＢＰ２…パターン、ＢＰ３…パターン、Ｃ…光、ＤＦ…欠陥、ＩＬ，ＩＬ１，ＩＬ２，ＩＬ３…干渉光、ＩＭ…自己結像、ＩＭｒ…反転像、Ｍ１…干渉用マスク、ＭＭ，ＭＭ１，ＭＭ２，ＭＭ３…パターン形成用マスク、Ｐ１…干渉用マスクパターン、Ｐ１１…遮光パターン、Ｐ１２…透光パターン、ＰＣ，ＰＣ１〜ＰＣ５，ＰＣ１０〜ＰＣ１３…光電変換部、ＰＣＦ…光電変換膜、ＳＤＦ…遮蔽膜

Claims (8)

1. 複数の光透過部が周期的に配置された干渉用マスクパターンと、前記干渉用マスクパターンと離間して配置された光電変換部と、電子遮蔽部と、を用意する工程と、
   前記干渉用マスクパターンに光を照射し、前記光透過部を透過した前記光の透過光に基づきタルボ干渉を発生させる工程と、
   前記タルボ干渉による干渉光の一部を前記光電変換部に照射して、前記光電変換部から前記干渉光に基づく電子を放出する工程と、
   前記電子の一部を前記電子遮蔽部で遮蔽し、前記電子の他部を加工対象部材へ照射してパターンを形成する工程であって、前記干渉光の前記光電変換部上に形成される第１パターンと、前記電子遮蔽部の形状である第２パターンと、を重ね合わせた形状である第３パターンを形成することを含む工程と、
   を備えたパターン形成方法。
2. 複数の光透過部が周期的に配置された干渉用マスクパターンと、前記干渉用マスクパターンと離間して配置された光電変換部と、を用意する工程と、
   前記干渉用マスクパターンに光を照射し、前記光透過部を透過した前記光の透過光に基づきタルボ干渉を発生させる工程と、
   前記タルボ干渉による干渉光を前記光電変換部に照射して、前記光電変換部から前記干渉光に基づく電子を放出する工程と、
   前記電子を加工対象部材へ照射してパターンを形成する工程と、
   を備えたパターン形成方法。
3. 前記光電変換部は、前記干渉光の一部を前記電子に変換する請求項２記載のパターン形成方法。
4. 前記電子の一部を遮蔽する電子遮蔽部をさらに備え、
   前記パターンを形成する工程は、前記干渉光の前記光電変換部上に形成される第１パターンと、前記電子遮蔽部の形状である第２パターンと、を重ね合わせた形状である第３パターンを形成することを含む請求項２または３に記載のパターン形成方法。
5. 周期的に配置された複数の光透過部を有し、タルボ干渉による干渉光を発生させる干渉用マスクパターンと、
   前記干渉用マスクパターンと離間して設けられ、前記タルボ干渉による干渉光に基づく電子を放出する光電変換部と、
   を備えたパターン形成用マスク。
6. 前記干渉用マスクパターンと、前記光電変換部と、の間に設けられ、前記干渉光を透過させる中間部材をさらに備えた請求項５記載のパターン形成用マスク。
7. 前記光電変換部の前記干渉用マスクパターンとは反対側に設けられ、前記干渉光による第１パターンとは異なる形状を有する第２パターンを有し、前記電子の一部を遮蔽する電子遮蔽部をさらに備えた請求項５または６に記載のパターン形成用マスク。
8. 光を放出する光源と、
   加工対象部材を載置するステージと、
   タルボ干渉による干渉光を発生させる干渉用マスクパターンと、前記タルボ干渉による干渉光に基づく電子を放出する光電変換部と、を有するパターン形成用マスクを保持するマスク保持部と、
   前記光電変換部から放出された前記電子を収束させる電子レンズと、
   を備えたパターン形成装置。