JP2015039007A - オーバレイ測定におけるマイクロターゲットの設計と使用のための方法と装置 - Google Patents

オーバレイ測定におけるマイクロターゲットの設計と使用のための方法と装置 Download PDF

Info

Publication number
JP2015039007A
JP2015039007A JP2014202977A JP2014202977A JP2015039007A JP 2015039007 A JP2015039007 A JP 2015039007A JP 2014202977 A JP2014202977 A JP 2014202977A JP 2014202977 A JP2014202977 A JP 2014202977A JP 2015039007 A JP2015039007 A JP 2015039007A
Authority
JP
Japan
Prior art keywords
target
overlay
array
targets
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014202977A
Other languages
English (en)
Other versions
JP6042396B2 (ja
Inventor
レビンスキ・ブラディミル
Levinski Vladimir
アデル・マイケル・イー.
E Adel Michael
フロマー・アビブ
Frommer Aviv
カンデル・ダニエル
Kandel Daniel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2015039007A publication Critical patent/JP2015039007A/ja
Application granted granted Critical
Publication of JP6042396B2 publication Critical patent/JP6042396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】半導体のオーバーレイ測定に用い、より信頼性が高く、より正確に検査ができるマイクロターゲットの設計とその使用方法を提供する。【解決手段】半導体の製造方法および装置に関し、ターゲット300の第一層310は、第一方向に伸びる一個以上の線または溝が形成されている。第二層320は、第一構成と直交する第二方向に伸びる一個以上の線または溝が形成されており、この結果、第一方向へのターゲット構成の投影は第二方向から独立であり、第二方向へのターゲット構成の投影は第一方向から独立である。【選択図】図2

Description

この発明は、半導体測定と検査の分野に関し、詳しくは測定及び/または検査用のターゲットの供給及び使用の技術に関する。
一般に、半導体の製造産業には、層状に下地層の上にパターンとして形成されたシリコンのような半導体材料を使用した集積回路を製造するための極めて複雑な技術が伴うものである。回路集積のスケールが大きいことと半導体装置が小さくなっている理由により、装置は最終的使用者や顧客に出荷されるに先立って欠陥なしでなくてはならない。
ウエファの上でのオーバレイ(OVL)と整列誤差の測定は集積回路や装置の製造に使用される最も決定的な工程制御技術の一つである。オーバレイの精度は一般に第一のパターン層がその上か下に配置された第二のパターン層に対して如何に正確に整列しているのかの決定に関係するものである。整列の誤差は 第一のパターン層がそれと同じ層に配置された第二のパターン層に対して如何に正確に整列しているのかの決定に関係するものである。ここに於いて、オーバレイと整列とは互換性を持つ用語とする。現在、オーバレイと整列の測定には、ウエファの層と共に印刷されたテストパターンが使用されている。これらテストパターンの画像は撮像ツールによって得られ、この得られた画像から解析アルゴリズムを使用してパターン間の相対ズレが計算される。
オーバレイターゲットが3mm以下のように小さくなると、近接効果が生じる。例として、より小さいターゲットの場合には非対称がオーバレイの関数であるのに対し、ボクスインボクス(box−in−box)のような従来のターゲットの上で測定される対称パラメータはオーバレイに独立のものである。留意すべきことは、小さいターゲットでのオーバレイと測定された対称パラメータの間の相関は低いオーバレイの値の場合極めて弱いことである。従って、より低いオーバレイ値のオーバレイに測定された対称パラメータを相関させることは不可能となる。YI−sha Ku, Chi−Hong Tung and Smith, Nagel P著の ”In-chip overlay measurement by existing right−field imaging optical tools” (Proceedings of SPIE, 2005) に於いて、著者らは、ターゲット内で測定された対称パラメータとターゲットの実際のオーバレイ誤差とのより強力な相関を得るために、各ターゲットに所定のオフセットを誘導することを提案した。この技術には、測定された対称パラメータとオーバレイ間の関係を作るためのモデルが必要である。この技術での問題点は、x方向のオーバレイを決定する目盛校正(キャリブレーション)がy方向のオーバレイを決定する目盛校正と無関係でないと言うことである。従って、二次元空間におけるターゲット用として、複雑で時間のかかる目盛校正工程が必要となる。
従って、xy両方向での複雑なモデリング工程を必要とせず、測定された対称パラメータをオーバレイに相関させて、そのようなターゲットのためのオーバレイを決定出来るようなオーバレイターゲットを設計するための改良された技術が必要である。オーバレイの為の相関された測定された対称の為の簡素化された目盛校正技術も有用であろう。
米国特許出願公開第2003/0206298号
一般的に言って、本発明はオーバレイ測定に於いてxy方向のオーバレイズレの間にカプリング的関係のない「マイクロターゲット」として使用されるターゲットの設計方法を提供するものである。この無関係化により、マイクロターゲットは容易にオーバレイと相関される対称パラメータを測定するように撮像されるし、叉、測定の最中でさえ、オーバレイ測定用の目盛校正曲線を生成することが出来る。マイクロターゲットは容易に半導体ダイの活性領域内に組み込むことが出来、特定のテスト用領域とかスクライブ線の内部に設置された従来のターゲットと比較してより信頼性高く、より正確に、欠陥が存在するか否か、工程が仕様から外れていないかなど検査することが出来る。最も簡単な実施例に於いて、マイクロターゲットは第一層構成がある方向に伸び、第二層構成が典型的にはそれと直行する別方向に伸びると言った二つの連続した工程層に属する交差する特性によって構成される。十字架形ターゲットがこのような交差する構成のターゲットである。第一方向(例えばx軸の方向)への像投影が第一方向へのOVL測定(x−OVL測定)として使用され、第二方向(例えばy軸の方向)への像投影が第二方向へのOVL測定(y−OVL測定)として使用される。
一般的に、交差構成のターゲットを使用すると、場合によっては互いに交差する単なる矩形でもよい二つの連続層であるダミーフィル(dummy fill)構成とか、他の場合によっては半導体ウエファの実際の装置構成も使用可能となる。二枚の連続工程層での交差特徴とは実際の装置構成にあっては多重工程に於いて起こる。連続した工程層の典型的なレイアウトは、単なる直角の十字架形構成である。このような構成は、半導体ウエファの大部分に於いて現れる基礎的特徴を形成する。(i)CMOS技術を使用したトランジスタを形成する活性領域に重ねた基本的十字架形のゲート、及び(ii)直行方向な導電線を典型的に形成する二枚の連続的な金属層とはかような構成の二例である。
一般的に、本発明は更にモデル生成とオーバレイ測定に関して3種類のアプローチを提供するものである。第一のアプローチによれば、既定のオーバレイ値を持ったマイクロターゲットのアレイをウエファ上の既定の箇所に印刷しておく。アレイの各ターゲットのためターゲット非対称パラメータを計算し、曲線の対称中心にオーバレイ値のゼロを設定して目盛校正曲線を決定する。かく得られた目盛校正曲線は、ウエファの活性領域またはその他の適当な領域内に置かれた一個のマイクロターゲットのオーバレイ測定に参照用として使用される。
第二のアプローチでは、既定のオーバレイ値を持ったマイクロターゲットのアレイを活性領域に、例えば不活性のダミー構成として印刷しておく。ターゲットはオーバレイシフトされ、印刷された各ターゲットについて対称のパラメータが測定される。オーバレイ曲線の対称性により、これでオーバレイシフトは決定可能となる。
第三のアプローチは、光学CD(critical dimension)測定で使用されるアプローチと同様なモデリングに基づいたものである。マイクロターゲットの非対称をオーバレイの関数として数値的に計算するのに、シミュレイションソフトウエアが使用可能である。シミュレイションソフトウエアへの入力はターゲットの設計(例えばGDS様式)である。シミュレイションの結果は効果的な目盛校正曲線として使用出来る。シミュレイションソフトウエアは電磁散布モジュールや工程シミュレイションモジュール(例えばリソグラフィ、エッチング、CMPシミュレイション)を含んでもよく、オーバレイターゲットの構成に影響のある物理的現象のシミュレイションを行う。この第三の目盛校正方法がオーバレイ値がゼロに近い場合に感性が十分でないならば、OVL測定で使用されるターゲットの総てに通常な小さいオーバレイ値用に追加的に既定のオーバレイが導入されてもよい。この追加的OVLシフトは既知なので、これはオーバレイ測定後に減算され、これにより対称中心から目盛校正曲線に沿って離れた点に対応する小さいオーバレイ値となり、向上した感性となる。
実際の装置構成をオーバレイターゲットとして使用して目盛校正曲線を生成するには、ウエファダイに於いて実際の装置構成が多様な形態や次元で現れることを考慮しなくてはならないと言うことである。従って、目盛校正曲線構成はウエファダイにもっとも広く広がり、オーバレイターゲットとして使用される交差構成に厳密に相当するように設計される。OVL測定に適当なターゲットはレイアウトファイル(典型的にはGDS様式のファイル)のような実際の設計データファイルから引き出すことが出来る。
一般的に、本発明の一面ではオーバレイ決定用の半導体ターゲットが提供される。一本以上の線乃至溝構成が第一層で第一方向に伸び、一本以上の線乃至溝構成が第二層で第一方向と直行する第二方向に伸び、二層の構成が交差し第一方向のオーバレイが第二方向の画像対処に影響なく、叉その逆も真であるものが半導体ターゲットの例に含まれる。
以下の一個以上の特徴が好個な実施例として含まれる。ターゲットは第一層に一本の線か溝を有し、第二層に一本の線か溝を有すことが出来る。ターゲットは第一と第二の方向のそれぞれに3μm以下だけ伸びていてよい。ターゲットは半導体の活性領域に形成されてよい。第一及び第二層の一本以上の線構成は非活性のダミー構成でよい。第一及び第二層の一本以上の線構成は半導体ウエファ上に形成される装置の構成でもよい。
一般的に、本発明の一面では、数個のターゲット構成を含む半導体ダイを製造する技術を実施及び使用するコンピュータプログラム製品を含めて、方法と装置を提供する。第一層は第一方向に伸びる一本以上の線または溝構成を含めて形成される。第二層は第一方向に直行する第二方向伸びる一本以上の線または溝構成を含めて形成されるので、第一方向へのターゲット構成の投影は第二方向に独立であり、第二方向へのターゲット構成の投影は第一方向に独立である。
一般的に、本発明の一面では、オーバレイ測定に使用する目盛校正曲線を生成する技術を実施及び使用するコンピュータプログラム製品を含めて、方法と装置を提供する。ターゲットの第一アレイがウエファ上に印刷される。ターゲット対称パラメータ値がターゲットのアレイの各ターゲット用に計算される。個々のターゲットオーバレイ測定で参照用に使用される計算されたターゲット対称パラメータ値を含む第一目盛校正曲線が、曲線の対称中心がゼロオーバレイに対応するように生成される。
好適な実施例には以下の特徴の一個以上が含まれる。各ターゲットの第一部分はウエファの第一層に印刷され、第二部分はウエファの第二層に印刷される。ターゲットのアレイを印刷することには、既定のオーバレイ値の3個のターゲットを印刷することを含む。印刷されたターゲットは追加的にオーバレイシフトされてもよく、オーバレイ値に関しての目盛校正曲線の対称は追加的オーバレイシフトの逆サインを持った架空ターゲットの一組の対応するオーバレイ値を測定するのに使用されてもよい。目盛校正曲線の生成にはゼロオーバレイに対応する対称中心を決定するため印刷されたターゲットと架空ターゲットのオーバレイ値を使用することを含む。
印刷することには、ターゲットを第一のアレイへ任意の順序でウエファの活性領域に印刷すること、各ターゲットの対称パラメータ値を測定すること、測定した対称パラメータ値を使用してターゲットを分類することが含まれる。ターゲットの第二アレイは、十字架形のターゲットの第一アレイのピッチがターゲットの第二アレイのピッチと異なるようにウエファ上に印刷されてもよい。第二目盛校正曲線は、ターゲットの第二アレイの計算されたターゲット対称パラメータ値を含め、曲線の対称中心がゼロオーバレイに対応するように生成されてもよい。第一と第二目盛校正曲線の互いの対称中心の間の距離は測定することが出来、オーバレイ値は第一と第二目盛校正曲線の互いの対称中心の間の距離、以後のターゲット間のオーバレイオフセット内の距離の比、ターゲットアレイピッチに基づいて計算出来る。その代わりとして、第一アレイのターゲットの第一部分が第二層に印刷され、第一アレイのターゲットの第二部分に対応する第二部分が第一層に印刷されるようにターゲットの第二アレイは印刷出来る。第二アレイの印刷には、ターゲットの第一アレイのターゲットと同じオフセットの絶対値を有するターゲットの第二アレイを印刷することが含まれる。
印刷することには、第一と第二と両方のターゲットアレイを任意の順序でウエファの活性領域に印刷すること、第一と第二ターゲットアレイの各々の各ターゲットの対称パラメータ値を測定すること、測定した対称パラメータ値を使用してターゲットを第一と第二と両方のターゲットアレイの各々に分類することが含まれる。ターゲットは十字架形のターゲットであってもよく、ターゲットのアレイの各ターゲットは十字架の縦と横の棒の間に異なるオフセットを有してもよい。
この発明の実施によって、下記の利点の一つ以上が提供されるものである。ここに記載されたターゲットデザインの例を実施することにより、xy方向でのオーバレイシフトが無関係化される。この無関係化技術により、オーバレイに直ちに相関される対称パラメータを測定するために撮像されうるマイクロターゲットとしてターゲットを設計することが出来る。その結果、オーバレイ測定は即座にも生成可能である。これらのマイクロターゲットは半導体ダイの活性領域に容易に組み込み、特定のテスト用領域とかスクライブ線の内部に設置された従来のターゲットと比較してより信頼性高く、より正確に、欠陥が存在するか否か、工程が仕様から外れていないかなど検査することが出来る。ダイ自身に組み込まれた実施例のターゲットは活性領域構成をよりよく実現するものである。例えば、ターゲットはダイの特徴と同じ特徴の次元を持つことが出来、ダイの特徴と同じ欠陥や工程問題に陥りやすい。従って、ターゲットは製品の産額(例えば活性構成の産額)をより正確に予測するのに使用されてよい。
本発明の一個若しくはそれ以上の実施例の詳細が図を参照して以下記述される。それ以外の特徴とか効果は以下の記述、図示及びクレームから明白であろう。
レイアウトパターンを生成し、そのレイアウトパターンから製造されたターゲットを検査する本発明に従った工程のフローチャートである。
本発明の一実施例による設計、製造、及び測定または検査システムを示す説明図である。
本発明の一実施例による十字架形のターゲットの例を示す説明図である。
本発明の一実施例による十字架形のターゲットの二つの像の一方を示す説明図である。 本発明の一実施例による十字架形のターゲットの二つの像の他方を示す説明図である。
図3Aの十字架ターゲット像の夫々x軸とy軸への投影を示す説明図である。 図3Bの十字架ターゲット像の夫々x軸とy軸への投影を示す説明図である。
図4Aの投影用に決定させた非対称適合のための目盛校正曲線を示す説明図である。
本発明の一実施例による目盛校正曲線を示す説明図である。
本発明の一実施例によるターゲット構成と目盛校正曲線を示す説明図である。 本発明の一実施例によるターゲット構成と目盛校正曲線を示す説明図である。
各図において同様の符番が付されたものは、同様の要素を示している。
特定の実施例を参照して発明を詳細に説明する。発明の実施例は図に示されている。発明はこの実施例について説明されるが、発明はこの実施例に限定される意図ではない。その反対として、各種の代替、変形、相当例などは本発明の範囲に含まれるものと理解されたい。以下の記述に於いて、多くのを特定の細部事項が徹底的な理解の目的で提出される。本発明を実施するに当たっては、これらの詳細事項がすべて必要とは限らない。その他の場合には、本発明の内容を不必要な程度までに不明確にしないために、周知の手順の実施などについては、詳細な記述は省略される。
ここに記載される実施例ターゲットはスクライブライン内のように適当な箇所に設置されてよいものであるが、本発明のターゲットデザインは直ちにマイクロターゲット(例えば3μm以下)として活性のダイ領域にインチップ(in−chip)として使用される。Cohen等による「測定または検査のためのインチップマイクロターゲットを準備する装置および方法」(2004年6月1日出願の米国特許出願第10/858,836号)には、オーバレイマークがダイの中に挿入される種々のインチップオーバレイ測定の各種の測定技術の記載がある。
図1Aはレイアウトパターンを生成し、そのレイアウトパターンから製造されたターゲットを検査する本発明に従った工程100のフローチャートである。まず、典型的なダイのレイアウトパターンがステップ102で与えられる。ステップ104では、複数のターゲット構成の複数の典型的なレイアウトパターンがダイのレイアウトパターンに設置乃至組み込まれる。ステップ102と104とは同時に行われてもよく、図示と逆の順序で行われてもよい。ダイとターゲットとのパターンは、上記特許文献に詳述された規則に基づいて組み合わせられてよい。
集積回路(IC)装置とターゲット構成とは適宜な設計技術によって設計されてよい。例えばICの設計者は電子設計自動化(EDA)ツールを使用し、既存の図式のライブラリの本を使用してIC装置やターゲットを形成することが出来る。場合によっては、IC設計者は従来のコンピュータ援助による設計(CAD)ツールのような適当な設計システムによってIC装置ターゲットまたはIC装置またはターゲットの一部を無から製作してもよい。例えば、IC設計者は図式のCADツールを使用して特定のIC装置やターゲットの論理図を計画してもよい。IC設計者はさらにVHDLのようなハードウエア設計言語を使用して、IC装置やターゲット、またはIC装置やターゲットの部分の記述をしたりしてもよい。
この後、IC設計者は典型的にIC回路デザインからレイアウトパターンを生成する。レイアウトパターンはIC層の複数の電子工学的表現から成ってもよく、これらはその後IC装置やターゲットの複数の層の製造に使用される複数のレチクルに変換される。製造されたIC装置の物理的層の各々は一個のレチクルとレイアウトパターンの関連する一個の電子工学的表現とに対応する。例えば、或る電子工学的表現がシリコン基板上の拡散パターンと、別の表現がゲート酸化物パターンと、別のがゲートポリシリコンパターンと、別のが層間誘導体と、別のが金属化層上の線パターンと、等々対応してもよい。ターゲットは一つ以上の層の組み合わせから形成されてもよい。例えば、或る特別の層がターゲット構成に予約されたり、ターゲットがダミー層から形成されてもよい。各電子工学的表現は複数の多角形とかその他の形(以後、「図形」と呼ぶ)から成り、共にレイアウトとかレチクルパターンを定義する。
レイアウトパターンはEDAまたはCADツールのような適当な技術を使用して生成されてよい。例えば、IC設計者は既存のライブラリのセルを使用してもしなくても、IC装置やターゲットのレイアウトを手動で計画してよい。その一方、IC装置やターゲットを合成ツールによって自動的に無から、または図式デザインに基づいて既存のライブラリのセルを繋ぎ合せて製作してもよい。
各ターゲットレイアウトパターンの配置と識別子も位置データとしてステップ106で格納される。或る特異なターゲットの配置はそのターゲットの位置を特定する適当な記録方式で格納してよい。例えば、位置は直交座標とか極座標の形体でもよい。識別子は通常異なる種類のターゲットの間を区別するのに使用される。これは例えばオーバレイ、CDのようなターゲットの種類を同定する英数字のテキストでもよく、ターゲット画像参照の形態でもよい。
ステップ108に於いて、配置データが測定または検査のツールに供給される。配置データは直接もしくはデータベースとか制御器を通じて間接に供給されてよい。即ち、配置データはCADモジュールから出力されたり、特定の検査または測定ツールに入力またはアップロードされてもよい。一方、配置データは各種の処理、検査、検討、測定ツールでアクセス可能な製造データベース内に格納されてもよい。配置データは特異な検査、検討、測定ツールで読み出しやアクセス可能な記録方式で格納されてもよい。例えば、配置データはKLA−Tencor社の検査及び測定ツールで読み出し可能なオープンアクセス方式であってもよい。
次にステップ110に於いて、ダイとターゲットがレイアウトパターンに基づいて製造される。レチクルが先ずレイアウトパターンを使用して製作される。各レチクルは回路パターンデータベースの一個以上の電子工学的表現に対応する。レチクルは適宜なパターン生成機または「ETEC of Hayward社(California)の「MEBES” 4500」のような市販のレチクル書き出し具によって製造出来る。
ダイとターゲットとが少なくとも部分的に製造できた後、ターゲット及び/またはレチクルはステップ112に於いて配置データを使用して検査または測定されてもよい。製造の段階に於いては、適宜な検査、検討、測定のツールが使用可能である。各ツールは明視、暗視光学器のような光学システムの形体のものでよい。ツールは明視、暗視の両方のモードを使用するものでよい。明視システムの例として、カルフォルニア州サンホセ所在のKLA−Tencor社の製品2350,2351,2360,2370がある。暗視システムの例としては、同じくKLA−Tencor社より購買可能である「AIT II」「AIT XP」「」Fusion」「」Fusion UV」及び「SP1 Pattern Pro」がある。レチクルの検査には「KLA 301」または「351」などの「Reticle Inspection Tool」が使用可能である。各ツールは、スキャニング、スナップショット、またはステップアンドリピートなどのタイプの電子ビームシステムの形式でもよい。電子ビームシステムの例には、同じくKLA−Tencor社より購買可能である「eV300,eS20XP」が含まれる。ツールはサンプル上の大きな面積におけるマクロ欠陥とか、ベア基板上の欠陥とか半田バンプ内の欠陥(例えばボールグリッドアレイバンプ)のような特種な欠陥を検出する用に設計されてもよい。各ツールは叉孤立したものであっても、プロセス用ツールに組み込まれたものであってもよい。
図1Bは本発明の一実施例による設計、製造、及び測定または検査システム150の表示である。図示のように、ダイとターゲットのデザイン153がCADモジュール154に入力される。このCADモジュール154は標準的なレイアウトパターンを含む一個以上のデータベースにもアクセスするものでよい。図示の実施例に於いて、標準デザインセルライブラリ180はダイの活性領域内の特徴のレイアウトパターンを含み、標準ターゲットライブラリ182は多くの異なる標準ターゲットレイアウトパターンを含む。
CADモジュール154は通常自動的または設計技師の入力によってレイアウトパターンを生成するように構成されている。IC製品の設計に好適な数個のCAD製品が、カルフォルニア州サンホセ所在のCadence社やオレゴン州ワトソンヴィラ所在のMentor Graphics社から提供されている。レイアウトパターン156はここでデザインルールチェック(DRC)モジュール158によりチェックされる。DRCモジュールは一般にレイアウト156が或る制約条件に従うものであるか決定するように構成されている。レイアウトパターンがDRCに従わない場合のレイアウト156変更のためのフィードバック通路160がCADモジュール154に供給されている。例えば、DRCモジュールは設計のルールに順応するように変更される数個の不順応のレイアウト領域を指摘してもよい。図示のように、CADモジュールとDRCモジュールとは同じコンピュータシステム152に含まれている。CADモジュールとDRCモジュールとがハードウエアとソフトウエアの如何なる適宜な組み合わせで実施されてもよいことは勿論である。
レイアウトパターンがDRCモジュール158によってデザインルールに順応するものと決定された後、レイアウトパターン162はラディカル生成機によって読み出し可能の形体でレチクル生成機に渡される。レイアウトは例えばGDSII様式であってもよい。ここでレチクル生成機はレイアウトパターン162に基づいて複数個のレチクルを形成する。ここでこれらのレチクルは一個以上のプロセスツール166によって少なくとも一個以上のダイと集積ターゲットとを製造するのに使用される。これらの集積されたダイやターゲットはターゲットが検査または測定されるように、一個以上の検査または測定ツール168に供給されてもよい。レチクルターゲット165も検査または測定されてよいこと勿論である。ターゲットから得られた検査と測定の結果はダイ内部の活性領域を代表するものである。
各ターゲット用の配置データも、ツールでターゲットが見出されるように、検査また測定ツール168に供給される。一実施例に於いて、配置データは検査または測定ツール168からアクセス可能な製造データベース170に保持される。別例として、配置データは検査または測定ツール168に直接供給または転送されてもよい。
ターゲットレイアウトパターンをダイレイアウトパターンに挿入するためのステップ104は既に上記特許出願に詳細に記述されてあるので、ここでは繰り返さない。通常、ターゲットは或る種類のターゲットルールに従ってダイに入れられるものである。ターゲットは測定または検査可能な層に設置されるべきものとの要求が、これらのターゲットルールに含まれるのが望ましい。例えばターゲットは光学的ツールで検査が可能であるように最上層の上または光学的に透明な層にのみ覆われているべきものとする。その他の応用例として、ターゲットは、不透明層の下側にあり、その下側にあるターゲットとの順応性が検査及び/または測定可能であることが要求されてもよい。更に、各検査、検討、測定ツールは通常はその測定または検査される構成に関しての大きさに制限がある。即ち、或る大きさ以下の構成は見えないものである。従って、ターゲットは関連のあるツールによって測定または検査され得るサイズでなくてはならない。典型的にインチップオーバレイターゲットは3ミクロンより小さいことが要求されている。
マイクロターゲットがインチップに使用されるのに当たり、オーバレイ測定方法論に関して近接効果を考慮することが望ましい。ターゲットの各部分間のオーバレイシフトはターゲットの対称性をゆがめるので、従来のアプローチによっては正確なオーバレイ測定は不可能かも知れない。例えば、強力な近接効果がある場合には、両方のボクスの線/溝が同じ方向に伸びたターゲットを設計するのは複雑となる。もし両方の層のターゲット構成を、従来例のボクスインボクスのターゲットのように、同じ方向に伸ばしたとすると、線/溝の、例えばy−方向の相対シフトはこの方向への画像投影によって得られる信号を変えることになる。これは更にx方向のオーバレイ測定に影響する。従って、かようなターゲットはx方向とy方向のオーバレイ測定間を分離するものでない。
それ故、本発明の一実施例によれば、マイクロターゲットは、第一層の構成はすべて一方向に伸び、第二層の構成はすべてそれとは異なる、直交した方向に伸びるように設計して供給される。或る実施例によれば、ターゲットは活性領域の比較的小さいオープンな面積に収まるように設計される。その目的からして、マイクロターゲットの最も簡単な形体として、第一層には只一本の線/溝構成、第二層にも只一本の線/溝構成が含まれ、異なる線/溝構成は異なる方向に伸びるものとする。より複雑なマイクロターゲットの例としては、二層の夫々に複数(例えば二本)の線/溝構成を含む。また、数々のマイクロターゲットの実施例として、構成は第一層と第二層にある三次元の構成であり、第一層は第二層からz方向にずれており、第一層の構成は第二層の構成の上側にある。例えば、ここに言及された各層の線構成は、実際には互いに直交し重なり合った三次元のブロック構成なのである。最も簡単なターゲットのタイプとしては、図2に示された十字架形のターゲット(300)があり、ここで第一層構成(310)はy−方向に伸び、第二層構成(320)はx方向に伸びている。一般的に(必然的ではない)、x方向のOVLを決定するのにターゲット画像のx軸への投影が使用され、y方向へのオーバレイ決定にy軸への画像投影が使用される。更に以下に於いて記述されるように、x方向のオーバレイはy−方向の非対称の変化やその方向に伸びる構成のオーバレイによって影響を受けず、叉その逆も真である。
図3Aと図3Bとは十字架形のターゲット(300)の二つのシミュレイト像である。図3Aでは十字架形のターゲット(300)は対称形である。即ち、図3Aの構成はオーバレイがゼロである。図3Bでは、十字架形のターゲット(310)の縦棒は横棒(320)からx方向に−200nmだけ移動されている。図3Aと図3Bとの十字架形のターゲットの画像をx軸とy軸に投影すると、それぞれ図4Aと図4Bとに示される曲線となる。図4Aに見られる如く、x軸に投影された場合、x方向へのオーバレイシフトによる非対称(即ち図3B)によって、ゼロのオーバレイの曲線(即ち図3A)とは異なる曲線が起因される。しかし、この非対称は、夫々図3Aと図4Bでの二つの画像のy軸への投影である図4Bでは見られない。それ故、発明の実施例によるターゲットデザインがx方向とy方向それぞれのオーバレイシフト間の要求された分離を提供するものであることは明白である。
ターゲットの非対称に基づくオーバレイ測定のアプローチには、ターゲットの対称の特徴をオーバレイの値に変換させ得るモデルが要求される。即ち、非対称の度合が数値化されなくてはならない。発明の一実施例では、既知のオフセットを持つ複数の信号(例えば図3Aと図3Bのマイクロターゲット)とそれを裏返したものとの間の最大正規化相関の値がオーバレイ値に変換される。このように定義されたターゲット対称性のオーバレイへの依存関係は図5に示されている。このパラメータはオーバレイシフトの増減のない関数なので、目盛校正処理に適当である。最大の相関値はオーバレイシフトの正負記号に依存しないので、オーバレイシフトの正負記号は目盛校正曲線に付加されるべきであることに留意を要する。
発明の一実施例として、モデル製作法とオーバレイ測定について二つのアプローチを提供する。第一のアプローチでは、スクライブ線のような既定のオーバレイ値を持ったオーバレイの印をウエファ上の所定の位置に印刷しておく。これらのオーバレイの印は、上記の如く、y方向の非対称からx方向の非対称を分離するように設計されるものである。この種の印を使用すると、印の数を最小化することが出来る。一実施例では、アレイに例えばオフセットステップ10nmのターゲットを20含み、±100nmのOVL領域をカバーする。その次に、アレイの各ターゲットについて、ターゲット非対称パラメータが計算される。ゼロオーバレイ値が曲線の対称中心に対応するように設定して目盛校正曲線が決定される。得られた目盛校正曲線は、ウエファの活性領域またはその他適当な区域内に設置された一個のマイクロターゲットのオーバレイ測定での参照用に使用出来る。
第二の一般的なアプローチには、既定のオーバレイ値を持つターゲットのアレイを活性領域の中に、例えば非活性のダミー構成のセットとして印刷することが含まれる。これは数種の方法で行うことが出来る。一実施例によれば、図5に見られる大きなオーバレイ値の場合の目盛校正曲線の準線的性格が使用される。例えば、−175,150,200nmの既定のオーバレイ値を持つ三つのターゲットがウエファ上に印刷される。オーバレイシフトされた後、これらの実際のオーバレイ値は夫々−175+オーバレイ、150+オーバレイ、200+オーバレイとなる。目盛校正曲線はオーバレイ値に関して対称であるから、実際のオーバレイ値は図6も示される如く、175−オーバレイ、150+オーバレイ、200+オーバレイであると対等である。これら印刷されたターゲットの各々について対称のパラメータを測定することにより、オーバレイシフトを求めることが出来る。
別の実施例によれば、ターゲットのアレイを並べるにあたり、各ターゲットは後続のターゲットの方が”オーバレイステップ(ΔP)”と言及される或る所定値だけ先行のものより大きい既定のオーバレイ値を持つようにする。殊に或る距離(またはピッチ)Pを上方層校正に、別の距離P+ΔPを最下層構成に使用してターゲットアレイを設計することが出来る。ゼロオーバレイになるターゲットのアレイ中の位置と、目盛校正曲線が極大値となるターゲットのアレイの中の位置との間の距離(D)を測定することで、オーバレイ値を計算するに必要な生データが得られる。次に図7Aと図7Bとを参照して、オーバレイを決定する方法を詳述するが、これらの図は二本のターゲットアレイを使用する実施例のものである。留意すべきことながら、アレイのどの部分が視野の内部に入っているか不明なので、一方のターゲットに対応した既定のオーバレイ値の特定コードがないといけない。かような特定コードの一例は後続のターゲット間の距離である。ターゲットの中心位置の測定精度はナノメートル程度のものなので、例えばゼロオーバレイターゲットとアレイ内の次のターゲットとの距離では50−100nm位の相違が典型的にターゲット特定に十分である。
図7Aに見られる如く、一実施例としてターゲットアレイが二本ある。第一のアレイは上記のように構成される一方、第二のアレイではアレイ内の後続のターゲット間の距離は同じくΔPであるが負の値であり、即ち図の中央から遠方へ動く時、鉛直の棒は水平の棒と逆の方向に動くのである。図7Aでの二本のターゲットアレイはオフセットを除き、ゼロオーバレイシフトを示すものである。
その一方、図7Bは一実施例として負のオーバレイシフトを持つ二本のターゲットアレイの場合である。図7Aの場合と同様、第一アレイは上記のように構成される一方、第二アレイ内の後続のターゲットの間の距離は同じΔPであるが負の値であり、即ち図の中央から遠方へ動く時、鉛直の棒は水平の棒と逆の方向に動く。しかし、この場合、非対称曲線である2本の目盛校正曲線の対称中心はDの距離だけずれており、即ち、負のオーバレイシフトのあることが分かる。オーバレイ値は二つのアレイの対称中心間の距離の半分にΔPとターゲットアレイピッチPとの比を掛けたものの半分、即ち、
オーバレイ=(D/2)*(ΔP/P)
である。このアプローチの主な利点は、ターゲットの特定が必要でないことであり、このことは、ツールの行動について大進歩である。ターゲットアレイを線アレイとしてグラフ表示することが不必要であることに留意される。例によっては、ターゲットは異なる順に置かれてもよく、任意のFOVでもよい。これらターゲットの解析の為にはこれらは個々のターゲットの非対称パラメータの値とOVLの記号とに従って順に並べられなくてはならない。OVLオフセットのステップの記号が異なる二本のアレイの間の区別をする為には、アレイの中の一本の為の総ての既定のOVLオフセットの値が例えばOVLオフセットステップの半分だけシフトされることが可能である。その代わりの手段として、第二のアレイを最上と最下の層に対して鉛直と水平の棒/溝を逆に対応させて印刷してもよい。
上記目盛校正技法により、如何なる適宜な対称及び非対称パラメータでも目盛校正ターゲット上で測定することが出来る。非対称な撮像された特徴と最大の対称ターゲット画像から得られた中心点との間の距離が非対称パラメータの例の一つである。例えば、最も対称的な画像信号の中心点が決定されると、次に最も対称的な画像信号と中心点とが別の非対称的な画像信号とオーバレイされ、中心点と特定の非対称的な特徴との間の距離が測定される。
上記の総ての実施例に於いて、両方向のオーバレイ決定に同じ目盛校正ターゲットが使用出来ることに留意されるべきである。即ち、x方向へのオーバレイ決定に使用されるx軸への画像の投影は、y方向へのオーバレイ決定に使用されるy軸への画像の投影に影響を与えず、叉その逆も真である。上記のオーバレイ決定と目盛校正方法を実施するためには、マイクロターゲットの設計はどの方向へ画像を到底して得られた信号でも、同じ方向へのオーバレイシフトから独立であることを確保するものでなくてはならない。そうでないと、x方向とy方向での目盛校正行程に一本乃至二本のターゲットアレイが必要なのでなく、xとyのオーバレイシフトの可能な組み合わせを含むマトリクス全体を必要とすることになる。xとyオーバレイシフトの可能な組み合わせの全部を含むマトリクスを使用することは手軽な目盛校正工程を不可能とし、オフラインの目盛校正工程を面倒困難なものとする。
本発明の技法はソフトウエア及び/またはハードウエア例えば光学またはスキャンニング電子マイクロスコピイ(SEM)撮像システムのあらゆる適宜な組み合わせよって実施可能である。システムの構成如何に関係なく、データ、プログラム、汎用検査処理インストラクション及び/または此処に記述された新技術を保持するように構成された一個以上のメモリまたはメモリモジュールを使用してもよい。プログラムインストラクションとは例えばオペレイティングシステム及び/または一個以上のアプリケイションの行動を制御するものであってもよい。メモリもレイアウトパターン、レイアウトの制限上の規則、ターゲットに関する規則を保持するように構成されたものでもよい。
このような情報及びプログラムインストラクションは此処に記述されたシステム/方法を実施するのに使用されるものであるから、本発明は此処に記述された種々な工程の実行のためのプログラムインストラクション、状態情報等々を含むコンピュータで読み取り可能な媒体に関するものである。コンピュータで読み取り可能な媒体の例としては、ハードディスク、フロッピイディスク、磁気テープのような磁気的媒体、CD−ROMディスクのような光学的媒体、フロプティカル(floptical)ディスクのような光磁気学的媒体、ROMとかRAMのようなプログラムインストラクションを記録したり実行したりするように特に構成されたハードウエア装置があるが、それに制限されるものではない。本発明は空気波、光学的伝達線、電線などのような適宜な媒体を通して伝搬する搬送波によって具現されることも可能である。プログラムインストラクションの例には、コンパイラによって生成されるようなマシンコードも、インタプリタを使用してコンピュータによって実施されるような高級コードを含むファイルが含まれる。
本発明の実施例は種々開示されて来たが、当業者には多くの変形が発明の範囲を出ないで可能であることは自明であろう。例えば上記のアレイが二本の例に於いて要求されることは、アレイから後続のターゲットへの距離が同じであると確認することだけである。これは、ターゲットアレイを例えばレジスト層構成がPの周期で設置され、プロセス層構成が一つのアレイではP+ΔPの周期で、別のアレイがP−ΔPの周期で設置されるようにターゲットの周期的チェインとして設計することで達成することが出来る。従って、他の実施例も発明の範囲内であると言うことである。

Claims (19)

  1. 第一方向に伸びる第一層内の一個以上の線または溝構成と、
    第一構成と直交する第二方向に伸びる第二層内の一個以上の線または溝構成とから成り、
    両方の層の構成は交差し、第一方向のオーバレイは第二方向の画像対称に影響を与えず、かつ第二方向のオーバーレイは第一方向の画像対称に影響を与えないオーバレイ決定用の半導体ターゲット。
  2. ターゲットが第一層内の唯一本の線または溝と第二層内の唯一本の線または溝から成る請求項1に記載のオーバレイ決定用の半導体ターゲット。
  3. ターゲットが第一方向と第二方向の各々に沿って3μm以下伸びたものである請求項1または2に記載のオーバレイ決定用の半導体ターゲット。
  4. ターゲットが半導体領域の活性領域内に形成されたものである請求項1ないし3のいずれか記載のオーバレイ決定用の半導体ターゲット。
  5. 第一と第二層の一本以上の線構成が非活性ダミー構成である請求項1ないし4のいずれか記載のオーバレイ決定用の半導体ターゲット。
  6. 第一と第二層の一本以上の線構成が半導体ウエファ上に形成されつつある装置の構成である請求項4に記載のオーバレイ決定用の半導体ターゲット。
  7. 複数のターゲット構成を含む半導体ダイを製造する方法であって、
    第一方向に伸びる一本以上の線または溝構成を含む第一層を形成するステップと、
    第一構成と直交する第二方向に伸びる一本以上の線または溝構成を含む第二層を形成するステップとから成り、
    第一方向へのターゲット構成の投影は第二方向から独立であり、第二方向へのターゲット構成の投影は第一方向から独立である方法。
  8. ターゲットが第一層内の唯一本の線または溝と第二層内の唯一本の線または溝から成る請求項7に記載の方法。
  9. ターゲットが第一方向と第二方向の各々に沿って3μm以下伸びたものである請求項7または8に記載の方法。
  10. ターゲットが半導体領域の活性領域内に形成されたものである請求項7ないし9のいずれか記載の方法。
  11. 第一と第二層の一本以上の線構成が非活性ダミー構成である請求項7ないし10のいずれか記載の方法。
  12. 第一と第二層の一本以上の線構成が半導体ウエファ上に形成されつつある装置の構成である請求項10に記載の方法。
  13. オーバレイ測定用の目盛校正曲線を生成する方法であって、
    ウエファ上にターゲットの第一アレイを印刷するステップと、
    アレイ内の各ターゲットについて、ターゲット非対称パラメータを計算するステップと、
    各ターゲットオーバレイ測定に参照用に使用される為の計算されたターゲット非対称パラメータ値を含む第一目盛校正曲線を生成するステップとを含み、曲線の対称中心がゼロオーバレイに対応するものである方法。
  14. 各ターゲットの第一部分はウエファの第一層の中に印刷され、各ターゲットの第二部分はウエファの第二層の中に印刷される請求項13に記載の方法。
  15. ターゲットのアレイを印刷するステップは既定のオーバレイ値を持つ三個のターゲットを印刷することを含み、方法は更に印刷されたターゲットに追加的オーバレイシフトをさせるステップと、追加的オーバレイシフトと逆の符号を持つ架空的ターゲットの一組の為の対応するオーバレイ値を測定する為オーバレイ値に対する目盛校正曲線の対称を使用するステップを含み、目盛校正曲線を生成するステップは印刷されたアーゲットと架空的ターゲットのオーバレイ値を使用してゼロオーバレイに対応する対称中心を決定することを含む、請求項13または14に記載の方法。
  16. 印刷するステップはウエファの活性領域内に任意の順序で第一アレイ内に印刷するステップを含み、方法は更に各ターゲット用に対称パラメータ値を測定するステップと、測定された対称パラメータ値を使用してターゲットを分類するステップを含む請求項13ないし5のいずれか記載の方法。
  17. 更に、ウエファ上に第二アレイを印刷し、十字架形ターゲットの第一アレイのピッチがターゲットの第二アレイのピッチとことなるようにするステップと、ターゲットの第二アレイの計算されたターゲット非対称パラメータ値を含めて第二目盛校正曲線を生成し、その曲線の対称中心がゼロオーバレイに対応するようにするステップと、第一と第二の目盛校正曲線の夫々の対称中心間の距離に基づいたオーバレイ値と、その後のターゲット間のオーバレイオフセットの差の比と、ターゲットアレイのピッチとを計算するステップとから成る請求項13ないし16のいずれか記載の方法。
  18. 第二アレイを印刷するステップが、第一アレイのターゲットと同じオフセットの絶対値を持つが、異なる符号の第二アレイのターゲットを印刷するものである請求項17に記載の方法。
  19. ターゲットは十字架形であり、アレイの各ターゲットは十字形を形成する水平方向のバーと鉛直方向のバーとの間に異なるオフセットを持つものである請求項13ないし18のいずれか記載の方法。
JP2014202977A 2005-10-31 2014-10-01 半導体のオーバーレイターゲットからオーバーレイを決定するシステム,その方法およびコンピュータプログラム Active JP6042396B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US73243305P 2005-10-31 2005-10-31
US60/732,433 2005-10-31
US11/329,716 US7526749B2 (en) 2005-10-31 2006-01-10 Methods and apparatus for designing and using micro-targets in overlay metrology
US11/329,716 2006-01-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013088605A Division JP5813692B2 (ja) 2005-10-31 2013-04-19 オーバレイ測定用の目盛校正曲線を生成する方法

Publications (2)

Publication Number Publication Date
JP2015039007A true JP2015039007A (ja) 2015-02-26
JP6042396B2 JP6042396B2 (ja) 2016-12-14

Family

ID=37995066

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008537884A Active JP5443759B2 (ja) 2005-10-31 2006-10-23 オーバレイ測定におけるマイクロターゲットの設計と使用のための方法と装置
JP2013088605A Active JP5813692B2 (ja) 2005-10-31 2013-04-19 オーバレイ測定用の目盛校正曲線を生成する方法
JP2014202977A Active JP6042396B2 (ja) 2005-10-31 2014-10-01 半導体のオーバーレイターゲットからオーバーレイを決定するシステム,その方法およびコンピュータプログラム

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008537884A Active JP5443759B2 (ja) 2005-10-31 2006-10-23 オーバレイ測定におけるマイクロターゲットの設計と使用のための方法と装置
JP2013088605A Active JP5813692B2 (ja) 2005-10-31 2013-04-19 オーバレイ測定用の目盛校正曲線を生成する方法

Country Status (5)

Country Link
US (1) US7526749B2 (ja)
EP (1) EP1946372B1 (ja)
JP (3) JP5443759B2 (ja)
TW (2) TW201415567A (ja)
WO (1) WO2007053376A2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526749B2 (en) * 2005-10-31 2009-04-28 Kla-Tencor Technologies Corporation Methods and apparatus for designing and using micro-targets in overlay metrology
US9151712B1 (en) * 2007-05-30 2015-10-06 Kla-Tencor Corporation Rule checking for metrology and inspection
DE102007046850B4 (de) * 2007-09-29 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Bestimmen einer Überlagerungsgenauigkeit
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) * 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9007585B2 (en) * 2012-03-07 2015-04-14 Kla-Tencor Corporation Imaging overlay metrology target and complimentary overlay metrology measurement system
JP6339067B2 (ja) * 2012-05-22 2018-06-06 ケーエルエー−テンカー コーポレイション 直交下層ダミーフィルを有するオーバレイターゲット
US9576861B2 (en) * 2012-11-20 2017-02-21 Kla-Tencor Corporation Method and system for universal target based inspection and metrology
US9429856B1 (en) 2013-01-21 2016-08-30 Kla-Tencor Corporation Detectable overlay targets with strong definition of center locations
US9104831B2 (en) * 2013-08-23 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor overlay production system and method
US9727047B2 (en) * 2014-10-14 2017-08-08 Kla-Tencor Corp. Defect detection using structural information
CN107533020B (zh) * 2015-04-28 2020-08-14 科磊股份有限公司 计算上高效的基于x射线的叠盖测量系统与方法
US10627729B2 (en) 2015-06-18 2020-04-21 Asml Netherlands B.V. Calibration method for a lithographic apparatus
US10303839B2 (en) * 2016-06-07 2019-05-28 Kla-Tencor Corporation Electrically relevant placement of metrology targets using design analysis
US20220011728A1 (en) * 2018-12-03 2022-01-13 Asml Netherlands B.V. Method to predict yield of a device manufacturing process
CN113228222A (zh) * 2018-12-31 2021-08-06 Asml荷兰有限公司 用于校准扫描带电粒子显微镜的方法
EP3971648A1 (en) * 2020-09-17 2022-03-23 ASML Netherlands B.V. Mark to be projected on an object durign a lithograhpic process and method for designing a mark

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450529A (en) * 1987-08-21 1989-02-27 Oki Electric Ind Co Ltd Wafer alignment
JPH038318A (ja) * 1989-01-30 1991-01-16 Sumitomo Metal Ind Ltd レジストパターンの形成方法
JPH10189425A (ja) * 1996-12-27 1998-07-21 Matsushita Electron Corp アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
JPH10308346A (ja) * 1997-05-01 1998-11-17 Nikon Corp 投影露光方法及び投影露光による半導体デバイスの製造方法
JP2013153217A (ja) * 2005-10-31 2013-08-08 Kla-Encor Corp オーバレイ測定用の目盛校正曲線を生成する方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260045A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd バ−ニアパタ−ン
JPH0231411A (ja) * 1988-07-21 1990-02-01 Mitsubishi Electric Corp 半導体装置のアライメントマークの形成方法
JPH0562874A (ja) * 1991-09-05 1993-03-12 Fujitsu Ltd 半導体装置の製造方法
JPH0658730A (ja) * 1992-08-06 1994-03-04 Nikon Corp 重ね合わせ精度測定方法
JP3511552B2 (ja) * 1996-08-07 2004-03-29 松下電器産業株式会社 重ね合わせ測定マークおよび測定方法
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
JP2002351054A (ja) * 2001-05-29 2002-12-04 Sony Corp 位置合わせ用マーク及びこれを用いた位置合わせ方法、素子の転写方法
US6772084B2 (en) * 2002-01-31 2004-08-03 Timbre Technologies, Inc. Overlay measurements using periodic gratings
US6958819B1 (en) * 2002-04-04 2005-10-25 Nanometrics Incorporated Encoder with an alignment target
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
US6804005B2 (en) 2002-05-02 2004-10-12 Timbre Technologies, Inc. Overlay measurements using zero-order cross polarization measurements
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
KR100546336B1 (ko) * 2003-07-03 2006-01-26 삼성전자주식회사 복수의 교점을 가지는 오버레이 키 및 이를 이용한오버레이 측정 방법
JP2005129781A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp レチクル、半導体ウェハおよび半導体装置の製造方法
JP4734261B2 (ja) * 2004-02-18 2011-07-27 ケーエルエー−テンカー コーポレイション 連続変化するオフセットマークと、オーバレイ決定方法
US7289214B1 (en) * 2004-11-23 2007-10-30 N&K Technology, Inc. System and method for measuring overlay alignment using diffraction gratings
WO2006093722A2 (en) * 2005-02-25 2006-09-08 Accent Optical Technologies, Inc. Methods and systems for determining overlay error based on target image symmetry

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450529A (en) * 1987-08-21 1989-02-27 Oki Electric Ind Co Ltd Wafer alignment
JPH038318A (ja) * 1989-01-30 1991-01-16 Sumitomo Metal Ind Ltd レジストパターンの形成方法
JPH10189425A (ja) * 1996-12-27 1998-07-21 Matsushita Electron Corp アライメント方法、アライメント精度測定方法及びアライメント測定用マーク
JPH10308346A (ja) * 1997-05-01 1998-11-17 Nikon Corp 投影露光方法及び投影露光による半導体デバイスの製造方法
JP2013153217A (ja) * 2005-10-31 2013-08-08 Kla-Encor Corp オーバレイ測定用の目盛校正曲線を生成する方法
JP5443759B2 (ja) * 2005-10-31 2014-03-19 ケーエルエー−テンカー コーポレイション オーバレイ測定におけるマイクロターゲットの設計と使用のための方法と装置
JP5813692B2 (ja) * 2005-10-31 2015-11-17 ケーエルエー−テンカー コーポレイション オーバレイ測定用の目盛校正曲線を生成する方法

Also Published As

Publication number Publication date
TWI411055B (zh) 2013-10-01
WO2007053376A3 (en) 2009-04-23
EP1946372A2 (en) 2008-07-23
TW200737386A (en) 2007-10-01
JP5813692B2 (ja) 2015-11-17
JP5443759B2 (ja) 2014-03-19
JP2009514230A (ja) 2009-04-02
JP2013153217A (ja) 2013-08-08
JP6042396B2 (ja) 2016-12-14
US20070096094A1 (en) 2007-05-03
EP1946372A4 (en) 2011-01-05
US7526749B2 (en) 2009-04-28
TW201415567A (zh) 2014-04-16
EP1946372B1 (en) 2014-07-16
WO2007053376A2 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
JP6042396B2 (ja) 半導体のオーバーレイターゲットからオーバーレイを決定するシステム,その方法およびコンピュータプログラム
US7135344B2 (en) Design-based monitoring
US7346878B1 (en) Apparatus and methods for providing in-chip microtargets for metrology or inspection
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
CN1846170B (zh) 使用设计者意图数据检查晶片和掩模版的方法和系统
JP4904034B2 (ja) レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7608468B1 (en) Apparatus and methods for determining overlay and uses of same
US7873504B1 (en) Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
JP4216592B2 (ja) 集積回路の特性を測定するプロセスと装置
US20080077894A1 (en) Method for generating a design rule map having spatially varying overlay budget
EP1997045A2 (en) Computer-implemented methods, carrier media, and systems for creating a metrology target structure design for a reticle layout
CN113990770B (zh) 一种晶圆检测方法及检测装置
TW201423462A (zh) 製造積體電路設計佈局的方法、積體電路設計佈局以及於積體電路佈局中定位圖樣的方法
US7100146B2 (en) Design system of alignment marks for semiconductor manufacture
US20160110859A1 (en) Inspection method for contact by die to database
US20090082897A1 (en) Method and apparatus for generating metrology tags to allow automatic metrology recipe generation
CN103439869A (zh) 测量图形密度的方法
US7974457B2 (en) Method and program for correcting and testing mask pattern for optical proximity effect
JP2006100619A (ja) 半導体装置の製造方法および半導体装置
US10303839B2 (en) Electrically relevant placement of metrology targets using design analysis
CN100416574C (zh) 模拟标线图案数据、检查标线图案数据以及产生用于检测标线图案数据工艺的方法
JP2002289663A (ja) 電子デバイスの製造方法と欠陥データ解析プログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20151021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160920

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161109

R150 Certificate of patent or registration of utility model

Ref document number: 6042396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250