JP2015036757A - Data line driver, semiconductor integrated circuit device, and electronic apparatus - Google Patents

Data line driver, semiconductor integrated circuit device, and electronic apparatus Download PDF

Info

Publication number
JP2015036757A
JP2015036757A JP2013168319A JP2013168319A JP2015036757A JP 2015036757 A JP2015036757 A JP 2015036757A JP 2013168319 A JP2013168319 A JP 2013168319A JP 2013168319 A JP2013168319 A JP 2013168319A JP 2015036757 A JP2015036757 A JP 2015036757A
Authority
JP
Japan
Prior art keywords
amplifier
data line
line driver
display panel
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013168319A
Other languages
Japanese (ja)
Other versions
JP6149596B2 (en
Inventor
森田　晶
Akira Morita
晶 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013168319A priority Critical patent/JP6149596B2/en
Priority to US14/455,349 priority patent/US9741311B2/en
Priority to CN201410397636.4A priority patent/CN104376822B/en
Publication of JP2015036757A publication Critical patent/JP2015036757A/en
Application granted granted Critical
Publication of JP6149596B2 publication Critical patent/JP6149596B2/en
Priority to US15/649,043 priority patent/US20170337891A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a data line driver capable of improving gradation voltage rising and falling characteristics when image data changes.SOLUTION: This data line driver is a data line driver for generating a gradation voltage on the basis of image data, including: a first DAC performing D/A conversion on the image data according to first conversion characteristics, and outputting a first image signal; a first amplifier amplifying the first image signal output from the first DAC to generate a first output signal, and supplying the first output signal to a gradation voltage output terminal; a second DAC performing D/A conversion on the image data according to second conversion characteristics, and outputting a second image signal; a differentiating circuit differentiating the second image signal output from the second DAC; and a second amplifier amplifying the second image signal differentiated by the differentiating circuit to generate a second output signal, and supplying the second output signal to the gradation voltage output terminal.

Description

本発明は、ＬＣＤ（Liquid Crystal Display：液晶表示）パネル等の表示パネルのデータ線を駆動するデータ線ドライバーに関する。さらに、本発明は、そのようなデータ線ドライバーを内蔵する半導体集積回路装置、及び、データ線ドライバーを含む表示パネル駆動回路を用いる電子機器等に関する。   The present invention relates to a data line driver for driving data lines of a display panel such as an LCD (Liquid Crystal Display) panel. Furthermore, the present invention relates to a semiconductor integrated circuit device incorporating such a data line driver, an electronic device using a display panel driving circuit including the data line driver, and the like.

例えば、ＨＴＰＳ（高温ポリシリコン）のＴＦＴ（薄膜トランジスター）を使用するＬＣＤパネルは、多階調（高精度）であると共に、超高速でデータ線を駆動する必要がある。特に、データ線ドライバーに含まれている限られた数の階調電圧生成回路によってＬＣＤパネルの１ライン分の画素を順次駆動する場合には、画像データの変化に対応して、階調電圧生成回路から出力される階調電圧を短時間で立ち上がらせたり立ち下がらせたりしなければならない。   For example, an LCD panel using TFTs (thin film transistors) made of HTPS (high temperature polysilicon) is required to drive a data line at a very high speed as well as having multiple gradations (high accuracy). In particular, when the pixels for one line of the LCD panel are sequentially driven by a limited number of gradation voltage generation circuits included in the data line driver, gradation voltage generation is performed in response to changes in image data. The gradation voltage output from the circuit must be raised or lowered in a short time.

そのために、従来から、階調電圧生成回路に使用されるオペアンプにおいて、差動段に流れる定常電流を増加させたり、出力トランジスターの能力を高めたりすることによって、オペアンプの能力を高めることが行われている。しかしながら、差動段や出力段において定常電流を増加させると、消費電力が増大してしまう。   Therefore, conventionally, in the operational amplifiers used in the gradation voltage generation circuit, the operational amplifier capacity is increased by increasing the steady current flowing in the differential stage or increasing the output transistor capacity. ing. However, if the steady current is increased in the differential stage or the output stage, the power consumption increases.

あるいは、最終的な階調電圧を決定する高精度アンプと、階調変化時に階調電圧を素早く変化させる高駆動アンプとを並列接続することによって、高速でデータ線を駆動することも考えられる。しかしながら、高駆動アンプは高い駆動能力を有しているので、負荷によって発振してしまうことが多いという問題がある。   Alternatively, a data line can be driven at high speed by connecting in parallel a high-precision amplifier that determines the final gradation voltage and a high-drive amplifier that quickly changes the gradation voltage when the gradation changes. However, since the high drive amplifier has a high drive capability, there is a problem that it often oscillates due to a load.

関連する技術として、特許文献１には、定常的な駆動電流を増大させることなく、スルーレートを高速化することが可能なオペアンプ、及び、それを用いた液晶駆動装置が開示されている。このオペアンプは、一対のトランジスターから成る差動対を用いて正相入力信号と逆相入力信号の電位差に応じた電圧信号を生成する少なくとも１つの差動入力部と、この差動入力部で生成される電圧信号に応じた論理レベルの出力信号を生成して出力する出力部と、正相入力信号又は逆相入力信号が急峻に変動したことを検出して補助電流を生成する少なくとも１つの補助電流生成部と、所定の基準電流と補助電流とを足し合わせて差動入力部の駆動電流を生成する駆動電流生成部とを有する。   As a related technique, Patent Document 1 discloses an operational amplifier capable of increasing a slew rate without increasing a steady driving current, and a liquid crystal driving device using the operational amplifier. This operational amplifier uses at least one differential input unit that generates a voltage signal corresponding to a potential difference between a positive phase input signal and a negative phase input signal using a differential pair including a pair of transistors, and is generated by the differential input unit. An output unit that generates and outputs an output signal of a logic level corresponding to the voltage signal to be output, and at least one auxiliary that generates an auxiliary current by detecting that the positive phase input signal or the negative phase input signal has fluctuated sharply A current generation unit; and a drive current generation unit that generates a drive current of the differential input unit by adding a predetermined reference current and an auxiliary current.

しかしながら、特許文献１のオペアンプによれば、正相入力信号又は逆相入力信号が急峻に変動したことを検出した後に、差動入力部の駆動電流を増加させてスルーレートが高速化されるので、入力信号の変動からスルーレートの高速化までに時間差が生じて、応答が遅れてしまうことになる。   However, according to the operational amplifier of Patent Document 1, the slew rate is increased by increasing the drive current of the differential input unit after detecting that the positive phase input signal or the negative phase input signal fluctuates sharply. A time difference occurs between the fluctuation of the input signal and the increase in the slew rate, and the response is delayed.

特開２０１１−１７２２０３号公報（段落００１１−００１３、図１）JP 2011-172203 A (paragraphs 0011-0013, FIG. 1)

そこで、上記の点に鑑み、本発明の目的の１つは、データ線ドライバーにおいて、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動できるようにすることである。   Accordingly, in view of the above points, one of the objects of the present invention is to improve the rise and fall characteristics of the gradation voltage when the image data changes in the data line driver, thereby making the data lines of the display panel faster. It is to be able to drive with.

以上の課題を解決するため、本発明の１つの観点に係るデータ線ドライバーは、画像データに基づいて階調電圧を生成することにより、表示パネルのデータ線を駆動するデータ線ドライバーであって、画像データを第１の変換特性に従ってＤ／Ａ（ディジタル／アナログ）変換して第１の画像信号を出力する第１のＤＡＣ（ディジタル／アナログ変換器）と、第１のＤＡＣから出力される第１の画像信号を増幅して第１の出力信号を生成し、該第１の出力信号を階調電圧出力端子に供給する第１の増幅器と、画像データを第２の変換特性に従ってＤ／Ａ変換して第２の画像信号を出力する第２のＤＡＣと、第２のＤＡＣから出力される第２の画像信号を微分する微分回路と、微分回路によって微分された第２の画像信号を増幅して第２の出力信号を生成し、該第２の出力信号を階調電圧出力端子に供給する第２の増幅器とを具備する。   In order to solve the above problems, a data line driver according to one aspect of the present invention is a data line driver that drives a data line of a display panel by generating a gradation voltage based on image data, A first DAC (digital / analog converter) that outputs a first image signal after D / A (digital / analog) conversion of image data according to a first conversion characteristic, and a first DAC output from the first DAC A first amplifier that amplifies one image signal to generate a first output signal and supplies the first output signal to the gradation voltage output terminal; and D / A the image data in accordance with the second conversion characteristic. A second DAC for converting and outputting a second image signal, a differentiation circuit for differentiating the second image signal output from the second DAC, and amplifying the second image signal differentiated by the differentiation circuit Then the second output It generates No., and second amplifier provides an output signal of the second to the gradation voltage output terminal.

本発明の１つの観点によれば、第１の画像信号を増幅する第１の増幅器の出力信号と、微分された第２の画像信号を増幅する第２の増幅器の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネルのデータ線を高速で駆動することができる。   According to one aspect of the present invention, the output signal of the first amplifier that amplifies the first image signal and the output signal of the second amplifier that amplifies the differentiated second image signal are combined. Thus, the rising and falling characteristics of the gradation voltage when the image data changes can be improved, and the data lines of the display panel can be driven at high speed.

ここで、第１のＤＡＣが、表示パネルのガンマ特性を補正する第１の変換特性に従って画像データをＤ／Ａ変換し、第２のＤＡＣが、表示パネルのガンマ特性及び第２の増幅器のリニアリティを補正する第２の変換特性に従って画像データをＤ／Ａ変換するようにしても良い。表示パネルのガンマ特性を補正することにより、画像データの値に対する表示パネルの透過率特性又は発光特性を直線に近付けることができる。また、第２の増幅器のリニアリティを補正することにより、第２の増幅器の出力特性を直線に近付けることができる。   Here, the first DAC performs D / A conversion on the image data in accordance with the first conversion characteristic for correcting the gamma characteristic of the display panel, and the second DAC performs the gamma characteristic of the display panel and the linearity of the second amplifier. The image data may be D / A converted in accordance with the second conversion characteristic for correcting. By correcting the gamma characteristic of the display panel, the transmittance characteristic or light emission characteristic of the display panel with respect to the value of the image data can be brought close to a straight line. Further, by correcting the linearity of the second amplifier, the output characteristic of the second amplifier can be brought close to a straight line.

また、第１の増幅器が、第１のＤＡＣから出力される第１の画像信号を、オーバーオールの負帰還を伴って増幅し、第２の増幅器が、微分回路によって微分された第２の画像信号を、オーバーオールの負帰還なしで増幅するようにしても良い。第１の増幅器は、オーバーオールの負帰還がかけられることにより、第１の画像信号を高精度で増幅することが可能である。一方、第２の増幅器にオーバーオールの負帰還をかけないことにより、リンギング等が発生し難く、また、出力インピーダンスが高くなるので第１の増幅器の動作に対する影響が低減する。   Also, the first amplifier amplifies the first image signal output from the first DAC with overall negative feedback, and the second amplifier differentiates the second image signal by the differentiating circuit. May be amplified without overall negative feedback. The first amplifier can amplify the first image signal with high accuracy by applying overall negative feedback. On the other hand, by not applying overall negative feedback to the second amplifier, ringing or the like hardly occurs, and the output impedance becomes high, so that the influence on the operation of the first amplifier is reduced.

さらに、第２の増幅器が、所定の範囲の入力電圧に対して不感帯を有するようにしても良い。その場合には、第２の増幅器は、第２のＤＡＣから出力される第２の画像信号のレベルが大きく変化したときに動作する一方、第２の画像信号の多少のレベル変動に対しては動作しないので、第１の増幅器が階調電圧を収束させる動作に対する影響をさらに低減することができる。   Further, the second amplifier may have a dead band for a predetermined range of input voltages. In that case, the second amplifier operates when the level of the second image signal output from the second DAC changes greatly, while it does not respond to some level fluctuation of the second image signal. Since it does not operate, it is possible to further reduce the influence on the operation in which the first amplifier converges the gradation voltage.

以上において、第２の増幅器のスルーレートが、第１の増幅器のスルーレートよりも大きいことが望ましい。その場合には、第２の増幅器による階調電圧の波形改善効果が大きくなる。また、第２の増幅器の出力トランジスターのサイズが、第１の増幅器の出力トランジスターのサイズよりも大きいことが望ましい。その場合には、第２の増幅器が、高い駆動能力でデータ線を駆動することができる。   In the above, it is desirable that the slew rate of the second amplifier is larger than the slew rate of the first amplifier. In that case, the effect of improving the waveform of the gradation voltage by the second amplifier is increased. Further, it is desirable that the size of the output transistor of the second amplifier is larger than the size of the output transistor of the first amplifier. In that case, the second amplifier can drive the data line with high driving capability.

本発明の１つの観点に係る半導体集積回路装置は、上記いずれかのデータ線ドライバーを具備する。これにより、データ線ドライバーを含む回路を小型化して、表示パネルの近傍に配置することができる。   A semiconductor integrated circuit device according to one aspect of the present invention includes any one of the data line drivers described above. Thereby, the circuit including the data line driver can be miniaturized and arranged in the vicinity of the display panel.

本発明の１つの観点に係る電子機器は、（ｉ）表示パネルと、（ii）上記いずれかのデータ線ドライバーを含み、表示パネルを駆動する表示パネル駆動回路とを具備する。これにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。   An electronic apparatus according to one aspect of the present invention includes (i) a display panel, and (ii) a display panel driving circuit that includes any of the data line drivers described above and drives the display panel. Thereby, an electronic apparatus including a display panel in which data lines are driven at high speed can be provided.

本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の図。The figure of the image display part containing the data line driver concerning one embodiment of the present invention. 図１に示すデータ線ドライバーの構成例を示す回路図。FIG. 2 is a circuit diagram showing a configuration example of a data line driver shown in FIG. 1. 一般的な表示パネルのガンマ特性とガンマ補正との関係を示す図。The figure which shows the relationship between the gamma characteristic of a general display panel, and gamma correction. 第２の増幅器のリニアリティとリニアリティ補正との関係を示す図。The figure which shows the relationship between the linearity of a 2nd amplifier, and linearity correction | amendment. 第１及び第２の増幅器の出力信号及び階調電圧の波形を示す図。The figure which shows the waveform of the output signal and gradation voltage of a 1st and 2nd amplifier. 第１及び第２の増幅器として使用可能なオペアンプの構成例を示す回路図。The circuit diagram which shows the structural example of the operational amplifier which can be used as a 1st and 2nd amplifier. ビデオプロジェクターの主要構成を示すブロック図。The block diagram which shows the main structures of a video projector. 図７に示す光学系の構成例を示す概略図。Schematic which shows the structural example of the optical system shown in FIG.

以下、本発明の実施形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
図１は、本発明の一実施形態に係るデータ線ドライバーを含む画像表示部の構成例を示すブロック図である。図１に示すように、この画像表示部は、表示制御回路１と、表示パネル駆動回路２と、表示パネル１００とを含み、外部から供給される画像データ等に基づいて画像を表示する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the same referential mark is attached | subjected to the same component and the overlapping description is abbreviate | omitted.
FIG. 1 is a block diagram illustrating a configuration example of an image display unit including a data line driver according to an embodiment of the present invention. As shown in FIG. 1, the image display unit includes a display control circuit 1, a display panel drive circuit 2, and a display panel 100, and displays an image based on image data supplied from the outside.

表示パネル１００は、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画素を有するカラー表示パネルであっても良いし、単色の画素を有する単色の表示パネルであっても良い。特に、ビデオプロジェクター向けの用途においては、赤系の色（Ｒ）、緑系の色（Ｇ）、及び、青系の色（Ｂ）の画像を形成するために、３種類の表示パネルが設けられても良い。その場合には、３種類の表示パネルに対応して、３種類のデータ線ドライバーが設けられても良い。   The display panel 100 may be a color display panel having pixels of red color (R), green color (G), and blue color (B), or a single color having a single color pixel. The display panel may be used. In particular, in applications for video projectors, three types of display panels are provided to form images of red color (R), green color (G), and blue color (B). May be. In that case, three types of data line drivers may be provided corresponding to the three types of display panels.

また、表示パネル１００は、ＬＣＤパネルであっても良いし、有機ＥＬ（Electro-Luminescence：エレクトロルミネッセンス）パネル等であっても良い。本実施形態においては、一例として、アクティブマトリックス方式の透過型ＬＣＤパネルを用いる場合について説明する。   The display panel 100 may be an LCD panel, an organic EL (Electro-Luminescence) panel, or the like. In the present embodiment, as an example, a case where an active matrix transmissive LCD panel is used will be described.

アクティブマトリックス方式のＬＣＤパネルにおいては、複数の個別電極及びそれらに接続された複数のＴＦＴ（薄膜トランジスター）が形成された第１の透明基板と、１つの共通電極が形成された第２の透明基板とが対向して配置され、第１の透明基板と第２の透明基板との間に液晶が封入されている。   In an active matrix LCD panel, a first transparent substrate on which a plurality of individual electrodes and a plurality of TFTs (thin film transistors) connected thereto are formed, and a second transparent substrate on which one common electrode is formed Are arranged opposite to each other, and liquid crystal is sealed between the first transparent substrate and the second transparent substrate.

表示パネル１００においては、例えば、７２０×１３２個の画素に対応して、それらの画素と同数の個別電極が、２次元マトリックス状に配置されている。図１において、個別電極と共通電極との間に形成される容量が、容量Ｃ１１、Ｃ１２、Ｃ１３、・・・、Ｃ２１、Ｃ２２、Ｃ２３、・・・として表されている。また、それらの画素と同数のＴＦＴ１１１、１１２、１１３、・・・、１２１、１２２、１２３、・・・が、２次元マトリックス状に配置されている。   In the display panel 100, for example, the same number of individual electrodes as those pixels are arranged in a two-dimensional matrix corresponding to 720 × 132 pixels. In FIG. 1, capacitors formed between the individual electrodes and the common electrode are represented as capacitors C11, C12, C13,..., C21, C22, C23,. Further, the same number of TFTs 111, 112, 113,..., 121, 122, 123,.

複数のＴＦＴのドレインは、複数の個別電極にそれぞれ接続されている。また、図１において縦方向の複数のコラム（列）のＴＦＴのソースは、ソース線Ｓ１、Ｓ２、Ｓ３、・・・にそれぞれ接続されている。さらに、図１において横方向の複数のライン（行）のＴＦＴのゲートは、ゲート線（走査線とも呼ばれる）Ｇ１、Ｇ２、・・・にそれぞれ接続されている。各々のＴＦＴは、ハイレベルの走査信号がゲートに印加されてオン状態となったときに、ソースに供給される階調電圧をドレインから出力し、対応する個別電極に印加する。   The drains of the plurality of TFTs are connected to the plurality of individual electrodes, respectively. 1, the sources of TFTs in a plurality of columns in the vertical direction are connected to source lines S1, S2, S3,. Further, the gates of the TFTs in a plurality of horizontal lines (rows) in FIG. 1 are connected to gate lines (also called scanning lines) G1, G2,. When a high level scanning signal is applied to the gate and each TFT is turned on, each TFT outputs a gradation voltage supplied to the source from the drain and applies it to the corresponding individual electrode.

表示パネル１００において、個別電極と共通電極との間に直流電圧を印加し続けると液晶の特性が劣化するので、個別電極と共通電極との間に印加される電圧の極性は、所定の周期で反転される。本実施形態においては、１フレーム毎に印加電圧の極性が反転されるフレーム反転方式、又は、１ライン毎に印加電圧の極性が反転されるライン反転方式が用いられる。   In the display panel 100, if a direct current voltage is continuously applied between the individual electrode and the common electrode, the characteristics of the liquid crystal deteriorate. Therefore, the polarity of the voltage applied between the individual electrode and the common electrode has a predetermined cycle. Inverted. In this embodiment, a frame inversion method in which the polarity of the applied voltage is inverted every frame or a line inversion method in which the polarity of the applied voltage is inverted every line is used.

表示制御回路１は、画像データ処理回路１０と、表示タイミング生成回路２０とを含んでいる。また、表示パネル駆動回路２は、データ線ドライバー３０と、ゲート線ドライバー４０と、コモン電位生成回路５０とを含んでいる。   The display control circuit 1 includes an image data processing circuit 10 and a display timing generation circuit 20. The display panel drive circuit 2 includes a data line driver 30, a gate line driver 40, and a common potential generation circuit 50.

ここで、データ線ドライバー３０は、単独で、又は、ゲート線ドライバー４０若しくはコモン電位生成回路５０と共に、半導体集積回路装置（表示ドライバーＩＣ）に内蔵されても良い。これにより、データ線ドライバー３０を含む回路を小型化して、表示パネル１００の近傍に配置することができる。また、表示制御回路１は、表示ドライバーＩＣと別個の半導体集積回路装置（表示コントローラーＩＣ）に内蔵されても良いし、表示ドライバーＩＣ内に組み込まれても良い。   Here, the data line driver 30 may be incorporated in a semiconductor integrated circuit device (display driver IC) alone or together with the gate line driver 40 or the common potential generation circuit 50. Thereby, the circuit including the data line driver 30 can be reduced in size and disposed in the vicinity of the display panel 100. The display control circuit 1 may be incorporated in a semiconductor integrated circuit device (display controller IC) separate from the display driver IC, or may be incorporated in the display driver IC.

画像データ処理回路１０は、画像データ及びクロック信号を入力し、画像データに対して必要に応じて画像処理を施す。例えば、画像データ処理回路１０は、極性反転信号に従って、フレーム毎又はライン毎に階調電圧の極性が反転するように画像データを処理する。具体的には、共通電極に印加されるコモン電位が７Ｖと一定である場合に、個別電極に印加される階調電位は、階調１００％の場合に、正極性の１２Ｖと負極性の２Ｖとの間で反転される。さらに、画像データ処理回路１０は、輪郭強調等の一般的な画像処理を行っても良い。   The image data processing circuit 10 receives image data and a clock signal, and performs image processing on the image data as necessary. For example, the image data processing circuit 10 processes the image data so that the polarity of the gradation voltage is inverted for each frame or each line according to the polarity inversion signal. Specifically, when the common potential applied to the common electrode is constant at 7V, the gradation potential applied to the individual electrode is 12V for positive polarity and 2V for negative polarity when the gradation is 100%. Inverted between. Furthermore, the image data processing circuit 10 may perform general image processing such as edge enhancement.

表示タイミング生成回路２０は、水平同期信号、垂直同期信号、及び、クロック信号を入力し、各種のタイミング信号を生成する。各種のタイミング信号としては、例えば、階調電圧の極性の反転／非反転を表す極性反転信号や、階調電圧を出力するタイミングを表す出力タイミング信号や、表示パネル１００における書き込みコラムを選択するコラム選択信号や、表示パネル１００における書き込みラインの切り替えタイミングを表す走査タイミング信号等が該当する。   The display timing generation circuit 20 receives the horizontal synchronization signal, the vertical synchronization signal, and the clock signal, and generates various timing signals. As various timing signals, for example, a polarity inversion signal indicating inversion / non-inversion of the polarity of the gradation voltage, an output timing signal indicating the timing of outputting the gradation voltage, and a column for selecting a write column in the display panel 100 This corresponds to a selection signal, a scanning timing signal indicating a switching timing of a writing line in the display panel 100, and the like.

データ線ドライバー３０は、出力タイミング信号に従って、画像データ処理回路１０から供給される画像データに基づいて階調電圧を生成することにより、表示パネル１００のデータ線を駆動する。データ線ドライバー３０は、生成された複数の階調電圧を、表示パネル１００のデータ線（信号線とも呼ばれる）Ｄ１、Ｄ２、Ｄ３、・・・にそれぞれ出力する。   The data line driver 30 drives the data lines of the display panel 100 by generating gradation voltages based on the image data supplied from the image data processing circuit 10 in accordance with the output timing signal. The data line driver 30 outputs the generated plurality of gradation voltages to data lines (also called signal lines) D1, D2, D3,... Of the display panel 100, respectively.

表示パネル１００に設けられているマルチプレクサー６０は、データ線Ｄ１、Ｄ２、Ｄ３、・・・を、ソース線Ｓ１、Ｓ２、Ｓ３、・・・の内からコラム選択信号に従って選択された一群のソース線にそれぞれ接続する。これにより、データ線ドライバー３０に含まれている限られた数の階調電圧生成回路によって、表示パネル１００の１ライン分の画素を順次駆動することができる。なお、データ線ドライバー３０において、表示パネル１００の１ライン分の画素の数と同じ数の階調電圧生成回路が設けられる場合には、マルチプレクサー６０は不要となり、データ線Ｄ１、Ｄ２、Ｄ３、・・・は、ソース線Ｓ１、Ｓ２、Ｓ３、・・・と等しくなる。   The multiplexer 60 provided in the display panel 100 is a group of sources in which the data lines D1, D2, D3,... Are selected from the source lines S1, S2, S3,. Connect to each line. Accordingly, the pixels for one line of the display panel 100 can be sequentially driven by a limited number of gradation voltage generation circuits included in the data line driver 30. When the data line driver 30 is provided with the same number of gradation voltage generation circuits as the number of pixels for one line of the display panel 100, the multiplexer 60 is not necessary, and the data lines D1, D2, D3, Are equal to the source lines S1, S2, S3,.

ソース線Ｓ１に供給される階調電圧は、第１列のＴＦＴ１１１、１２１、・・・のソースに印加される。また、ソース線Ｓ２に供給される階調電圧は、第２列のＴＦＴ１１２、１２２、・・・のソースに印加される。さらに、ソース線Ｓ３に供給される階調電圧は、第３列のＴＦＴ１１３、１２３、・・・のソースに印加され、以下同様である。   The gradation voltage supplied to the source line S1 is applied to the sources of the TFTs 111, 121,. Further, the gradation voltage supplied to the source line S2 is applied to the sources of the TFTs 112, 122,. Further, the gradation voltage supplied to the source line S3 is applied to the sources of the third row TFTs 113, 123,..., And so on.

ゲート線ドライバー４０は、走査タイミング信号に従って、ゲート線Ｇ１、Ｇ２、・・・にそれぞれ供給される複数の走査信号を順次ハイレベル（例えば、１５Ｖ）に活性化する。これにより、各ソース線に接続されている複数のＴＦＴの内で、ゲート線がハイレベルとなったＴＦＴがオン状態となり、そのＴＦＴのドレインに接続されている個別電極に階調電圧を印加する。コモン電位生成回路５０は、コモン電位ＣＯＭを生成して、表示パネル１００の共通電極にコモン電位ＣＯＭを印加する。このようにして、表示パネル１００に画像が表示される。   The gate line driver 40 sequentially activates a plurality of scanning signals respectively supplied to the gate lines G1, G2,... To a high level (for example, 15V) according to the scanning timing signal. As a result, among the plurality of TFTs connected to each source line, the TFT whose gate line is at the high level is turned on, and the gradation voltage is applied to the individual electrode connected to the drain of the TFT. . The common potential generation circuit 50 generates a common potential COM and applies the common potential COM to the common electrode of the display panel 100. In this way, an image is displayed on the display panel 100.

図２は、図１に示すデータ線ドライバーの構成例を示す回路図である。図２に示すように、データ線ドライバー３０は、ＲＡＭ（random access memory：ランダムアクセスメモリー）３１と、複数の階調電圧生成回路３２とを含んでいる。ＲＡＭ３１は、画像データ処理回路１０（図１）から供給される画像データを一時的に格納し、出力タイミング信号に従って、複数画素分の画像データをパラレルに出力する。   FIG. 2 is a circuit diagram showing a configuration example of the data line driver shown in FIG. As shown in FIG. 2, the data line driver 30 includes a RAM (random access memory) 31 and a plurality of gradation voltage generation circuits 32. The RAM 31 temporarily stores image data supplied from the image data processing circuit 10 (FIG. 1), and outputs image data for a plurality of pixels in parallel according to an output timing signal.

各々の階調電圧生成回路３２は、画像データ入力端子３３と、第１のＤＡＣ（ディジタル／アナログ変換器）３４と、第１の増幅器３５と、第２のＤＡＣ３６と、微分回路３７と、第２の増幅器３８と、階調電圧出力端子３９とを含んでいる。第１のＤＡＣ３４及び第２のＤＡＣ３６には、ＲＡＭ３１から一度に１画素分の画像データが供給される。   Each gradation voltage generation circuit 32 includes an image data input terminal 33, a first DAC (digital / analog converter) 34, a first amplifier 35, a second DAC 36, a differentiation circuit 37, 2 amplifiers 38 and a gradation voltage output terminal 39. Image data for one pixel at a time is supplied from the RAM 31 to the first DAC 34 and the second DAC 36.

第１のＤＡＣ３４は、画像データを第１の変換特性に従ってＤ／Ａ（ディジタル／アナログ）変換して第１の画像信号を出力する。第１の増幅器３５は、高い精度を有するオペアンプであり、第１のＤＡＣ３４から出力される第１の画像信号を増幅して第１の出力信号を生成し、該第１の出力信号を階調電圧出力端子３９に供給する。   The first DAC 34 performs D / A (digital / analog) conversion on the image data in accordance with the first conversion characteristic, and outputs a first image signal. The first amplifier 35 is an operational amplifier having high accuracy, amplifies the first image signal output from the first DAC 34, generates a first output signal, and converts the first output signal into a gradation. A voltage output terminal 39 is supplied.

第２のＤＡＣ３６は、画像データを第１の変換特性と異なる第２の変換特性に従ってＤ／Ａ変換して第２の画像信号を出力する。微分回路３７は、キャパシターＣ１と抵抗Ｒ１とを含んでいる。キャパシターＣ１の第１の端子は、第２のＤＡＣ３６の出力端子に接続されており、キャパシターＣ１の第２の端子は、抵抗Ｒ１の第１の端子に接続されている。抵抗Ｒ１の第２の端子には、第２の増幅器３８の反転入力端子に供給されて増幅動作の基準となる参照電位ＶＲＥＦが供給される。また、キャパシターＣ１の第２の端子と第２の増幅器３８の非反転入力端子との間には、カップリング用のキャパシターＣ２が接続されている。 The second DAC 36 performs D / A conversion on the image data according to a second conversion characteristic different from the first conversion characteristic, and outputs a second image signal. The differentiation circuit 37 includes a capacitor C1 and a resistor R1. The first terminal of the capacitor C1 is connected to the output terminal of the second DAC 36, and the second terminal of the capacitor C1 is connected to the first terminal of the resistor R1. A reference potential V REF that is supplied to the inverting input terminal of the second amplifier 38 and serves as a reference for the amplification operation is supplied to the second terminal of the resistor R1. In addition, a coupling capacitor C2 is connected between the second terminal of the capacitor C1 and the non-inverting input terminal of the second amplifier 38.

微分回路３７は、第２のＤＡＣ３６から出力される第２の画像信号を微分する。第２の増幅器３８は、高い駆動能力を有するオペアンプであり、微分回路３７によって微分された第２の画像信号を増幅して第２の出力信号を生成し、該第２の出力信号を階調電圧出力端子３９に供給する。これにより、第１の増幅器３５の第１の出力信号と、第２の増幅器３８の第２の出力信号とが、階調電圧出力端子３９において合成されて、階調電圧が生成される。   The differentiating circuit 37 differentiates the second image signal output from the second DAC 36. The second amplifier 38 is an operational amplifier having a high driving capability, amplifies the second image signal differentiated by the differentiating circuit 37 to generate a second output signal, and converts the second output signal into a gradation. A voltage output terminal 39 is supplied. As a result, the first output signal of the first amplifier 35 and the second output signal of the second amplifier 38 are combined at the gradation voltage output terminal 39 to generate a gradation voltage.

上記の構成によれば、第１の画像信号を増幅する第１の増幅器３５の出力信号と、微分された第２の画像信号を増幅する第２の増幅器３８の出力信号とを合成することにより、画像データが変化したときの階調電圧の立ち上がり及び立ち下がり特性を向上させて、表示パネル１００（図１）のデータ線を高速で駆動することができる。   According to the above configuration, by combining the output signal of the first amplifier 35 that amplifies the first image signal and the output signal of the second amplifier 38 that amplifies the differentiated second image signal. The rising and falling characteristics of the gradation voltage when the image data changes can be improved, and the data lines of the display panel 100 (FIG. 1) can be driven at high speed.

第１のＤＡＣ３４及び第２のＤＡＣ３６として抵抗ラダー型のＤＡＣを用いる場合には、ＤＡＣの変換特性は、ラダー型抵抗回路における抵抗値の設定によって決定される。例えば、第１のＤＡＣ３４は、表示パネル１００のガンマ特性を補正する第１の変換特性に従って画像データをＤ／Ａ変換しても良い。一方、第２のＤＡＣ３６は、表示パネル１００のガンマ特性及び第２の増幅器３８のリニアリティを補正する第２の変換特性に従って画像データをＤ／Ａ変換しても良い。   When resistance ladder type DACs are used as the first DAC 34 and the second DAC 36, the conversion characteristics of the DAC are determined by setting resistance values in the ladder type resistance circuit. For example, the first DAC 34 may D / A convert the image data according to the first conversion characteristic that corrects the gamma characteristic of the display panel 100. On the other hand, the second DAC 36 may D / A convert the image data according to the second conversion characteristic for correcting the gamma characteristic of the display panel 100 and the linearity of the second amplifier 38.

図３は、一般的な表示パネルのガンマ特性とガンマ補正との関係を示す図である。図３（ａ）は、表示パネルにおける階調電圧ｘ（最大値を１とする）と明るさｙ（最大値を１とする）との関係を示している。一般に、表示パネルの透過率特性又は発光特性は、ｙ＝ｘγという式で近似できることが知られている。図３（ｂ）は、補正前の階調電圧ｘと補正後の階調電圧ｘ'との関係を示している。 FIG. 3 is a diagram showing the relationship between gamma characteristics and gamma correction of a general display panel. FIG. 3A shows the relationship between the gradation voltage x (maximum value is 1) and brightness y (maximum value is 1) in the display panel. In general, it is known that the transmittance characteristic or light emission characteristic of a display panel can be approximated by the equation y = xγ . FIG. 3B shows the relationship between the gradation voltage x before correction and the gradation voltage x ′ after correction.

図３（ｂ）に示すように、ｘ'＝ｘ（１／γ）という式でガンマ補正を行うことにより、画像データの値に対する表示パネルの透過率特性又は発光特性を直線に近付けることができる。ただし、ＲＡＭ３１に供給される画像データにおいて既に標準的なガンマ補正が施されている場合には、表示パネル１００（図１）のガンマ特性が標準的なガンマ特性と異なる場合のみ、第１のＤＡＣ３４及び第２のＤＡＣ３６において差分のガンマ補正を行えば良い。 As shown in FIG. 3B, by performing gamma correction using the equation x ′ = x (1 / γ) , the transmittance characteristic or light emission characteristic of the display panel with respect to the value of the image data can be brought close to a straight line. . However, when the standard gamma correction is already performed on the image data supplied to the RAM 31, the first DAC 34 is used only when the gamma characteristic of the display panel 100 (FIG. 1) is different from the standard gamma characteristic. And the second DAC 36 may perform gamma correction of the difference.

図４は、図２に示す第２の増幅器のリニアリティとリニアリティ補正との関係を示す図である。図４（ａ）は、第２の増幅器３８における入力電圧ｕ（最大値を１とする）と出力電圧ｖ（最大値を１とする）との関係を示している。図４（ｂ）は、補正前の入力電圧ｕと補正後の入力電圧ｕ'との関係を示している。第２の増幅器３８は、高い駆動能力を有しているが、リニアリティはあまり良くないので、図４（ｂ）に示すように、第２の増幅器３８のリニアリティを補正することにより、第２の増幅器３８の出力特性を直線に近付けることができる。   FIG. 4 is a diagram showing the relationship between the linearity and the linearity correction of the second amplifier shown in FIG. FIG. 4A shows the relationship between the input voltage u (maximum value is 1) and the output voltage v (maximum value is 1) in the second amplifier 38. FIG. 4B shows the relationship between the input voltage u before correction and the input voltage u ′ after correction. The second amplifier 38 has a high drive capability, but the linearity is not so good. Therefore, by correcting the linearity of the second amplifier 38 as shown in FIG. The output characteristic of the amplifier 38 can be brought close to a straight line.

再び図２を参照すると、第１の増幅器３５は、第１のＤＡＣ３４から出力される第１の画像信号を、オーバーオールの負帰還（出力端子から反転入力端子に向けた負帰還）を伴ってＤＣ的に増幅する。第１の増幅器３５は、オープンループゲインが大きく、オーバーオールの負帰還がかけられることにより、第１の画像信号を高精度で増幅することが可能である。一方、第２の増幅器３８は、微分回路３７によって微分された第２の画像信号を、オーバーオールの負帰還なしでＡＣ的に増幅する。第２の増幅器３８にオーバーオールの負帰還をかけないことにより、リンギング等が発生し難く、また、出力インピーダンスが高くなるので第１の増幅器３５の動作に対する影響が低減する。   Referring to FIG. 2 again, the first amplifier 35 converts the first image signal output from the first DAC 34 into DC with overall negative feedback (negative feedback from the output terminal to the inverting input terminal). Amplify automatically. The first amplifier 35 has a large open loop gain, and is capable of amplifying the first image signal with high accuracy by being subjected to overall negative feedback. On the other hand, the second amplifier 38 amplifies the second image signal differentiated by the differentiation circuit 37 in an AC manner without overall negative feedback. By not applying overall negative feedback to the second amplifier 38, ringing or the like is unlikely to occur, and the output impedance is increased, so that the influence on the operation of the first amplifier 35 is reduced.

図５は、図２に示す第１及び第２の増幅器の出力信号の波形及びそれらを合成して得られる階調電圧の波形を示す図である。図５（ａ）に示すように、第１の画像信号が入力される第１の増幅器３５の出力信号ｖ１は、立ち上がりが遅いが、立ち上がった後は負帰還によって正確な電圧を維持している。   FIG. 5 is a diagram showing waveforms of output signals of the first and second amplifiers shown in FIG. 2 and a waveform of a gradation voltage obtained by synthesizing them. As shown in FIG. 5A, the output signal v1 of the first amplifier 35 to which the first image signal is input rises slowly, but maintains an accurate voltage by negative feedback after the rise. .

一方、図５（ｂ）に示すように、微分回路３７によって微分された第２の画像信号が入力される第２の増幅器３８の出力信号ｖ２は、第２の画像信号の変化に対応するパルス波形を有している。第１の増幅器３５及び第２の増幅器３８の負荷となるのは、表示パネルの個別電極と共通電極との間に形成される容量及び配線容量である。第２の増幅器３８は、パルス波形を有する出力信号ｖ２によってそれらの容量に電荷を供給し、その後は、高い出力インピーダンスによって階調電圧に殆ど影響を与えない。   On the other hand, as shown in FIG. 5B, the output signal v2 of the second amplifier 38 to which the second image signal differentiated by the differentiating circuit 37 is input is a pulse corresponding to the change in the second image signal. It has a waveform. The load of the first amplifier 35 and the second amplifier 38 is a capacitance and a wiring capacitance formed between the individual electrode and the common electrode of the display panel. The second amplifier 38 supplies electric charges to these capacitors by an output signal v2 having a pulse waveform, and thereafter has little influence on the gradation voltage due to the high output impedance.

第１の増幅器３５の出力信号ｖ１と第２の増幅器３８の出力信号ｖ２とを合成することにより、図５（ｃ）に示すような波形を有する階調電圧ｖ３が得られる。階調電圧ｖ３の波形（実線）においては、第１の増幅器３５の出力信号ｖ１の波形（破線）と比較して、立ち上がり特性が改善されている。階調電圧ｖ３の波形は、微分回路３７の時定数及び第２の増幅器３８のゲイン等を調整することによって最適化することができる。   By synthesizing the output signal v1 of the first amplifier 35 and the output signal v2 of the second amplifier 38, a gradation voltage v3 having a waveform as shown in FIG. 5C is obtained. In the waveform of the gradation voltage v3 (solid line), the rising characteristic is improved as compared with the waveform (broken line) of the output signal v1 of the first amplifier 35. The waveform of the gradation voltage v3 can be optimized by adjusting the time constant of the differentiation circuit 37, the gain of the second amplifier 38, and the like.

図６は、図２に示す第１及び第２の増幅器の各々として使用可能なオペアンプの構成例を示す回路図である。図６において、ＰチャネルＭＯＳトランジスターＱＰ１及びＮチャネルＭＯＳトランジスターＱＮ１は、第１のインバーターを構成している。トランジスターＱＰ１のソースは、高電位側の電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ１のドレインは、トランジスターＱＰ１のドレインに接続されており、トランジスターＱＮ１のソースは、低電位側の電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ１及びＱＮ１のゲートは、イネーブル信号ＥＮＢの入力端子に接続されている。第１のインバーターは、入力されるイネーブル信号ＥＮＢを反転して、第１の制御信号ＰＳを出力する。   FIG. 6 is a circuit diagram showing a configuration example of an operational amplifier that can be used as each of the first and second amplifiers shown in FIG. In FIG. 6, a P-channel MOS transistor QP1 and an N-channel MOS transistor QN1 constitute a first inverter. The source of the transistor QP1 is connected to the wiring of the power supply potential VDD on the high potential side. The drain of the transistor QN1 is connected to the drain of the transistor QP1, and the source of the transistor QN1 is connected to the wiring of the power supply potential VSS on the low potential side. The gates of the transistors QP1 and QN1 are connected to the input terminal of the enable signal ENB. The first inverter inverts the input enable signal ENB and outputs a first control signal PS.

ＰチャネルＭＯＳトランジスターＱＰ２及びＮチャネルＭＯＳトランジスターＱＮ２は、第２のインバーターを構成している。トランジスターＱＰ２のソースは、電源電位ＶＤＤの配線に接続されている。トランジスターＱＮ２のドレインは、トランジスターＱＰ２のドレインに接続されており、トランジスターＱＮ２のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＰ２及びＱＮ２のゲートには、第１の制御信号ＰＳが入力される。第２のインバーターは、入力される第１の制御信号ＰＳを反転して、第２の制御信号ＸＰＳを出力する。   P channel MOS transistor QP2 and N channel MOS transistor QN2 constitute a second inverter. The source of the transistor QP2 is connected to the wiring of the power supply potential VDD. The drain of the transistor QN2 is connected to the drain of the transistor QP2, and the source of the transistor QN2 is connected to the wiring of the power supply potential VSS. The first control signal PS is input to the gates of the transistors QP2 and QN2. The second inverter inverts the input first control signal PS and outputs a second control signal XPS.

ＰチャネルＭＯＳトランジスターＱＰ３〜ＱＰ４及びＮチャネルＭＯＳトランジスターＱＮ３〜ＱＮ６は、第１の差動段を構成している。トランジスターＱＰ３及びＱＰ４のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ３及びＱＰ４のゲートは、トランジスターＱＰ４のドレインに接続されている。   P channel MOS transistors QP3 to QP4 and N channel MOS transistors QN3 to QN6 form a first differential stage. The sources of the transistors QP3 and QP4 are connected to the wiring of the power supply potential VDD, and the gates of the transistors QP3 and QP4 are connected to the drain of the transistor QP4.

トランジスターＱＮ３のドレインは、トランジスターＱＰ３のドレインに接続されており、トランジスターＱＮ３のゲートは、オペアンプの非反転入力端子に接続されている。トランジスターＱＮ４のドレインは、トランジスターＱＰ４のドレインに接続されており、トランジスターＱＮ４のゲートは、オペアンプの反転入力端子に接続されている。   The drain of the transistor QN3 is connected to the drain of the transistor QP3, and the gate of the transistor QN3 is connected to the non-inverting input terminal of the operational amplifier. The drain of the transistor QN4 is connected to the drain of the transistor QP4, and the gate of the transistor QN4 is connected to the inverting input terminal of the operational amplifier.

トランジスターＱＮ５のドレインは、トランジスターＱＮ３及びＱＮ４のソースに接続されており、トランジスターＱＮ５のゲートには、第２の制御信号ＸＰＳが供給される。トランジスターＱＮ６のドレインは、トランジスターＱＮ５のソースに接続されており、トランジスターＱＮ６のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ６のゲートには、第１のバイアス電位ＶＲＮが供給される。   The drain of the transistor QN5 is connected to the sources of the transistors QN3 and QN4, and the second control signal XPS is supplied to the gate of the transistor QN5. The drain of the transistor QN6 is connected to the source of the transistor QN5, and the source of the transistor QN6 is connected to the wiring of the power supply potential VSS. The first bias potential VRN is supplied to the gate of the transistor QN6.

イネーブル信号ＥＮＢがハイレベルに活性化されると、第２の制御信号ＸＰＳもハイレベルとなり、トランジスターＱＮ５がオンして、第１の差動段が動作する。第１の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ３及びＱＮ３のドレインに第１の増幅信号を生成する。   When the enable signal ENB is activated to a high level, the second control signal XPS also becomes a high level, the transistor QN5 is turned on, and the first differential stage operates. The first differential stage inverts and amplifies the difference between the signal input to the non-inverting input terminal of the operational amplifier and the signal input to the inverting input terminal, and applies the first amplified signal to the drains of the transistors QP3 and QN3. Generate.

ＰチャネルＭＯＳトランジスターＱＰ５〜ＱＰ８及びＮチャネルＭＯＳトランジスターＱＮ７〜ＱＮ８は、第２の差動段を構成している。トランジスターＱＰ５のソースは、電源電位ＶＤＤの配線に接続されており、トランジスターＱＰ５のゲートには、第２のバイアス電位ＶＲＰが供給される。トランジスターＱＰ６のソースは、トランジスターＱＰ５のドレインに接続されており、トランジスターＱＰ６のゲートには、第１の制御信号ＰＳが供給される。   P channel MOS transistors QP5 to QP8 and N channel MOS transistors QN7 to QN8 form a second differential stage. The source of the transistor QP5 is connected to the wiring of the power supply potential VDD, and the second bias potential VRP is supplied to the gate of the transistor QP5. The source of the transistor QP6 is connected to the drain of the transistor QP5, and the first control signal PS is supplied to the gate of the transistor QP6.

トランジスターＱＰ７及びＱＰ８のソースは、トランジスターＱＰ６のドレインに接続されている。トランジスターＱＰ７のゲートは、オペアンプの非反転入力端子に接続されている。また、トランジスターＱＰ８のゲートは、オペアンプの反転入力端子に接続されている。   The sources of the transistors QP7 and QP8 are connected to the drain of the transistor QP6. The gate of the transistor QP7 is connected to the non-inverting input terminal of the operational amplifier. The gate of the transistor QP8 is connected to the inverting input terminal of the operational amplifier.

トランジスターＱＮ７のドレインは、トランジスターＱＰ７のドレインに接続されており、トランジスターＱＮ７のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ８のドレインは、トランジスターＱＰ８のドレインに接続されており、トランジスターＱＮ８のソースは、電源電位ＶＳＳの配線に接続されている。トランジスターＱＮ７及びＱＮ８のゲートは、トランジスターＱＮ８のドレインに接続されている。   The drain of the transistor QN7 is connected to the drain of the transistor QP7, and the source of the transistor QN7 is connected to the wiring of the power supply potential VSS. The drain of the transistor QN8 is connected to the drain of the transistor QP8, and the source of the transistor QN8 is connected to the wiring of the power supply potential VSS. The gates of the transistors QN7 and QN8 are connected to the drain of the transistor QN8.

イネーブル信号ＥＮＢがハイレベルに活性化されると、第１の制御信号ＰＳがローレベルとなり、トランジスターＱＰ６がオンして、第２の差動段が動作する。第２の差動段は、オペアンプの非反転入力端子に入力される信号と反転入力端子に入力される信号との差分を反転増幅して、トランジスターＱＰ７及びＱＮ７のドレインに第２の増幅信号を生成する。   When the enable signal ENB is activated to a high level, the first control signal PS becomes a low level, the transistor QP6 is turned on, and the second differential stage operates. The second differential stage inverts and amplifies the difference between the signal input to the non-inverting input terminal of the operational amplifier and the signal input to the inverting input terminal, and supplies the second amplified signal to the drains of the transistors QP7 and QN7. Generate.

ＰチャネルＭＯＳトランジスターＱＰ９及びＮチャネルＭＯＳトランジスターＱＮ９は、出力段を構成している。トランジスターＱＰ９のソースは、電源電位ＶＤＤに接続されており、トランジスターＱＰ９のドレインは、出力端子に接続されており、トランジスターＱＰ９のゲートには、第１の増幅信号が供給される。トランジスターＱＮ９のソースは、電源電位ＶＳＳに接続されており、トランジスターＱＮ９のドレインは、出力端子に接続されており、トランジスターＱＮ９のゲートには、第２の増幅信号が供給される。トランジスターＱＰ９は、ゲートに印加される第１の増幅信号を反転増幅して出力端子に供給し、トランジスターＱＮ９は、ゲートに印加される第２の増幅信号を反転増幅して出力端子に供給する。   P-channel MOS transistor QP9 and N-channel MOS transistor QN9 constitute an output stage. The source of the transistor QP9 is connected to the power supply potential VDD, the drain of the transistor QP9 is connected to the output terminal, and the first amplified signal is supplied to the gate of the transistor QP9. The source of the transistor QN9 is connected to the power supply potential VSS, the drain of the transistor QN9 is connected to the output terminal, and the second amplified signal is supplied to the gate of the transistor QN9. The transistor QP9 inverts and amplifies the first amplified signal applied to the gate and supplies it to the output terminal, and the transistor QN9 inverts and amplifies the second amplified signal applied to the gate and supplies it to the output terminal.

図６に示すオペアンプを図２に示す第２の増幅器３８として使用する場合には、第１の差動段の差動対を構成するトランジスターＱＮ３及びＱＮ４において、トランジスターＱＮ３のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＮ４のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第１の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度高くならなければ、出力トランジスターＱＰ９がオンしなくなる。   When the operational amplifier shown in FIG. 6 is used as the second amplifier 38 shown in FIG. 2, in the transistors QN3 and QN4 constituting the differential pair of the first differential stage, the channel width W and the channel length of the transistor QN3. The ratio W / L with L may be smaller than the ratio W / L between the channel width W and the channel length L of the transistor QN4 at a predetermined rate. In that case, the output transistor QP9 does not turn on unless the balance point in the first differential stage is shifted and the potential of the non-inverting input terminal becomes higher than the potential of the inverting input terminal to some extent.

また、第２の差動段の差動対を構成するトランジスターＱＰ７及びＱＰ８において、トランジスターＱＰ７のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、トランジスターＱＰ８のチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌよりも所定の割合で小さくしても良い。その場合には、第２の差動段におけるバランス点がずれて、非反転入力端子の電位が反転入力端子の電位よりもある程度低くならなければ、出力トランジスターＱＮ９がオンしなくなる。   Further, in the transistors QP7 and QP8 constituting the differential pair of the second differential stage, the ratio W / L between the channel width W and the channel length L of the transistor QP7 is set to be equal to the channel width W and the channel length L of the transistor QP8. The ratio W / L may be reduced at a predetermined rate. In that case, the output transistor QN9 does not turn on unless the balance point in the second differential stage is shifted and the potential of the non-inverting input terminal becomes lower than the potential of the inverting input terminal to some extent.

その結果、非反転入力端子の電位が反転入力端子の電位に対して所定の範囲内にある場合には、オペアンプが増幅動作を行わず、また、オペアンプの出力インピーダンスが上昇する。即ち、このオペアンプは、所定の範囲の入力電圧に対して不感帯を有することになる。   As a result, when the potential of the non-inverting input terminal is within a predetermined range with respect to the potential of the inverting input terminal, the operational amplifier does not perform an amplification operation, and the output impedance of the operational amplifier increases. In other words, this operational amplifier has a dead zone for an input voltage within a predetermined range.

これにより、第２の増幅器３８は、第２のＤＡＣ３６から出力される第２の画像信号のレベルが大きく変化したときに動作する一方、第２の画像信号の多少のレベル変動に対しては動作しないので、第１の増幅器３５が階調電圧を収束させる動作に対する影響をさらに低減することができる。また、第１の増幅器３５の出力端子と第２の増幅器３８の出力端子とが接続されることによる電力ロスをさらに低減することができる。   As a result, the second amplifier 38 operates when the level of the second image signal output from the second DAC 36 is greatly changed, while operating for a slight level fluctuation of the second image signal. Therefore, the influence on the operation of the first amplifier 35 for converging the gradation voltage can be further reduced. Further, it is possible to further reduce power loss due to the connection between the output terminal of the first amplifier 35 and the output terminal of the second amplifier 38.

図６に示すオペアンプは、図２に示す第１の増幅器３５として使用することも可能である。ただし、第２の増幅器３８のスルーレートを、第１の増幅器３５のスルーレートよりも大きくすることが望ましい。その場合には、第２の増幅器３８による階調電圧の波形改善効果が大きくなる。   The operational amplifier shown in FIG. 6 can also be used as the first amplifier 35 shown in FIG. However, it is desirable that the slew rate of the second amplifier 38 is larger than the slew rate of the first amplifier 35. In this case, the gradation voltage waveform improving effect by the second amplifier 38 is increased.

また、第２の増幅器３８の出力トランジスターのサイズ（例えば、チャネル幅）及び／又は駆動電流を、第１の増幅器３５の出力トランジスターのサイズ及び／又は駆動電流よりも大きくすることが望ましい。その場合には、第２の増幅器３８が、高い駆動能力でデータ線を駆動することができる。   In addition, it is desirable that the size (eg, channel width) and / or drive current of the output transistor of the second amplifier 38 be larger than the size and / or drive current of the output transistor of the first amplifier 35. In that case, the second amplifier 38 can drive the data line with high driving capability.

次に、本発明の一実施形態に係る電子機器について説明する。
本発明は、ビデオプロジェクター、電子ビューファインダー、表示装置、携帯電話機等の電子機器に適用することが可能であるが、以下においては、本発明をビデオプロジェクターに適用した実施形態について説明する。 Next, an electronic apparatus according to an embodiment of the present invention will be described.
The present invention can be applied to electronic devices such as a video projector, an electronic viewfinder, a display device, and a mobile phone. In the following, an embodiment in which the present invention is applied to a video projector will be described.

図７は、本発明の一実施形態に係る電子機器としてビデオプロジェクターの主要構成を示すブロック図である。図７に示すように、ビデオプロジェクターは、表示制御回路１と、表示パネル駆動回路２と、光学系３と、制御部４と、電源部５とを含んでいる。このビデオプロジェクターは、外部装置から入力される画像データに応じた画像をスクリーン６等に投射することができる。   FIG. 7 is a block diagram showing the main configuration of a video projector as an electronic apparatus according to an embodiment of the invention. As shown in FIG. 7, the video projector includes a display control circuit 1, a display panel drive circuit 2, an optical system 3, a control unit 4, and a power supply unit 5. This video projector can project an image corresponding to image data input from an external device onto the screen 6 or the like.

表示制御回路１及び表示パネル駆動回路２は、既に説明したものと同様である。光学系３は、ランプ３ａと、画像形成部３ｂと、投射レンズ部３ｃとを含んでいる。ランプ３ａは、例えば、高圧水銀ランプ又はメタルハライドランプであり、画像形成部３ｂ及び投射レンズ部３ｃを介してスクリーン６に向けて射出される光を発生する。   The display control circuit 1 and the display panel drive circuit 2 are the same as those already described. The optical system 3 includes a lamp 3a, an image forming unit 3b, and a projection lens unit 3c. The lamp 3a is, for example, a high-pressure mercury lamp or a metal halide lamp, and generates light emitted toward the screen 6 through the image forming unit 3b and the projection lens unit 3c.

画像形成部３ｂは、少なくとも１つの表示パネルを含んでいる。カラー方式の場合には、画像形成部３ｂが、３つの表示パネルを含んでも良い。表示パネルは、透過型の画像形成パネルであり、表示パネル駆動回路２から供給される階調電圧及び走査信号等に従って、各画素の透過率を変化させることにより画像を形成する。   The image forming unit 3b includes at least one display panel. In the case of a color method, the image forming unit 3b may include three display panels. The display panel is a transmissive image forming panel, and forms an image by changing the transmittance of each pixel in accordance with the gradation voltage and the scanning signal supplied from the display panel driving circuit 2.

画像形成部３ｂには、ランプ３ａから発生する光が照射されるので、表示パネルに形成された画像は、投射レンズ部３ｃに投影される。投射レンズ部３ｃは、入射光を屈折させて投射光７を射出する。従って、表示パネルに形成された画像は、拡大されてスクリーン６に投射される。   Since the image forming unit 3b is irradiated with light generated from the lamp 3a, the image formed on the display panel is projected onto the projection lens unit 3c. The projection lens unit 3 c refracts incident light and emits projection light 7. Therefore, the image formed on the display panel is enlarged and projected onto the screen 6.

制御部４は、例えば、マイクロコンピューターで構成され、ＣＰＵ（中央演算装置）４ａと、メモリー４ｂとを含んでいる。ＣＰＵ４ａは、メモリー４ｂに格納されている制御プログラムに従って、表示制御回路１及び表示パネル駆動回路２等の動作を制御する。電源部５は、外部から供給される交流又は直流の電源電圧に基づいて、ビデオプロジェクターの各部に電力を供給する。   The control unit 4 is composed of, for example, a microcomputer, and includes a CPU (Central Processing Unit) 4a and a memory 4b. The CPU 4a controls operations of the display control circuit 1, the display panel drive circuit 2, and the like according to a control program stored in the memory 4b. The power supply unit 5 supplies power to each unit of the video projector based on an AC or DC power supply voltage supplied from the outside.

ここで、図７に示す光学系の画像形成部の構成例について詳細に説明する。
図８は、図７に示す光学系の構成例を示す概略図である。図８に示すように、画像形成部３ｂは、分光部９０と、３つの表示パネル１００Ｒ、１００Ｇ、及び、１００Ｂと、クロスダイクロイックプリズム１１０とを含んでいる。 Here, a configuration example of the image forming unit of the optical system shown in FIG. 7 will be described in detail.
FIG. 8 is a schematic diagram showing a configuration example of the optical system shown in FIG. As shown in FIG. 8, the image forming unit 3b includes a spectroscopic unit 90, three display panels 100R, 100G, and 100B, and a cross dichroic prism 110.

分光部９０は、ダイクロイックミラー９１及び９２と、反射ミラー９３〜９５とを含んでいる。分光部９０には、ランプ３ａから発生する光８が、光軸９ａに沿って入射する。分光部９０は、入射する光（略白色光）８から、例えば、赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂを分離する。   The spectroscopic unit 90 includes dichroic mirrors 91 and 92 and reflection mirrors 93 to 95. Light 8 generated from the lamp 3a enters the spectroscopic unit 90 along the optical axis 9a. The spectroscopic unit 90 separates, for example, red light 8R, green light 8G, and blue light 8B from incident light 8 (substantially white light).

ダイクロイックミラー９１は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。ダイクロイックミラー９１は、入射する光８の内で、赤系の色の光８Ｒを透過させ、緑系の色の光８Ｇ及び青系の色の光８Ｂを反射する。ダイクロイックミラー９１を透過した光８Ｒは、光軸９ａに沿って反射ミラー９３に導かれる。反射ミラー９３は、光軸９ａと交差する位置に、光軸９ａに対して略４５°傾斜して配置されている。光８Ｒは、反射ミラー９３によって反射され、光軸９ｂに沿って表示パネル１００Ｒに入射する。   The dichroic mirror 91 is disposed at a position intersecting with the optical axis 9a and inclined by approximately 45 ° with respect to the optical axis 9a. Of the incident light 8, the dichroic mirror 91 transmits the red color light 8 </ b> R and reflects the green color light 8 </ b> G and the blue color light 8 </ b> B. The light 8R transmitted through the dichroic mirror 91 is guided to the reflection mirror 93 along the optical axis 9a. The reflection mirror 93 is disposed at a position intersecting with the optical axis 9a and inclined by approximately 45 ° with respect to the optical axis 9a. The light 8R is reflected by the reflecting mirror 93 and enters the display panel 100R along the optical axis 9b.

一方、ダイクロイックミラー９１によって反射された光は、光軸９ｃに沿ってダイクロイックミラー９２に導かれる。ダイクロイックミラー９２は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。ダイクロイックミラー９２は、ダイクロイックミラー９１によって反射された光の内で、緑系の色の光８Ｇを反射し、青系の色の光８Ｂを透過させる。ダイクロイックミラー９２によって反射された光８Ｇは、光軸９ｄに沿って表示パネル１００Ｇに入射する。   On the other hand, the light reflected by the dichroic mirror 91 is guided to the dichroic mirror 92 along the optical axis 9c. The dichroic mirror 92 is disposed at a position intersecting with the optical axis 9c and inclined by approximately 45 ° with respect to the optical axis 9c. Of the light reflected by the dichroic mirror 91, the dichroic mirror 92 reflects the green light 8G and transmits the blue light 8B. The light 8G reflected by the dichroic mirror 92 enters the display panel 100G along the optical axis 9d.

一方、ダイクロイックミラー９２を透過した光８Ｂは、光軸９ｃに沿って反射ミラー９４に導かれる。反射ミラー９４は、光軸９ｃと交差する位置に、光軸９ｃに対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９４によって反射され、光軸９ｅに沿って反射ミラー９５に導かれる。反射ミラー９５は、光軸９ｅと交差する位置に、光軸９ｅの方向に対して略４５°傾斜して配置されている。光８Ｂは、反射ミラー９５によって反射され、光軸９ｆに沿って表示パネル１００Ｂに入射する。   On the other hand, the light 8B transmitted through the dichroic mirror 92 is guided to the reflection mirror 94 along the optical axis 9c. The reflection mirror 94 is disposed at a position intersecting with the optical axis 9c and inclined by approximately 45 ° with respect to the optical axis 9c. The light 8B is reflected by the reflecting mirror 94 and guided to the reflecting mirror 95 along the optical axis 9e. The reflection mirror 95 is disposed at a position intersecting with the optical axis 9e and inclined by approximately 45 ° with respect to the direction of the optical axis 9e. The light 8B is reflected by the reflection mirror 95 and enters the display panel 100B along the optical axis 9f.

分光部９０と各表示パネルとの間には、図示しない偏光板が設けられている。また、各表示パネルとクロスダイクロイックプリズム１１０との間にも、図示しない偏光板が設けられている。それらの偏光板は、それぞれ透過軸を有しており、透過軸の方向に偏光軸を有する光を透過させることができる。表示パネルを挟んで互いに対向する一対の偏光板は、互いに透過軸が交差する状態で設けられている。   A polarizing plate (not shown) is provided between the spectroscopic unit 90 and each display panel. A polarizing plate (not shown) is also provided between each display panel and the cross dichroic prism 110. Each of these polarizing plates has a transmission axis, and can transmit light having a polarization axis in the direction of the transmission axis. A pair of polarizing plates facing each other across the display panel is provided in a state where the transmission axes cross each other.

クロスダイクロイックプリズム１１０は、光軸９ｂ、９ｄ、及び、９ｆの交点と重なる位置に設けられており、４つの面１１０ａ〜１１０ｄを有している。表示パネル１００Ｒを透過した光８Ｒは、面１１０ａからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｇを透過した光８Ｇは、面１１０ｂからクロスダイクロイックプリズム１１０に入射する。表示パネル１００Ｂを透過した光８Ｂは、面１１０ｃからクロスダイクロイックプリズム１１０に入射する。これにより、面１１０ａには赤系の色の画像が投影され、面１１０ｂには緑系の色の画像が投影され、面１１０ｃには青系の色の画像が投影される。   The cross dichroic prism 110 is provided at a position overlapping the intersection of the optical axes 9b, 9d, and 9f, and has four surfaces 110a to 110d. The light 8R transmitted through the display panel 100R enters the cross dichroic prism 110 from the surface 110a. The light 8G transmitted through the display panel 100G enters the cross dichroic prism 110 from the surface 110b. The light 8B transmitted through the display panel 100B enters the cross dichroic prism 110 from the surface 110c. As a result, a red color image is projected onto the surface 110a, a green color image is projected onto the surface 110b, and a blue color image is projected onto the surface 110c.

クロスダイクロイックプリズム１１０に入射した赤系の色の光８Ｒ、緑系の色の光８Ｇ、及び、青系の色の光８Ｂは、クロスダイクロイックプリズム１１０によって合成される。即ち、クロスダイクロイックプリズム１１０によって、赤系の色の画像と、緑系の色の画像と、青系の色の画像とが合成される。   The red color light 8 </ b> R, the green color light 8 </ b> G, and the blue color light 8 </ b> B incident on the cross dichroic prism 110 are combined by the cross dichroic prism 110. That is, the cross dichroic prism 110 synthesizes a red color image, a green color image, and a blue color image.

合成された光は、クロスダイクロイックプリズム１１０の面１１０ｄからカラーの画像光８Ｃとして出射され、投射レンズ部３ｃに入射する。投射レンズ部３ｃに入射したカラーの画像光８Ｃは、図７に示すように、投射光７としてスクリーン６等に投射される。このように、本発明に係るデータ線ドライバーを含む表示パネル駆動回路を用いることにより、データ線が高速で駆動される表示パネルを備えた電子機器を提供することができる。   The synthesized light is emitted as color image light 8C from the surface 110d of the cross dichroic prism 110 and enters the projection lens unit 3c. As shown in FIG. 7, the color image light 8 </ b> C incident on the projection lens unit 3 c is projected onto the screen 6 or the like as the projection light 7. As described above, by using the display panel driving circuit including the data line driver according to the present invention, an electronic apparatus including a display panel in which data lines are driven at high speed can be provided.

本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。   The present invention is not limited to the embodiments described above, and many modifications can be made within the technical idea of the present invention by those having ordinary knowledge in the technical field.

１…表示制御回路、２…表示パネル駆動回路、３…光学系、３ａ…ランプ、３ｂ…画像形成部、３ｃ…投射レンズ部、４…制御部、４ａ…ＣＰＵ、４ｂ…メモリー、５…電源部、６…スクリーン、１０…画像データ処理回路、２０…表示タイミング生成回路、３０…データ線ドライバー、３１…ＲＡＭ、３２…階調電圧生成回路、３３…画像データ入力端子、３４…第１のＤＡＣ、３５…第１の増幅器、３６…第２のＤＡＣ、３７…微分回路、３８…第２の増幅器、３９…階調電圧出力端子、４０…ゲート線ドライバー、５０…コモン電位生成回路、６０…マルチプレクサー、９０…分光部、９１、９２…ダイクロイックミラー、９３〜９５…反射ミラー、１００、１００Ｒ、１００Ｇ、１００Ｂ…表示パネル、１１０…クロスダイクロイックプリズム、１１１〜１２３…ＴＦＴ、Ｃ１１〜Ｃ２３…容量、Ｄ１、Ｄ２、Ｄ３…データ線、Ｓ１、Ｓ２、Ｓ３…ソース線、Ｇ１、Ｇ２…ゲート線、Ｃ１、Ｃ２…キャパシター、Ｒ１…抵抗、ＱＰ１〜ＱＰ９…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ９…ＮチャネルＭＯＳトランジスター   DESCRIPTION OF SYMBOLS 1 ... Display control circuit, 2 ... Display panel drive circuit, 3 ... Optical system, 3a ... Lamp, 3b ... Image formation part, 3c ... Projection lens part, 4 ... Control part, 4a ... CPU, 4b ... Memory, 5 ... Power supply , 6 ... screen, 10 ... image data processing circuit, 20 ... display timing generation circuit, 30 ... data line driver, 31 ... RAM, 32 ... gradation voltage generation circuit, 33 ... image data input terminal, 34 ... first DAC, 35 ... first amplifier, 36 ... second DAC, 37 ... differential circuit, 38 ... second amplifier, 39 ... grayscale voltage output terminal, 40 ... gate line driver, 50 ... common potential generation circuit, 60 ... Multiplexer, 90 ... Spectral section, 91, 92 ... Dichroic mirror, 93 to 95 ... Reflection mirror, 100, 100R, 100G, 100B ... Display panel, 110 ... Cross dichroic Prism, 111-123 ... TFT, C11-C23 ... Capacitance, D1, D2, D3 ... Data line, S1, S2, S3 ... Source line, G1, G2 ... Gate line, C1, C2 ... Capacitor, R1 ... Resistance, QP1 QP9 P channel MOS transistor, QN1 to QN9 N channel MOS transistor

Claims (8)

画像データに基づいて階調電圧を生成することにより、表示パネルのデータ線を駆動するデータ線ドライバーであって、
前記画像データを第１の変換特性に従ってＤ／Ａ（ディジタル／アナログ）変換して第１の画像信号を出力する第１のＤＡＣ（ディジタル／アナログ変換器）と、
前記第１のＤＡＣから出力される第１の画像信号を増幅して第１の出力信号を生成し、該第１の出力信号を階調電圧出力端子に供給する第１の増幅器と、
前記画像データを第２の変換特性に従ってＤ／Ａ変換して第２の画像信号を出力する第２のＤＡＣと、
前記第２のＤＡＣから出力される第２の画像信号を微分する微分回路と、
前記微分回路によって微分された第２の画像信号を増幅して第２の出力信号を生成し、該第２の出力信号を前記階調電圧出力端子に供給する第２の増幅器と、
を具備するデータ線ドライバー。 A data line driver that drives a data line of a display panel by generating a gradation voltage based on image data,
A first DAC (digital / analog converter) that D / A (digital / analog) converts the image data according to a first conversion characteristic and outputs a first image signal;
A first amplifier that amplifies a first image signal output from the first DAC to generate a first output signal, and supplies the first output signal to a gradation voltage output terminal;
A second DAC that D / A converts the image data in accordance with a second conversion characteristic and outputs a second image signal;
A differentiating circuit for differentiating a second image signal output from the second DAC;
A second amplifier that amplifies the second image signal differentiated by the differentiating circuit to generate a second output signal, and supplies the second output signal to the gradation voltage output terminal;
A data line driver comprising: 前記第１のＤＡＣが、前記表示パネルのガンマ特性を補正する第１の変換特性に従って前記画像データをＤ／Ａ変換し、
前記第２のＤＡＣが、前記表示パネルのガンマ特性及び前記第２の増幅器のリニアリティを補正する第２の変換特性に従って前記画像データをＤ／Ａ変換する、
請求項１記載のデータ線ドライバー。 The first DAC performs D / A conversion on the image data in accordance with a first conversion characteristic for correcting a gamma characteristic of the display panel;
The second DAC performs D / A conversion on the image data in accordance with a second conversion characteristic for correcting a gamma characteristic of the display panel and a linearity of the second amplifier;
The data line driver according to claim 1. 前記第１の増幅器が、前記第１のＤＡＣから出力される第１の画像信号を、オーバーオールの負帰還を伴って増幅し、
前記第２の増幅器が、前記微分回路によって微分された第２の画像信号を、オーバーオールの負帰還なしで増幅する、
請求項１又は２記載のデータ線ドライバー。 The first amplifier amplifies the first image signal output from the first DAC with overall negative feedback;
The second amplifier amplifies the second image signal differentiated by the differentiating circuit without overall negative feedback;
The data line driver according to claim 1 or 2. 前記第２の増幅器が、所定の範囲の入力電圧に対して不感帯を有する、請求項１〜３のいずれか１項記載のデータ線ドライバー。   The data line driver according to claim 1, wherein the second amplifier has a dead band with respect to an input voltage within a predetermined range. 前記第２の増幅器のスルーレートが、前記第１の増幅器のスルーレートよりも大きい、請求項１〜４のいずれか１項記載のデータ線ドライバー。   The data line driver according to claim 1, wherein a slew rate of the second amplifier is larger than a slew rate of the first amplifier. 前記第２の増幅器の出力トランジスターのサイズが、前記第１の増幅器の出力トランジスターのサイズよりも大きい、請求項１〜５のいずれか１項記載のデータ線ドライバー。   The data line driver according to any one of claims 1 to 5, wherein a size of an output transistor of the second amplifier is larger than a size of an output transistor of the first amplifier. 請求項１〜６のいずれか１項記載のデータ線ドライバーを具備する半導体集積回路装置。   A semiconductor integrated circuit device comprising the data line driver according to claim 1. 表示パネルと、
請求項１〜６のいずれか１項記載のデータ線ドライバーを含み、前記表示パネルを駆動する表示パネル駆動回路と、
を具備する電子機器。 A display panel;
A display panel drive circuit for driving the display panel, comprising the data line driver according to claim 1;
An electronic device comprising:
JP2013168319A 2013-08-13 2013-08-13 Data line driver, semiconductor integrated circuit device, and electronic device Active JP6149596B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013168319A JP6149596B2 (en) 2013-08-13 2013-08-13 Data line driver, semiconductor integrated circuit device, and electronic device
US14/455,349 US9741311B2 (en) 2013-08-13 2014-08-08 Data line driver, semiconductor integrated circuit device, and electronic appliance with improved gradation voltage
CN201410397636.4A CN104376822B (en) 2013-08-13 2014-08-13 Datawire driver, conductor integrated circuit device and electronic equipment
US15/649,043 US20170337891A1 (en) 2013-08-13 2017-07-13 Data line driver, semiconductor integrated circuit device, and electronic appliance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013168319A JP6149596B2 (en) 2013-08-13 2013-08-13 Data line driver, semiconductor integrated circuit device, and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017101490A Division JP6414275B2 (en) 2017-05-23 2017-05-23 Gradation voltage generation circuit, data line driver, semiconductor integrated circuit device, and electronic device

Publications (2)

Publication Number Publication Date
JP2015036757A true JP2015036757A (en) 2015-02-23
JP6149596B2 JP6149596B2 (en) 2017-06-21

Family

ID=52687269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013168319A Active JP6149596B2 (en) 2013-08-13 2013-08-13 Data line driver, semiconductor integrated circuit device, and electronic device

Country Status (1)

Country Link
JP (1) JP6149596B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697762B2 (en) 2014-10-15 2017-07-04 Seiko Epson Corporation Driver and electronic device
US9792872B2 (en) 2014-12-05 2017-10-17 Seiko Epson Corporation Electro-optical panel having a driver with variable driving capability
US9842527B2 (en) 2014-10-15 2017-12-12 Seiko Epson Corporation Driver and electronic device
US9959833B2 (en) 2014-12-05 2018-05-01 Seiko Epson Corporation Driver and electronic device for suppressing a rise or fall in voltage at an output terminal in capacitive driving
US10002582B2 (en) 2014-11-07 2018-06-19 Seiko Epson Corporation Driver and electronic device
US10026353B2 (en) 2015-12-15 2018-07-17 Seiko Epson Corporation Image display device having voltage selection circuit
US10290249B2 (en) 2015-01-27 2019-05-14 Seiko Epson Corporation Driver, electro-optical apparatus, and electronic device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155622A (en) * 1985-12-27 1987-07-10 Advantest Corp Digital-analog converter
JPH01295531A (en) * 1988-05-23 1989-11-29 Nec Corp D/a converter circuit using digital trimming
JPH10209871A (en) * 1997-01-23 1998-08-07 Fujitsu Ltd D/a converter
JP2000098981A (en) * 1998-09-28 2000-04-07 Seiko Epson Corp Image signal processing circuit, electrooptical device using it and electronic equipment
JP2002006812A (en) * 2000-06-22 2002-01-11 Texas Instr Japan Ltd Driving circuit
JP2003233355A (en) * 2002-02-08 2003-08-22 Seiko Epson Corp Reference voltage generation circuit, display driving circuit, display device, and reference voltage generation method
JP2005338421A (en) * 2004-05-27 2005-12-08 Renesas Technology Corp Liquid crystal display driving device and liquid crystal display system
JP2008026783A (en) * 2006-07-25 2008-02-07 Seiko Epson Corp Display panel driving circuit
JP2008233864A (en) * 2007-02-23 2008-10-02 Seiko Epson Corp Source driver, electro-optical device, projection-type display device, and electronic instrument

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155622A (en) * 1985-12-27 1987-07-10 Advantest Corp Digital-analog converter
JPH01295531A (en) * 1988-05-23 1989-11-29 Nec Corp D/a converter circuit using digital trimming
JPH10209871A (en) * 1997-01-23 1998-08-07 Fujitsu Ltd D/a converter
JP2000098981A (en) * 1998-09-28 2000-04-07 Seiko Epson Corp Image signal processing circuit, electrooptical device using it and electronic equipment
JP2002006812A (en) * 2000-06-22 2002-01-11 Texas Instr Japan Ltd Driving circuit
US20020047840A1 (en) * 2000-06-22 2002-04-25 Yasuhiro Fukuda Driving circuit
JP2003233355A (en) * 2002-02-08 2003-08-22 Seiko Epson Corp Reference voltage generation circuit, display driving circuit, display device, and reference voltage generation method
JP2005338421A (en) * 2004-05-27 2005-12-08 Renesas Technology Corp Liquid crystal display driving device and liquid crystal display system
US20100149173A1 (en) * 2004-05-27 2010-06-17 Renesas Technology Corp. Liquid crystal display driver device and liquid crystal display system
JP2008026783A (en) * 2006-07-25 2008-02-07 Seiko Epson Corp Display panel driving circuit
JP2008233864A (en) * 2007-02-23 2008-10-02 Seiko Epson Corp Source driver, electro-optical device, projection-type display device, and electronic instrument

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9697762B2 (en) 2014-10-15 2017-07-04 Seiko Epson Corporation Driver and electronic device
US9842527B2 (en) 2014-10-15 2017-12-12 Seiko Epson Corporation Driver and electronic device
US10002582B2 (en) 2014-11-07 2018-06-19 Seiko Epson Corporation Driver and electronic device
US9792872B2 (en) 2014-12-05 2017-10-17 Seiko Epson Corporation Electro-optical panel having a driver with variable driving capability
US9959833B2 (en) 2014-12-05 2018-05-01 Seiko Epson Corporation Driver and electronic device for suppressing a rise or fall in voltage at an output terminal in capacitive driving
US10297222B2 (en) 2014-12-05 2019-05-21 Seiko Epson Corporation Driver and electronic device for suppressing a rise or fall in voltage at an output terminal in capacitive driving
US10290249B2 (en) 2015-01-27 2019-05-14 Seiko Epson Corporation Driver, electro-optical apparatus, and electronic device
US10026353B2 (en) 2015-12-15 2018-07-17 Seiko Epson Corporation Image display device having voltage selection circuit

Also Published As

Publication number Publication date
JP6149596B2 (en) 2017-06-21

Similar Documents

Publication Publication Date Title
JP6149596B2 (en) Data line driver, semiconductor integrated circuit device, and electronic device
JP6390078B2 (en) Data line driver, semiconductor integrated circuit device, and electronic device
US9741311B2 (en) Data line driver, semiconductor integrated circuit device, and electronic appliance with improved gradation voltage
US8988402B2 (en) Output circuit, data driver, and display device
US7071669B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US8427415B2 (en) Source driver, electro-optical device, projection-type display device, and electronic instrument
US20060028274A1 (en) Differential amplifier, and data driver of display device using the same
JP2007171225A (en) Amplifier circuit, driving circuit for liquid crystal display device, and liquid crystal display device
JP6414275B2 (en) Gradation voltage generation circuit, data line driver, semiconductor integrated circuit device, and electronic device
US20090096816A1 (en) Data driver, integrated circuit device, and electronic instrument
US10714046B2 (en) Display driver, electro-optical device, and electronic apparatus
US20180075796A1 (en) Display driver, electro-optic apparatus, electronic device, and control method for display driver
TWI498867B (en) Image display systems, sensing circuits and methods for sensing and compensating for a threshold voltage shift of a transistor
JP5633609B2 (en) Source driver, electro-optical device, projection display device, and electronic device
US10026353B2 (en) Image display device having voltage selection circuit
JP6540051B2 (en) projector
TW201523566A (en) Driving method, driving device thereof and display system thereof
WO2020194493A1 (en) Display device
JP5374867B2 (en) Source driver, electro-optical device, projection display device, and electronic device
JP5119901B2 (en) Source driver, electro-optical device, projection display device, and electronic device
JP4434036B2 (en) Level shift circuit, electro-optical device using the same, and electronic apparatus
US20240029604A1 (en) Load driving circuit, display driver, display apparatus and semiconductor device
JP4434035B2 (en) Level shift circuit, electro-optical device using the same, and electronic apparatus
JP2013068915A (en) Drive unit of liquid crystal display device
JP2008165169A (en) Voltage driving circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170508

R150 Certificate of patent or registration of utility model

Ref document number: 6149596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150