JP2015033043A - 周期ノイズ除去ａ／ｄ変換器 - Google Patents

Abstract

【課題】高精度の発振器が不要の周期ノイズ除去Ａ／Ｄ変換器を提供する。【解決手段】第１クロックを出力する発振器と、第１クロックの周波数測定値、発振器の公称周波数および誤差、測定周期から算出されるクロック調整値Ｎを保持するクロック調整値保持部と、第１クロックを分周して第２クロックを出力するクロック調整回路と、第２クロックをカウントし、ＣＢ回毎にサンプリングを開始するＡ／Ｄ変換器とを備え、クロック調整回路は、分周数Ｋ個の第１クロックで第２クロックを生成する（ＣＢ−１）回の通常区間と、クロック調整値ＮとＫとで定められる分周数の第１クロックで第２クロックを生成する調整区間とを繰り返す。【選択図】図１

Description

本発明は、周期ノイズ除去Ａ／Ｄ変換器に関し、特に、高精度の発振器を用いることなく、周期ノイズを除去できる周期ノイズ除去Ａ／Ｄ変換器に関する。

アナログの入力信号をサンプリングしてデジタル信号に変換するＡ／Ｄ変換器において、商用電源周波数ノイズ等の周期ノイズを含んだ入力信号に対して移動平均フィルタを用いて周期ノイズを除去する手法が知られている。

図６は、移動平均フィルタを用いた従来の周期ノイズ除去Ａ／Ｄ変換器の構成を示すブロック図である。本図に示すように周期ノイズ除去Ａ／Ｄ変換器３００は、発振器３１０、クロック分周回路３２０、Ａ／Ｄ変換器３３０、移動平均フィルタ３４０を備えている。

発振器３１０は、高精度の発振器であり、所定周波数のクロックＣＬＫ＿Ｘを発生し、クロック分周回路３２０に供給する。クロック分周回路３２０は、このクロックＣＬＫ＿Ｘを分周してクロックＣＬＫ＿Ｙを生成し、Ａ／Ｄ変換器３３０に供給する。Ａ／Ｄ変換器３３０は、クロックＣＬＫ＿Ｙで動作し、所定個数のクロックＣＬＫ＿Ｙの周期で入力信号をサンプリングしてデジタル信号に変換する。移動平均フィルタ３４０は、入力信号に含まれる周期ノイズを除去するために、Ａ／Ｄ変換器３３０の出力データに対して移動平均処理を行ない測定結果として出力する。

ここで、図７に示すように、Ａ／Ｄ変換器３３０がサンプリングを開始する周期を測定周期Ｔとし、サンプリングを行なう期間を測定期間Ｃと称すると、図８に示すように、移動平均に用いる測定周期Ｔの合計時間を、ノイズ周期の整数倍とすることで、測定結果から周期ノイズを除去することができる。

特開２００３−６５７６８号公報

測定周期Ｔの個数で定められる移動平均区間がノイズ周期の整数倍からずれると、周期ノイズを十分に除去できないため、クロック分周回路３２０の源振となるクロックＣＬＫ＿Ｘを発生させる発振器３１０は高い精度が要求される。

しかしながら、水晶振動子等を使用した高精度の発振器はコストが高いため、周期ノイズ除去Ａ／Ｄ変換器の高コスト化を招くことになる。そこで、本発明は、高精度の発振器を用いることなく、周期ノイズを除去することができる周期ノイズ除去Ａ／Ｄ変換器を提供することを目的とする。

上記課題を解決するため、本発明の周期ノイズ除去Ａ／Ｄ変換器は、移動平均に用いる測定周期の合計をノイズ周期の整数倍とすることで測定信号に含まれる周期ノイズを除去する周期ノイズ除去Ａ／Ｄ変換器であって、第１クロックを出力する発振器と、第１クロックの周波数測定値、前記発振器の公称周波数および誤差、前記測定周期から算出されるクロック調整値Ｎを保持するクロック調整値保持部と、第１クロックを分周して第２クロックを出力するクロック調整回路と、第２クロックをカウントし、ＣＢ回毎にサンプリングを開始するＡ／Ｄ変換器と、を備え、前記クロック調整回路は、分周数Ｋ個の第１クロックで第２クロックを生成する（ＣＢ−１）回の通常区間と、前記クロック調整値ＮとＫとで定められる分周数の第１クロックで第２クロックを生成する調整区間とを繰り返すことを特徴とする。
ここで、前記クロック調整値Ｎは、測定して得られた前記測定周期に含まれる第１クロックの数から、前記発振器の公称周波数および誤差から定められる前記測定周期に含まれる第１クロックの最小値を引いた数とすることができる。
また、前記分周数Ｋは、前記発振器の公称周波数を前記Ａ／Ｄ変換器の動作周波数で割った値とすることができる。
また、前記ＣＢ回は、前記発振器の公称周波数および誤差から定められる前記測定周期に含まれる第１クロックの最小値を前記分周数Ｋで割った値とすることができる。
また、前記調整区間は、クロック調整値Ｎ＋Ｋ個の第１クロックで第２クロックを生成することができる。
また、測定周期毎に複数のクロック調整値Ｎを保持し、測定周期に応じてクロック調整値Ｎを切り替えるようにしてもよい。

本発明によれば、高精度の発振器を用いることなく、周期ノイズを除去することができる周期ノイズ除去Ａ／Ｄ変換器が提供される。

本実施形態に係る周期ノイズ除去Ａ／Ｄ変換器と、クロック調整値作成装置の構成を示すブロック図である。 クロック調整値作成装置の動作について説明するフローチャートである。 周期ノイズ除去Ａ／Ｄ変換器のクロック調整回路の動作について説明するフローチャートである。 周期ノイズ除去Ａ／Ｄ変換器の動作について具体的に説明するタイミング図である。 クロック調整値作成装置の別構成例を示すブロック図である。 移動平均フィルタを用いた従来の周期ノイズ除去Ａ／Ｄ変換器の構成を示すブロック図である。 サンプリングを開始する周期である測定周期と、サンプリングを行なう期間である測定期間を示す図である。 移動平均に用いる測定周期の合計時間を、ノイズ周期の整数倍とすることで、測定結果から周期ノイズを除去することを説明する図である。

本発明の実施の形態について図面を参照して説明する。図１は、本実施形態に係る周期ノイズ除去Ａ／Ｄ変換器１００と、クロック調整値作成装置２００の構成を示すブロック図である。

クロック調整値作成装置２００は、出荷前の周期ノイズ除去Ａ／Ｄ変換器１００に対して、固有のクロック調整値を作成し、周期ノイズ除去Ａ／Ｄ変換器１００に書き込む装置であり、周期ノイズ除去Ａ／Ｄ変換器１００自体あるいは周期ノイズ除去Ａ／Ｄ変換器１００を組み込んだ製品には搭載しない。

本図に示すように、周期ノイズ除去Ａ／Ｄ変換器１００は、発振器１１０、クロック調整値保持回路１２０、クロック調整回路１３０、Ａ／Ｄ変換器１４０、移動平均フィルタ１５０を備えている。

発振器１１０は、公称周波数ｆａ、誤差±ｅ％の発振器であり、クロックＣＬＫ＿Ａを発生させる。発振器１１０は、誤差範囲内の一定周波数でクロックＣＬＫ＿Ａを発生させることができれば足り、厳密に周波数ｆａを発生させる水晶振動子等の高精度で高価な素子を用いる必要はない。このため、高精度の発振器を用いることによる周期ノイズ除去Ａ／Ｄ変換器１００の高コスト化を防ぐことができる。

クロック調整値保持回路１２０は、記憶素子であり、クロック調整値作成装置２００により書き込まれるクロック調整値Ｎを不揮発的に保持する。クロック調整値Ｎは、周期ノイズ除去Ａ／Ｄ変換器１００に搭載されている発振器１１０固有の値である。

クロック調整回路１３０は、発振器１１０が発生するクロックＣＬＫ＿Ａを分周してクロックＣＬＫ＿Ｂを生成し、Ａ／Ｄ変換器１４０に供給する。このとき、クロック調整値Ｎを用いて、クロックＣＬＫ＿Ｂの生成タイミングを調整する。

クロック調整回路１３０は、クロックＣＬＫ＿ＡをカウントするＣＬＫ＿Ａカウンタ１３１と、クロックＣＬＫ＿Ｂを発生させるための分周カウンタ１３２とを備えている。ＣＬＫ＿Ａカウンタ１３１、分周カウンタ１３２ともクロックＣＬＫ＿Ａでカウントアップするが、ＣＬＫ＿Ａカウンタ１３１は、測定周期Ｔ毎にリセットし、分周カウンタ１３２は、クロックＣＬＫ＿Ｂの生成毎にリセットする。

Ａ／Ｄ変換器１４０は、クロックＣＬＫ＿Ｂで動作し、所定個数のクロックＣＬＫ＿Ｂの周期で入力信号をサンプリングしてデジタル信号に変換する。このため、クロックＣＬＫ＿ＢをカウントするＣＬＫ＿Ｂカウンタ１４１を備えている。

移動平均フィルタ１５０は、入力信号に含まれる周期ノイズを除去するために、Ａ／Ｄ変換器１４０の出力データに対して移動平均処理を行ない測定結果とて出力する。

ここで、Ａ／Ｄ変換器１４０の動作周波数、すなわちクロックＣＬＫ＿Ｂの周波数をｆｂとすると、クロックＣＬＫ＿Ａの公称周波数ｆａが高精度であると仮定した場合の分周数Ｐｓは、ｆａ／ｆｂとなる。

また、入力信号に含まれる周期ノイズの周期をＮＴとし、移動平均に用いる出力データ数をＭ個とすると、Ａ／Ｄ変換器１４０の測定周期Ｔ×Ｍが、ノイズ周期ＮＴの整数倍となるように、移動平均個数Ｍが定められる。

図１に示すように、クロック調整値作成装置２００は、周波数測定部２１０、クロック調整値算出部２２０を備えている。

周波数測定部２１０は、周波数を高精度に測定するブロックであり、公称周波数ｆａである発振器１１０の実際の周波数を測定する。周波数測定部２１０は、発振器１１０の実際の周波数を高精度に測定する必要があるが、周期ノイズ除去Ａ／Ｄ変換器１００には搭載しないため、周期ノイズ除去Ａ／Ｄ変換器１００のコストに影響は与えない。

クロック調整値算出部２２０は、測定された発振器１１０の実際の周波数、周期ノイズ除去Ａ／Ｄ変換器１００における測定周期Ｔ、発振器１１０の公称周波数ｆａおよび誤差±ｅ％に基づいてクロック調整値Ｎを算出し、周期ノイズ除去Ａ／Ｄ変換器１００のクロック調整値保持回路１２０に書き込む。

クロック調整値作成装置２００の動作について、図２のフローチャートを参照して説明する。クロック調整値作成装置２００は、出荷前の周期ノイズ除去Ａ／Ｄ変換器１００と接続して以下の動作を行なう。

まず、クロック調整値算出部２２０が、接続された周期ノイズ除去Ａ／Ｄ変換器１００に搭載されている発振器１１０のスペック情報である公称周波数ｆａおよび誤差±ｅ％と、周期ノイズ除去Ａ／Ｄ変換器１００の測定周期Ｔの設定を受け付ける（Ｓ１０１）。

そして、周波数測定部２１０が、接続された周期ノイズ除去Ａ／Ｄ変換器１００に搭載されている発振器１１０の周波数を精密に測定する（Ｓ１０２）。この周波数がクロックＣＬＫ＿Ａの実際の周波数である。発振器１１０の周波数測定値は、公称周波数ｆａ−誤差ｅ％〜公称周波数ｆａ＋誤差ｅ％、すなわち、ｆａ（１−ｅ／１００）〜ｆａ（１＋ｅ／１００）の範囲にある。

発振器１１０の周波数を測定すると、クロック調整値算出部２２０が、測定周期Ｔ内のクロックＣＬＫ＿Ａの個数を算出する（Ｓ１０３）。測定周期Ｔ内のクロックＣＬＫ＿Ａの個数は、測定周期Ｔ×周波数測定値で求めることができ、誤差±ｅ％を考慮すると、Ｔ×ｆａ（１−ｅ／１００）〜Ｔ×ｆａ（１＋ｅ／１００）の範囲にある。

このため、測定周期Ｔ内のクロックＣＬＫ＿Ａの個数は、最も個数が少ない場合を基準に、
Ｔ×ｆａ（１−ｅ／１００）＋Ｎ
と表わすことができる。ただし、０≦Ｎ≦Ｔ×ｆａ×ｅ／５０である。最も個数が少ない場合を基準とするのは、Ｎが負とならず、カウントできるようにするためである。

クロック調整値算出部２２０は、このＮを算出して、クロック調整値とする（Ｓ１０４）。そして、算出したクロック調整値Ｎを、接続されている周期ノイズ除去Ａ／Ｄ変換器１００のクロック調整値保持回路１２０に記録する（Ｓ１０５）。

例えば、発振器１１０が生成するクロックＣＬＫ＿Ａの公称周波数ｆａが１０ＭＨｚ、誤差が±１％であり、Ａ／Ｄ変換器１４０の測定周期Ｔが５５５．５μｓであったとすると、測定周期Ｔ内のクロックＣＬＫ＿Ａの個数は、Ｔ×ｆａ（１−ｅ／１００）＋Ｎから、５５００＋Ｎと表わすことができる。ただし、０≦Ｎ≦１１０である。このことは、誤差を含んだクロックＣＬＫ＿Ａの（５５００＋Ｎ）個分の時間が、測定周期Ｔと一致することを意味している。

実際の測定値から算出された測定周期Ｔ内のクロックＣＬＫ＿Ａの個数は、５５００〜５６１０の範囲にあり、この値から５５００を引くことでクロック調整値Ｎが求められる。仮に、測定された周波数から測定周期Ｔ内のクロックＣＬＫ＿Ａの個数が、５５６８個だったとすると、クロック調整値Ｎは、５５６８−５５００＝６８となる。

以上がクロック調整値作成装置２００の動作である。クロック調整値算出部２２０が、クロック調整値保持回路１２０に、発振器１１０固有のクロック調整値Ｎを書き込むと、クロック調整値作成装置２００と周期ノイズ除去Ａ／Ｄ変換器１００との接続を解除する。

なお、測定周期Ｔの異なる複数個のクロック調整値Ｎを算出して、クロック調整値保持回路１２０に記録するようにしてもよい。この場合、測定周期とクロック調整値とを対応付けて記録し、周期ノイズ除去Ａ／Ｄ変換器１００は、測定周期Ｔに応じて使用するクロック調整値Ｎを切り替えるようにする。

次に、周期ノイズ除去Ａ／Ｄ変換器１００のクロック調整回路１３０の動作について図３のフローチャートを参照して説明する。なお、ここでは簡単のため、実際の動作ではなく、動作の概念について説明する。

測定周期Ｔを精密に実現するために、Ａ／Ｄ変換器１４０が、測定周期Ｔを開始してからクロックＣＬＫ＿Ｂを特定個数カウントし、次のクロックＣＬＫ＿Ｂで次の測定周期Ｔを開始するように設定しておく。また、クロック調整回路１３０は、ある測定周期Ｔの開始となるクロックＣＬＫ＿Ｂを生成してから、測定周期Ｔと一致するクロックＣＬＫ＿Ａの｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝個分の時間後に（特定個数＋１）個目のクロックＣＬＫ＿Ｂのエッジを生成するようにする。

この処理を行なうため、クロック調整回路１３０は、クロック調整値保持回路１２０からクロック調整値Ｎを取得する（Ｓ２０１）。そして、ＣＬＫ＿Ａカウンタ１３１と分周カウンタ１３２をリセットする（Ｓ２０２）。

クロックＣＬＫ＿Ａのエッジを検出すると（Ｓ２０３：Ｙｅｓ）、ＣＬＫ＿Ａカウンタ１３１と分周カウンタ１３２とをカウントアップする（Ｓ２０４）。

カウントアップした結果、ＣＬＫ＿Ａカウンタ１３１のカウント値が調整基準値を超えているかどうかを判断する（Ｓ２０５）。

ここで、調整基準値について説明する。クロックＣＬＫ＿Ａの｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝個分の時間のタイミングでクロックＣＬＫ＿Ｂの特定個数目の次のエッジを生成するにあたっては、クロックＣＬＫ＿Ａを、｛Ｔ×ｆａ（１−ｅ／１００）−分周数Ｐｓ｝個カウントするまでは、通常の分周数ＰｓでクロックＣＬＫ＿Ｂを生成し、次の特定個数目のクロックＣＬＫ＿Ｂの分周数をクロック調整値Ｎに応じて調整すればよい。これにより、特定個数目の次のクロックＣＬＫ＿Ｂのエッジタイミングが調整されることになる。

このため、調整基準値として｛Ｔ×ｆａ（１−ｅ／１００）−分周数Ｐｓ｝を超えない値かつ分周数Ｐｓの倍数に設定する。これは、クロック調整値Ｎの最小値は０であり、クロック調整値Ｎが０の場合でもクロックＣＬＫ＿Ａの｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝個分の時間のタイミングでクロックＣＬＫ＿Ｂの特定個数目の次のエッジを生成できるようにするためである。

この場合、Ａ／Ｄ変換器１００がカウントするクロックＣＬＫ＿Ｂの特定個数はＴ×ｆａ（１−ｅ／１００）／Ｐｓ個であり、次のクロックＣＬＫ＿Ｂで、次の測定周期Ｔを開始する。

なお、通常の分周数Ｐｓは、Ａ／Ｄ変換器１４０の動作周波数、すなわちクロックＣＬＫ＿Ｂの周波数をｆｂとすると、ｆａ／ｆｂとすることができる。ただし、クロックＣＬＫ＿Ｂは、クロックＣＬＫ＿Ａに基づくため、誤差を含んでいる。

ＣＬＫ＿Ａカウンタ１３１のカウント値が調整基準値を超えていない場合（Ｓ２０５：Ｎｏ）は、通常区間として、分周カウンタが分周数Ｐｓに達したかどうかを判断する（Ｓ２０６）。

分周カウンタが分周数Ｐｓに達していなければ（Ｓ２０６：Ｎｏ）、次のクロックＣＬＫ＿Ａのエッジを待ち（Ｓ２０３）、分周カウンタ１３２が分周数Ｐｓに達していれば（Ｓ２０６：Ｙｅｓ）、クロックＣＬＫ＿Ｂのエッジを出力し（Ｓ２０７）、分周カウンタ１３２をリセットして（Ｓ２０７）、次のクロックＣＬＫ＿Ａのエッジを待つ（Ｓ２０３）。

ＣＬＫ＿Ａカウンタ１３１のカウント値が調整基準値を超えている場合（Ｓ２０５：Ｙｅｓ）は、調整区間として、分周カウンタ１３２のカウント値が補正値に等しいかどうかを判断する（Ｓ２０９）。

ここで、補正値について説明する。補正値は、ＣＬＫ＿Ａカウンタ１３１のカウント値が調整基準値を超えている場合に、分周カウンタ１３２がクロックＣＬＫ＿Ａをカウントすべき数値である。クロックＣＬＫ＿Ａの｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝個分の時間のタイミングでクロックＣＬＫ＿Ｂの特定個数目の次のエッジを生成すればよく、調整基準値は｛Ｔ×ｆａ（１−ｅ／１００）−分周数Ｐｓ｝であるから、補正値は、｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝−｛Ｔ×ｆａ（１−ｅ／１００）−分周数Ｐｓ｝＝Ｎ＋分周数Ｐｓとなる。

分周カウンタ１３２のカウント値が補正値（Ｎ＋分周数Ｐｓ）に達していない場合（Ｓ２０９：Ｎｏ）は、次のクロックＣＬＫ＿Ａのエッジを待つ（Ｓ２０３）。

一方、分周カウンタ１３２のカウント値が補正値（Ｎ＋分周数Ｐｓ）に達した場合（Ｓ２０９：Ｙｅｓ）は、クロックＣＬＫ＿Ｂのエッジを出力する（Ｓ２１０）。このクロックＣＬＫ＿Ｂのエッジは、所定個数目の次のエッジであるため、次の測定周期Ｔの開始タイミングとなり、Ａ／Ｄ変換器１４０がサンプリングを開始する。これにより、測定周期Ｔは、正確にクロックＣＬＫ＿Ａの｛Ｔ×ｆａ（１−ｅ／１００）＋Ｎ｝個分の時間となるため、高精度の発振器を用いることなく、周期ノイズを除去することができるようになる。

そして、ＣＬＫ＿Ａカウンタ１３１と分周カウンタ１３２をリセットして（Ｓ２０２）、次のＣＬＫ＿Ａエッジを待つ（Ｓ２０３）。クロック調整回路１３０は、以上に説明した（Ｓ２０２）以降の処理を測定が終了するまで繰り返す。

次に、図４のタイミング図を参照して、周期ノイズ除去Ａ／Ｄ変換器１００の動作について具体的に説明する。上述のように、発振器１１０が生成するクロックＣＬＫ＿Ａの公称周波数ｆａが１０ＭＨｚ、誤差が±１％であり、Ａ／Ｄ変換器１４０の測定周期Ｔが５５５．５μｓであるとする。

また、Ａ／Ｄ変換器１４０が動作するクロックＣＬＫ＿Ｂの周波数を約１ＭＨｚとする。この場合、クロックＣＬＫ＿Ａの公称周波数ｆａが１０ＭＨｚであるため、通常の分周数Ｐｓは１０となる。

ＣＬＫ＿Ａカウンタ１３１の調整基準値は、｛Ｔ×ｆａ（１−ｅ／１００）−分周数Ｐｓ｝から、５４９０となり、分周カウンタ１３２の補正値は、Ｎ＋分周数ＰｓからＮ＋１０となる。

Ａ／Ｄ変換器１４０は、測定周期Ｔを開始すると、クロックＣＬＫ＿Ｂのエッジを特定個数＝Ｔ×ｆａ（１−ｅ／１００）／Ｐｓ＝５５０個カウントし、次のクロックＣＬＫ＿Ｂのエッジで次の測定周期Ｔを開始する。

測定周期Ｔが開始すると、ＣＬＫ＿Ａカウンタが５４９０を超えるまでは、分周数Ｐｓ＝１０毎に、クロックＣＬＫ＿Ｂのエッジが出力される。Ａ／Ｄ変換器１４０は、測定周期Ｔを開始すると、クロックＣＬＫ＿Ｂのカウント数に従って、測定期間Ｃの間サンプリングを行なう。ここでは、測定期間Ｃを約４００μｓとし、クロックＣＬＫ＿Ｂを４００個カウントする期間とする。なお、クロックＣＬＫ＿Ｂの分周数を調整する区間は測定周期Ｔ内の種々の場所に設定することができるが、測定期間Ｃに影響を与えないために測定期間Ｃに重ならないことが望ましい。

そして、ＣＬＫ＿Ａカウンタが５４９０を超えると、クロック調整回路１３０は、次のクロックＣＬＫ＿Ｂのエッジ発生タイミングを調整する。ここまでで、クロック調整回路１３０は特定個数である５５０個のクロックＣＬＫ＿Ｂのエッジを発生している。

通常は、分周カウンタ１３２が９までカウントすると、次の１０で０に戻ってクロックＣＬＫ＿Ｂのエッジを発生させるが、調整区間では、クロック調整値Ｎ＋分周数−１＝Ｎ＋９までカウントした後にリセットしてクロックＣＬＫ＿Ｂのエッジを発生させる。このクロックＣＬＫ＿Ｂのエッジのタイミングで、Ａ／Ｄ変換器１４０は次の測定周期Ｔを開始する。このとき、クロックＣＬＫ＿Ａのカウント数は５５００＋Ｎであるから、測定周期Ｔは、正確に５５５．５μｓとなる。

本例の場合、移動平均フィルタ１５０で、３６回分のＡ／Ｄ変換結果を平均すると、測定周期Ｔ５５５．５μｓ×３６＝１９．９９８≒２０ｍｓとなる。２０ｍｓは、商用電源周波数５０Ｈｚの１周期分であるから、商用電源周波数の５０Ｈｚの周期ノイズを除去することができる。

また、移動平均フィルタ１５０で、３０回分のＡ／Ｄ変換結果を平均すると、測定周期Ｔ５５５．５μｓ×３０＝１６．６６５≒１６．７ｍｓとなる。１６．７ｍｓは、商用電源周波数６０Ｈｚの１周期分であるから、商用電源周波数の６０Ｈｚの周期ノイズを除去することができる。

なお、上記の実施形態では、クロック調整値作成装置２００は、周波数測定部２１０を用いて発振器１１０が発生するクロックＣＬＫ＿Ａの周波数を測定していたが、図５に示すような構成でクロック調整値作成装置２５０を構成してもよい。

クロック調整値作成装置２５０も、出荷前の周期ノイズ除去Ａ／Ｄ変換器１００に対して、固有のクロック調整値Ｎを作成し、周期ノイズ除去Ａ／Ｄ変換器１００に書き込む装置であり、周期ノイズ除去Ａ／Ｄ変換器１００自体あるいは周期ノイズ除去Ａ／Ｄ変換器１００を組み込んだ製品には搭載しない。

本図において、クロック調整値作成装置２５０は、ＣＬＫ＿Ａカウンタ２６０、発振器２７０、発振器カウンタ２８０、クロック調整値算出部２９０を備えている。

ＣＬＫ＿Ａカウンタ２６０は、発振器１１０が発生するクロックＣＬＫ＿Ａをカウントする。発振器２７０はリファレンスクロックを発生する高精度の発振器である。発振器カウンタ２８０は、リファレンスクロックをカウントする。

クロック調整値算出部２９０は、ＣＬＫ＿Ａカウンタ２６０のカウント値と発振器カウンタ２８０のカウント値と周期ノイズ除去Ａ／Ｄ変換器１００における測定周期Ｔと発振器１１０の公称周波数ｆａおよび誤差±ｅ％とに基づいてクロック調整値Ｎを算出し、周期ノイズ除去Ａ／Ｄ変換器１００のクロック調整値保持回路１２０に書き込む。

具体的には、クロック調整値算出部２９０は、発振器カウンタ２８０が所定数カウントする間のＣＬＫ＿Ａカウンタ２６０のカウント値を測定する。高精度の発振器２７０の周波数は既知であるため、発振器カウンタ２８０のカウント値と、ＣＬＫ＿Ａカウンタ２６０のカウント値との比からクロックＣＬＫ＿Ａの実際の周波数を算出することができる。

クロックＣＬＫ＿Ａの実際の周波数が算出されると、上述のクロック調整値算出部２２０と同様の手順によってクロック調整値Ｎを算出することができる。クロック調整値算出部２９０は、このクロック調整値Ｎをクロック調整値保持回路１２０に書き込むようにする。
発振器１１０の代わりに、通信を介してクロックＣＬＫ＿Ａが送られてくるようにしてもよい。この場合、クロックリカバリー回路で再生したクロックを入力してもよい。

１００…周期ノイズ除去Ａ／Ｄ変換器、１１０…発振器、１２０…クロック調整値保持回路、１３０…クロック調整回路、１３１…ＣＬＡ＿Ａカウンタ、１３２…分周カウンタ、１４０…Ｄ／Ａ変換器、１４１…ＣＬＫ＿Ｂカウンタ、１５０…移動平均フィルタ、２００…クロック調整値作成装置、２１０…周波数測定部、２２０…クロック調整値算出部、２５０…クロック調整値作成装置、２６０…ＣＬＫ＿Ａカウンタ、２７０…発振器（高精度）、２８０…発振器カウンタ、２９０…クロック調整値算出部、３００…周期ノイズ除去Ａ／Ｄ変換器、３１０…発振器（高精度）、３２０…クロック分周回路、３３０…Ａ／Ｄ変換器、３４０…移動平均フィルタ

Claims (6)

1. 移動平均に用いる測定周期の合計をノイズ周期の整数倍とすることで測定信号に含まれる周期ノイズを除去する周期ノイズ除去Ａ／Ｄ変換器であって、
   第１クロックを出力する発振器と、
   第１クロックの周波数測定値、前記発振器の公称周波数および誤差、前記測定周期から算出されるクロック調整値Ｎを保持するクロック調整値保持部と、
   第１クロックを分周して第２クロックを出力するクロック調整回路と、
   第２クロックをカウントし、ＣＢ回毎にサンプリングを開始するＡ／Ｄ変換器と、を備え、
   前記クロック調整回路は、
   分周数Ｋ個の第１クロックで第２クロックを生成する（ＣＢ−１）回の通常区間と、前記クロック調整値ＮとＫとで定められる分周数の第１クロックで第２クロックを生成する調整区間とを繰り返すことを特徴とする周期ノイズ除去Ａ／Ｄ変換器。
2. 前記クロック調整値Ｎは、
   測定して得られた前記測定周期に含まれる第１クロックの数から、前記発振器の公称周波数および誤差から定められる前記測定周期に含まれる第１クロックの最小値を引いた数であることを特徴とする請求項１に記載の周期ノイズ除去Ａ／Ｄ変換器。
3. 前記分周数Ｋは、
   前記発振器の公称周波数を前記Ａ／Ｄ変換器の動作周波数で割った値であることを特徴とする請求項１または２に記載の周期ノイズ除去Ａ／Ｄ変換器。
4. 前記ＣＢ回は、
   前記発振器の公称周波数および誤差から定められる前記測定周期に含まれる第１クロックの最小値を前記分周数Ｋで割った値であることを特徴とする請求項３に記載の周期ノイズ除去Ａ／Ｄ変換器。
5. 前記調整区間は、
   クロック調整値Ｎ＋Ｋ個の第１クロックで第２クロックを生成することを特徴とする請求項１〜４のいずれか１項に記載の周期ノイズ除去Ａ／Ｄ変換器。
6. 測定周期毎に複数のクロック調整値Ｎを保持し、測定周期に応じてクロック調整値Ｎを切り替えることを特徴とする請求項１〜５のいずれか１項に記載の周期ノイズ除去Ａ／Ｄ変換器。