JP2015012054A - シリコンウエハ及び配線形成方法 - Google Patents
シリコンウエハ及び配線形成方法 Download PDFInfo
- Publication number
- JP2015012054A JP2015012054A JP2013134655A JP2013134655A JP2015012054A JP 2015012054 A JP2015012054 A JP 2015012054A JP 2013134655 A JP2013134655 A JP 2013134655A JP 2013134655 A JP2013134655 A JP 2013134655A JP 2015012054 A JP2015012054 A JP 2015012054A
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- hole
- alignment
- silicon
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
本実施形態に係るシリコンウエハについて、図1ないし図6を用いて説明する。図1は、本実施形態に係るシリコンウエハの配線を形成する工程の一部を示すフローチャート、図2は、本実施形態に係るシリコンウエハの配線形成工程の一部を示す図である。
22a,22b 薄膜層
23a,23b 感光剤
24 露光装置
25 TSV
26(26a〜26e) アライメント穴
31 シリコンチップ領域
32 x座標マーク
33 y,θ座標マーク
50 欠損部位
51 内側端部
52 欠損部位端部
Claims (4)
- 表面及び裏面に配線が形成されるシリコンウエハにおいて、
当該シリコンウエハが、マトリックス状に区画された複数のシリコンチップ領域を有しており、当該各シリコンチップ領域に対応する前記シリコンウエハの表面から裏面まで貫通する貫通孔が形成されており、当該貫通孔が前記シリコンウエハの裏面を露光する場合のアライメントマークであることを特徴とするシリコンウエハ。 - 請求項1に記載のシリコンウエハにおいて、
前記貫通孔が、前記各シリコンチップ領域間を劈開する際のダイシングにおけるスクライブラインを示すマークであることを特徴とするシリコンウエハ。 - 請求項2に記載のシリコンウエハにおいて、
前記貫通孔が、前記スクライブラインの領域を挟んで外側に対向して形成され、対向する当該貫通孔の内側端部が、露光装置のマーカ検出領域より内側に位置しており、前記貫通孔の中心部に発生するめっきの欠陥部位と前記内側端部との間隔が、前記露光装置が識別可能となるように、前記貫通孔が形成されていることを特徴とするシリコンウエハ。 - シリコンウエハの表面側を露光する場合に、位置合わせのためのマークとして表面側から裏面側に貫通する貫通孔を形成する表面露光工程と、
少なくとも前記貫通孔をめっきするめっき工程と、
前記貫通孔をアライメントマークとして前記シリコンウエハの裏面側を露光する裏面露光工程とを含むことを特徴とする配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134655A JP6202521B2 (ja) | 2013-06-27 | 2013-06-27 | シリコンウエハ及び配線形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013134655A JP6202521B2 (ja) | 2013-06-27 | 2013-06-27 | シリコンウエハ及び配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015012054A true JP2015012054A (ja) | 2015-01-19 |
JP6202521B2 JP6202521B2 (ja) | 2017-09-27 |
Family
ID=52304980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013134655A Active JP6202521B2 (ja) | 2013-06-27 | 2013-06-27 | シリコンウエハ及び配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6202521B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021140183A (ja) * | 2016-07-27 | 2021-09-16 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5496358A (en) * | 1977-12-24 | 1979-07-30 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
JPH01214040A (ja) * | 1988-02-22 | 1989-08-28 | Nec Corp | 半導体集積回路の製造方法 |
JP2007281495A (ja) * | 2007-05-17 | 2007-10-25 | Casio Comput Co Ltd | 半導体基板の製造方法 |
JP2008171901A (ja) * | 2007-01-09 | 2008-07-24 | Yamaha Corp | 配線基板の製造方法 |
JP2008306012A (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corp | 基板およびその製造方法 |
JP2010192778A (ja) * | 2009-02-19 | 2010-09-02 | Sony Corp | 半導体装置の製造方法 |
-
2013
- 2013-06-27 JP JP2013134655A patent/JP6202521B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5496358A (en) * | 1977-12-24 | 1979-07-30 | Nec Home Electronics Ltd | Manufacture of semiconductor device |
JPH01214040A (ja) * | 1988-02-22 | 1989-08-28 | Nec Corp | 半導体集積回路の製造方法 |
JP2008171901A (ja) * | 2007-01-09 | 2008-07-24 | Yamaha Corp | 配線基板の製造方法 |
JP2007281495A (ja) * | 2007-05-17 | 2007-10-25 | Casio Comput Co Ltd | 半導体基板の製造方法 |
JP2008306012A (ja) * | 2007-06-08 | 2008-12-18 | Panasonic Corp | 基板およびその製造方法 |
JP2010192778A (ja) * | 2009-02-19 | 2010-09-02 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021140183A (ja) * | 2016-07-27 | 2021-09-16 | ラピスセミコンダクタ株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6202521B2 (ja) | 2017-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20140035783A (ko) | 웨이퍼의 스크라이브 라인 | |
TWI715770B (zh) | 偏移值之決定方法、圖案之形成方法、微型裝置和微型元件之製造方法及記憶媒體 | |
TW201337616A (zh) | 區域分類裝置、基板檢查裝置及區域分類方法 | |
JP2008066381A (ja) | 半導体装置及びその製造方法 | |
CN101789386B (zh) | 晶片对准的方法 | |
JP6235383B2 (ja) | 半導体装置の製造方法および半導体集積回路ウェハ | |
US8952454B2 (en) | SOI wafer and method of manufacturing the same | |
JP6202521B2 (ja) | シリコンウエハ及び配線形成方法 | |
JP2003257828A (ja) | 半導体装置の製造方法 | |
JP5538049B2 (ja) | フォトマスクと基材との位置合わせ方法および配線回路基板の製造方法 | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
TWI489223B (zh) | 基板上的圖案化方法 | |
JP2006332177A (ja) | 半導体ウエハ、その製造方法及びマスク | |
WO2019106501A1 (en) | Optical mask validation | |
US20160043037A1 (en) | Mark, semiconductor device, and semiconductor wafer | |
JP2007081293A (ja) | 検査方法、半導体装置の製造方法およびプログラム | |
JP2021141290A (ja) | 半導体装置およびその製造方法 | |
US20150009488A1 (en) | Mask distortion measuring apparatus and method of measuring mask distortion | |
Hirai et al. | A study of vertical lithography for high-density 3D structures | |
TW201517205A (zh) | 加工方法 | |
JP2007165347A (ja) | 半導体装置の製造方法、ウェハおよびウェハの製造方法 | |
KR102409885B1 (ko) | 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치 | |
JP5446510B2 (ja) | 半導体装置の製造方法及び半導体装置の管理方法 | |
JP2008091367A (ja) | 重ね合わせ検査方法 | |
TWI662875B (zh) | 線路板的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170822 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6202521 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |