JP2015002365A

JP2015002365A - 高調波抑圧回路

Info

Publication number: JP2015002365A
Application number: JP2013124516A
Authority: JP
Inventors: 実人木村; Makoto Kimura
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2013-06-13
Filing date: 2013-06-13
Publication date: 2015-01-05
Anticipated expiration: 2033-06-13
Also published as: JP6135316B2

Abstract

【課題】基本波及び高調波の広帯域化を行うためには、高調波抑圧回路を従属接続し多段化する必要があるものの、回路を多段化すると回路サイズが大きくなるため、広帯域特性、及び高い抑圧量と回路の小型化を両立することができないという問題があった。
【解決手段】高調波周波数において１／４波長の先端開放スタブを３対有し、各先端開放スタブ対間は任意のインダクタンス成分を有する伝送線路で接続し、任意のインダクタンス成分を有する先端短絡スタブが２対目の先端開放スタブと並列に接続することにより、広帯域で高い抑圧量を得るとともに、小型、低コスト化な高調波抑圧回路を得る。
【選択図】図１

Description

この発明は、マイクロ波、ミリ波等の高周波信号の高調波を抑圧する高調波抑圧回路に関する。

ＦＥＴ（電界効果トランジスタ）を含む半導体素子を用いた高周波増幅回路は、非線形動作時に高周波信号の基本波以外の高調波も出力する。このような基本波以外の不要周波数成分をスプリアスという。スプリアスは電波障害の原因となるため、電波法によりその強度が制限されている。このため、高周波増幅回路において、基本波以外の高調波を抑圧する高調波抑圧回路を併設することが不可欠である。

従来の高調波抑圧回路として、先端開放スタブと先端短絡スタブを組み合わせることで、基本波は通過させて高調波を抑圧する回路が知られている（例えば特許文献１参照）。

また、従来の高調波抑圧回路として、先インダクタンスとキャパシタンスを用いた並列共振回路、及び直列共振回路で構成された回路を用いることで、同様の機能を得る回路がある（例えば特許文献２参照）。

特開２０１１−９７５５２号公報特開２０１１−１６６２７１号公報

しかしながら従来の高調波抑圧回路は、単段のフィルタ構成となっており、基本波を広帯域に通過させ、かつ高調波を広帯域に抑圧するためには、これらの回路を従属接続し多段化する必要がある。

また、高調波の抑圧量は単段では不十分なことが多く、前記と同様に回路を従属接続し多段化する必要がある。回路を多段化すると回路寸法が大きくなるため、広帯域特性及び高い抑圧量と、回路の小型化とを両立することができないという問題があった。

更に、これらの高調波抑圧回路は、高調波抑圧機能に加えて、半導体素子に直流バイアスを印加する機能を有しているが、その際は短絡点にコンデンサを設ける必要があるため部品点数が多く、低コスト化の観点で問題があった。

この発明はこれらの問題を解決するためになされたものであり、より小型で、より部品点数が少なく、かつ広帯域な周波数特性を有した高調波抑圧回路を得ることを目的とする。

この発明による高調波抑圧回路は、高調波周波数において１／４波長となる３つの先端開放スタブと、それぞれの上記先端開放スタブ間を接続する任意のインダクタンス成分を有する２つの伝送線路と、２つの上記伝送線路間に並列に接続される任意のインダクタンス成分を有する先端短絡スタブと、を備えたものである。

この発明によれば、より広帯域で、かつ高調波の抑圧量がより高く、より小型、低コストな高調波抑圧回路を得ることができる。

実施の形態１による高調波抑圧回路の構成を示す図である。実施の形態１による高調波抑圧回路の高調波周波数における等価回路を示す図である。実施の形態１による高調波抑圧回路の基本周波数における等価回路を示す図である。実施の形態１による３段π型帯域通過フィルタを示す図である。実施の形態１による高調波抑圧回路の周波数特性を示す図である。実施の形態１による高調波抑圧回路の周波数特性を示す図である。実施の形態１による、２倍周波数を抑圧帯域として、基板板上にマイクロストリップ線路を用いて高調波抑圧回路を構成した例を示す図である。実施の形態１による、２倍波及び３倍波周波数を抑圧帯域として、基板上にマイクロストリップ線路を用いて高調波抑圧回路を構成した例を示す図である。実施の形態２による高調波抑圧回路の構成を示す図である。実施の形態３による高調波抑圧回路の構成を示す図である。

実施の形態１．
図１は、この発明に係る実施の形態１による高調波抑圧回路の構成を示す図である。図において、実施の形態１による高調波抑圧回路は、入力端子１と、出力端子２と、先端開放スタブ３ａ〜３ｃ，先端開放スタブ４ａ〜４ｃと、伝送線路５ａ，５ｂと、先端短絡スタブ６を用いて構成される。実施の形態１による高調波抑圧回路は、外部の高周波増幅回路（図示せず）に接続される。この外部の高周波増幅回路は、スプリアスを発生するＦＥＴからなる半導体素子を用いて構成される。

入力端子１は上記外部の高周波増幅回路（図示せず）に接続される端子である。出力端子２は上記外部の高周波増幅回路により増幅された基本波信号を出力する端子である。先端開放スタブ３ａ〜３ｃは、高調波の２倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ４ａ〜４ｃは、高調波の３倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ３ａと先端開放スタブ４ａ、先端開放スタブ３ｂと先端開放スタブ４ｂ、及び先端開放スタブ３ｃと先端開放スタブ４ｃは、先端開放スタブ対を構成する。これらの先端開放スタブ対は、任意のインダクタンス成分を有する伝送線路５ａ，５ｂにそれぞれ接続されている。例えば先端開放スタブ３ａと先端開放スタブ４ａの先端開放スタブ対は伝送線路５ａの一端に接続され、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対は伝送線路５ａの他端と伝送線路５ｂの一端の間に接続され、先端開放スタブ３ｃと先端開放スタブ４ｃの先端開放スタブ対は伝送線路５ｂの他端に接続される。伝送線路５ａの他端と伝送線路５ｂの一端の間で、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対と並列に、任意のインダクタンス成分を有する先端短絡スタブ６が接続されている。

なお、先端開放スタブ対は、２倍波周波数において１／４波長の先端開放スタブと３倍波周波数において１／４波長の先端開放スタブが対となっているが、抑圧する高調波に対する先端開放スタブを更に追加、または削除してもよい。例えば、２倍波周波数のみを抑圧する場合は３倍波周波数における１／４波長の先端開放スタブは不要である。また、２倍波、３倍波、４倍波周波数を抑圧する場合は４倍波周波数における１／４波長の先端開放スタブを追加した構成となる。

次に、実施の形態１による高調波抑圧回路の動作について説明する。基本波及び高調波周波数が入力端子１から入力される場合を考える。

図２は実施の形態１による高調波抑圧回路の高調波周波数における等価回路を示す図である。任意のインダクタンス成分を有する伝送線路５ａ、５ｂは、インダクタンス７ａ、７ｂで表される。各高調波周波数において１／４波長の先端開放スタブ３ａ〜３ｃ，４ａ〜４ｃは、インダクタンス７ａ，７ｂとの接続点において短絡端として表される。したがって、高調波周波数において入力端子１から出力端子２側を見込んだインピーダンスは０となり、入力端子１から入力された高調波周波数は出力端子２には出力されず、入力端子１に反射される。

図３は実施の形態１による高調波抑圧回路の基本波周波数における等価回路を示す図である。任意のインダクタンス成分を有する伝送線路５ａ、５ｂは、インダクタンス７ａ（Ｌ１），７ｂ（Ｌ２）で表される。各高調波周波数において１／４波長の先端開放スタブ３ａ〜３ｃ，４ａ〜４ｃは、キャパシタンス８ａ（Ｃ１）、８ｂ（Ｃ２）、８ｃ（Ｃ３）で表される。任意のインダクタンス成分を有する先端短絡スタブ６はインダクタンス９（Ｌ３）で表される。この時、インダクタンス７ａ（Ｌ１）と７ｂ（Ｌ２）、キャパシタンス８ａ（Ｃ１）と８ｂ（Ｃ２）と８ｃ（Ｃ３）はそれぞれ同じ素子値となる。

ここで、一般的なπ型帯域通過フィルタを考える。図４は一般的な３段π型帯域通過フィルタを示す図である。３段π型帯域通過フィルタは直列インダクタンス１０（Ｌ１´）、直列キャパシタンス１１（Ｃ１´）、並列キャパシタンス１２ａ（Ｃ２´）、１２ｂ（Ｃ３´）、並列インダクタンス１３ａ（Ｌ２´）、１３ｂ（Ｌ３´）で構成され、各素子値は伝達関数、中心周波数、帯域幅により一意に決定する。この時、並列キャパシタンス１２ａ（Ｃ２´）と１２ｂ（Ｃ３´）、並列インダクタンス１３ａ（Ｌ２´）と１３ｂ（Ｌ３´）はそれぞれ同じ素子値となる。

ここで、図４の一般的なπ型帯域通過フィルタは、イマジナリ及びジャイレータ変換、並びに共振回路の近似を行うことで、図３に示す基本波周波数における高調波抑圧回路の等価回路に近似することができる。キャパシタンス８ａ〜８ｃ（Ｃ１〜Ｃ３）は各高調波周波数において１／４波長の先端開放スタブと等価であるため、抑圧する高調波周波数、及び先端開放スタブのインピーダンスを決めると一意に決定する。フィルタの中心角周波数をω_０とすると、インダクタンス７ａ（Ｌ１）、７ｂ（Ｌ２）は次式（１）で表される。

また、インダクタンス９（Ｌ３）は次式（２）で表される。

以上を満足するような素子値を選択することで、基本波においては一般的なπ型帯域通過フィルタと同様の特性を得ることができ、基本波では損失なく通過することができる。

図１において、先端開放スタブ３ａ〜３ｃ、４ａ〜４ｃは、高調波周波数において１／４波長となる電気長を選択する。伝送線路５ａ、５ｂはインダクタンス７ａ（Ｌ１）、７ｂ（Ｌ２）のインダクタンス成分を持つような特性インピーダンス及び電気長を選択する。先端短絡スタブ６はインダクタンス９（Ｌ３）のインダクタンス成分を持つような特性インピーダンス及び電気長を選択する。これらの選択によって、基本波は損失なく通過でき、高調波は全反射する高調波抑圧回路を構成することができる。

なお、インダクタンス７ａ（Ｌ１）、７ｂ（Ｌ２）、９（Ｌ３）は回路近似により導出しているため、回路変換前の帯域通過フィルタの特性から若干ずれる。そのため、実際は基本波特性を考慮しながら素子値の最適化を図る必要がある。

２倍波周波数を抑圧帯域とし、２倍波周波数において１／４波長の先端開放スタブ３ａ〜３ｃ，４ａ〜４ｃの特性インピーダンスを５０Ω、伝送線路５ａ，５ｂの特性インピーダンスを５０Ω、先端短絡スタブ６の特性インピーダンスを５０Ωの諸元（第１の諸元）とした場合、伝送線路５ａ，５ｂの電気長は２６°、先端短絡スタブ６の電気長は２６°となり、従来技術と比較して、回路寸法を小型に構成することができる。

図５は上記第１の諸元で構成した実施の形態１による高調波抑圧回路の周波数特性を示す図であり、（ａ）は基本波反射特性、（ｂ）は基本波通過特性、（ｃ）は２倍波通過特性を示している。図５によれば、比帯域２０％にわたり基本波反射特性−３０ｄＢ以下、２倍波通過特性−３０ｄＢ以上となっており、広帯域特性を得ているとともに、高い２倍波抑圧特性を確保できていることが分かる。

次に、２倍波及び３倍波周波数を抑圧帯域とし、２倍波周波数、及び３倍波周波数において１／４波長の先端開放スタブ３ａ〜３ｃ，４ａ〜４ｃの特性インピーダンスを５０Ω、伝送線路５ａ，５ｂの特性インピーダンスを５０Ω、先端短絡スタブ６の特性インピーダンスを５０Ωの諸元（第２の諸元）とした場合、伝送線路５ａ，５ｂの電気長は２０°、先端短絡スタブ３ａ〜３ｃ，４ａ〜４ｃの電気長は１３°となり、従来技術と比較して、回路寸法を小型に構成することができる。

図６は上記第２の諸元で構成した実施の形態１による高調波抑圧回路の周波数特性を示す図であり、（ａ）は基本波反射特性、（ｂ）は基本波通過特性、（ｃ）は２倍波通過特性、（ｄ）は３倍波通過特性を示している。図６によれば、比帯域２０％にわたり基本波反射特性−３０ｄＢ以下、２倍波通過特性−３０ｄＢ以上、３倍波通過特性−３０ｄＢ以上となっており、広帯域特性を得ているとともに、高い２倍波及び３倍波抑圧特性を確保できることが分かる。

図７は２倍波周波数を抑圧帯域とし、基板上にマイクロストリップ線路を用いて高調波抑圧回路を構成した例を示す図である。図７において、先端開放スタブ１４ａ〜１４ｃは２倍波周波数において１／４波長の先端開放スタブであり、先端開放スタブ３ａ〜３ｃに相当する。伝送線路１６ａ、１６ｂは任意のインダクタンス成分を有する伝送線路であり、伝送線路５ａ，５ｂに相当する。先端短絡スタブ１７はグラウンド面と接続されたスルーホール１８により短絡されており、任意のインダクタンス成分を有する。先端短絡スタブ１７及びスルーホール１８は先端短絡スタブ６に相当する。

図８は２倍波及び３倍波周波数を抑圧帯域とし、基板上にマイクロストリップ線路を用いて高調波抑圧回路を構成した例を示す図である。図８において、先端開放スタブ１４ａ〜１４ｃは２倍波周波数において１／４波長の先端開放スタブであり、先端開放スタブ３ａ〜３ｃに相当する。先端開放スタブ１５ａ〜１５ｃは３倍波周波数において１／４波長の先端開放スタブであり、先端開放スタブ４ａ〜４ｃに相当する。伝送線路１６ａ、１６ｂは任意のインダクタンス成分を有する伝送線路であり、伝送線路５ａ，５ｂに相当する。先端短絡スタブ１７はグラウンド面と接続されたスルーホール１８により短絡されており、任意のインダクタンス成分を有する。先端短絡スタブ１７及びスルーホール１８は先端短絡スタブ６に相当する。

以上説明した通り、実施の形態１による高調波抑圧回路は、高調波周波数において１／４波長となる３つの先端開放スタブと、それぞれの上記先端開放スタブ間を接続する任意のインダクタンス成分を有する２つの伝送線路と、２つの上記伝送線路間に並列に接続される任意のインダクタンス成分を有する先端短絡スタブと、を備えたことを特徴とする。

このように、高調波周波数において１／４波長の先端開放スタブを３対有し、各先端開放スタブ対間は任意のインダクタンス成分を有する伝送線路で接続され、任意のインダクタンス成分を有する先端短絡スタブが２対目の先端開放スタブと並列に接続される構成の高調波抑圧回路を用いることにより、広帯域特性、高い抑圧量、小型化、低コスト化を両立させることができるので、より広帯域で、かつ高調波の抑圧量がより高く、より小型、低コストな高調波抑圧回路を得ることができる。

また、高調波周波数において１／４波長の先端開放スタブと伝送線路の接続部は各高調波周波数において短絡状態となるため、各高調波成分を反射させることができる。また、各先端開放スタブを３対設けることで高調波抑圧帯域は広帯域特性を有する。更に、基本波周波数においては高調波周波数において１／４波長の先端開放スタブ、任意のインダクタンス成分を有する伝送線路、及び任意のインダクタンス成分を有する先端短絡スタブにより帯域通過型フィルタを構成しているため、損失なく通過することができる。

実施の形態２．
図９は、この発明に係る実施の形態２による高調波抑圧回路の基本構成を示す図である。図において、実施の形態２による高調波抑圧回路は、入力端子１と、出力端子２と、先端開放スタブ３ａ〜３ｃ，先端開放スタブ４ａ〜４ｃと、伝送線路５ａ，５ｂと、先端短絡スタブ６を備えている。また、実施の形態２による高調波抑圧回路は、更にコンデンサ１９とバイアス端子２０を備えたことを特徴とする。実施の形態２による高調波抑圧回路は、外部の高周波増幅回路（図示せず）に接続される。この外部の高周波増幅回路は、スプリアスを発生するＦＥＴからなる半導体素子を用いて構成される。コンデンサ１９は基本波において十分低いインピーダンスを有する。バイアス端子２０は直流バイアスを印加する。

入力端子１は上記外部の高周波増幅回路（図示せず）に接続される端子である。出力端子２は上記外部の高周波増幅回路により増幅された基本波信号を出力する端子である。先端開放スタブ３ａ〜３ｃは、高調波の２倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ４ａ〜４ｃは、高調波の３倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ３ａと先端開放スタブ４ａ、先端開放スタブ３ｂと先端開放スタブ４ｂ、及び先端開放スタブ３ｃと先端開放スタブ４ｃは、先端開放スタブ対を構成する。これらの先端開放スタブ対は、任意のインダクタンス成分を有する伝送線路５ａ，５ｂにそれぞれ接続されている。例えば先端開放スタブ３ａと先端開放スタブ４ａの先端開放スタブ対は伝送線路５ａの一端に接続され、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対は伝送線路５ａの他端と伝送線路５ｂの一端の間に接続され、先端開放スタブ３ｃと先端開放スタブ４ｃの先端開放スタブ対は伝送線路５ｂの他端に接続される。伝送線路５ａの他端と伝送線路５ｂの一端の間で、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対と並列に、任意のインダクタンス成分を有する先端短絡スタブ６の一端が接続されている。先端短絡スタブ６の他端側の短絡端に、基本波において十分低いインピーダンスを有するコンデンサ１９が接続されている。先端短絡スタブ６とコンデンサ１９の接続点に直流バイアスを印加するバイアス端子２０が接続された構成となっている。このような構成にすることで、入力端子１に接続された半導体素子を用いた高周波増幅回路に直流バイアスを印加することができる。このため、バイアス印加回路を兼ねた高調波抑圧回路を構成することができる。

次に、実施の形態２による高調波抑圧回路の動作について説明する。高調波周波数においては実施の形態１と同じ動作となる。基本波において十分低いインピーダンスを有するコンデンサ１９は、基本波周波数においては短絡と等価となるため、実施の形態１と同じ動作となる。

実施の形態２による高調波抑圧回路に使用する電気部品はコンデンサ１９のひとつのみである。このため、従来に比べて部品点数が少なく、低コスト化を実現することが可能なバイアス印加回路を兼ねた高調波抑圧回路を構成することができる。

実施の形態３．
図１０は、この発明に係る実施の形態３による高調波抑圧回路の基本構成を示す図である。図において、実施の形態３による高調波抑圧回路は、入力端子１と、出力端子２と、先端開放スタブ３ａ〜３ｃ，先端開放スタブ４ａ〜４ｃと、伝送線路５ａ，５ｂと、先端短絡スタブ６を備えている。また、実施の形態３による高調波抑圧回路は、更に基本波周波数において１／４波長の先端開放スタブ２１と、バイアス端子２０を備えたことを特徴とする。実施の形態２による高調波抑圧回路は、外部の高周波増幅回路（図示せず）に接続される。この外部の高周波増幅回路は、スプリアスを発生するＦＥＴからなる半導体素子を用いて構成される。バイアス端子２０は直流バイアスを印加する。

入力端子１は上記外部の高周波増幅回路（図示せず）に接続される端子である。出力端子２は上記外部の高周波増幅回路により増幅された基本波信号を出力する端子である。先端開放スタブ３ａ〜３ｃは、高調波の２倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ４ａ〜４ｃは、高調波の３倍波周波数において１／４波長の先端開放スタブである。先端開放スタブ３ａと先端開放スタブ４ａ、先端開放スタブ３ｂと先端開放スタブ４ｂ、及び先端開放スタブ３ｃと先端開放スタブ４ｃは、先端開放スタブ対を構成する。これらの先端開放スタブ対は、任意のインダクタンス成分を有する伝送線路５ａ，５ｂでそれぞれ接続されている。例えば先端開放スタブ３ａと先端開放スタブ４ａの先端開放スタブ対は伝送線路５ａの一端に接続され、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対は伝送線路５ａの他端と伝送線路５ｂの一端の間に接続され、先端開放スタブ３ｃと先端開放スタブ４ｃの先端開放スタブ対は伝送線路５ｂの他端に接続される。伝送線路５ａの他端と伝送線路５ｂの一端の間で、先端開放スタブ３ｂと先端開放スタブ４ｂの先端開放スタブ対と並列に、任意のインダクタンス成分を有する先端短絡スタブ６の一端が接続されている。先端短絡スタブ６の他端側の短絡端に、基本波周波数において１／４波長の先端開放スタブ２１が接続されている。先端短絡スタブ６と先端開放スタブ２１の接続点に直流バイアスを印加するバイアス端子２０が接続された構成となっている。このような構成にすることで、入力端子１に接続されたＦＥＴなどの半導体素子を用いた高周波増幅回路に直流バイアスを印加することができる。このため、バイアス印加回路を兼ねた高調波抑圧回路を構成することができる。

次に、実施の形態３による高調波抑圧回路の動作について説明する。高調波周波数においては実施の形態１と同じ動作となる。基本波周波数において１／４波長の先端開放スタブ２１と先端短絡スタブ６の接続点は、基本波周波数においては短絡と等価となるため、実施の形態１と同じ動作となる。

実施の形態３による高調波抑圧回路に使用する電気部品はないため、従来技術に比べて部品点数が少なく、低コスト化を実現することが可能なバイアス印加回路を兼ねた高調波抑圧回路を構成することができる。

１入力端子、２出力端子、３ａ〜３ｃ先端開放スタブ、４ａ〜４ｃ先端開放スタブ、５ａ，５ｂ伝送線路、６先端短絡スタブ、１９コンデンサ、２０バイアス端子、２１先端開放スタブ。

Claims

高調波周波数において１／４波長となる３つの先端開放スタブと、
それぞれの上記先端開放スタブ間を接続する任意のインダクタンス成分を有する２つの伝送線路と、
２つの上記伝送線路間に並列に接続される任意のインダクタンス成分を有する先端短絡スタブと、
を備えた高調波抑圧回路。
上記先端短絡スタブの短絡端に接続されたコンデンサと、
上記先端短絡スタブと上記コンデンサの間に接続されるバイアス端子を備えた請求項１記載の高調波抑圧回路。
上記先端短絡スタブの短絡端に接続される、基本波周波数において１／４波長の先端開放スタブと、
上記先端短絡スタブと上記先端開放スタブの間に接続されるバイアス端子を備えた請求項１記載の高調波抑圧回路。