JP2014523681A - 二相通信復調方法及び装置 - Google Patents

Abstract

【解決手段】 二相通信レシーバシステムが、二相変調信号（ＩＮ）のディジタルサンプルを生成するために、二相変調信号をサンプルするよう構成されたアナログ・ディジタルコンバータ（ＡＤＣ）（１２）を含む。このシステムはまた、ディジタルサンプルに基づいて二相変調信号をデコードするよう構成された二相信号デコーダ（１４）を含む。このシステムはさらにプリアンブル検出器（１６）を含み、プリアンブル検出器（１６）は、出力を生成するためにディジタルサンプルを評価するように、及び、当該出力に基づいて二相変調信号をデコードするために二相変調信号のプリアンブルを検出するよう構成されたディジタルフィルタ（１８）を含む。
【選択図】 図１

Description

本願は、概して電子回路に関し、特に、二相通信復調技術に関する。

データを転送するために利用され得る符号化スキームの一例は二相変調である。二相変調信号の各ビットウィンドウ（すなわち、期間）は、各ビットウィンドウが論理状態のエッジ遷移で始まる、単一の論理ビットを表す。論理ローは、ビットウィンドウを通して実質的に一定の論理状態により表され、これに対し、論理ハイは、ビットウィンドウのおよそ中心の付加的な論理状態のエッジ遷移により表される。

二相変調信号の振幅が十分であるときは、任意の様々な異なる復号アルゴリズムが二相変調信号をデコードするために実装され得る。しかしながら、例えば、フィルタリング及び／または転送媒体の損失等が原因で、信号の振幅が小さくなると、二相変調信号をデコードすることが難しくなることがある。例えば、ノイズの存在は、レシーバを二相変調信号のプリアンブルに同期させることに基づくような、二相変調信号の期間をレシーバに整合させることをより難しくさせる。それに加えて、ある二相変調信号の転送の実装では、二相変調信号の位相及び／または周波数を整合させるための外部クロックがないことがあり、これは、二相変調信号のデコードをさらに複雑にすることがある。一例として、トランスミッタのクロックとレシーバのクロック間の周波数ミスマッチにより二相変調信号のデコードに復調エラーが生じることがある。

一つの実施例では、二相通信レシーバシステムは、二相変調信号のディジタルサンプルを生成するために二相変調信号をサンプルするよう構成されたアナログ・ディジタルコンバータ（ＡＤＣ）を含む。このシステムはまた、ディジタルサンプルに基づいて二相変調信号をデコードするよう構成された二相信号デコーダを含む。このシステムはさらにプリアンブル検出器を含み、当該プリアンブル検出器は、出力を生成するためにディジタルサンプルを評価するように、及び、当該出力に基づいて二相変調信号をデコードするための二相変調信号のプリアンブルを検出するように構成されたディジタルフィルタを含む。

別の実施例において、二相変調信号のプリアンブルを検出する方法が、二相変調信号の連続したサンプル信号を生成するためにサンプリングレートで二相変調信号をサンプリングすることを含む。この方法はまた、二相変調信号のプリアンブルの少なくとも一つの期間に関連する値を含むタップ重みを有するフィルタタップを含む有限インパルス応答（ＦＩＲ）フィルタに、連続したディジタルサンプルの各々を繰り返しシフトさせることを含む。この方法はまた、各反復でフィルタタップのそれぞれの適切なサブセットに関係するＦＩＲフィルタに繰り返しシフトされたディジタルサンプルのサブセットを数学的に評価することに基づいて、ＦＩＲフィルタから出力を生成することを含む。この方法はさらに、ＦＩＲフィルタからの出力を閾値と比較することと、閾値よりも大きいＦＩＲフィルタからの出力に応答して二相変調信号をデコードするための二相変調信号のプリアンブルを検出することを含む。

別の実施例において、二相通信レシーバシステムが、二相変調信号に関連する第１の二相変調チャンネル及び第２の二相変調信号チャンネルの振幅を比較するよう構成されるチャンネル選択コントローラを含む。チャンネル選択コントローラはさらに、第１及び第２の二相変調チャンネルの相対的な振幅に基づいて、処理のために第１及び第２の二相変調チャンネルの一方を選択するように、及び、第１及び第２の二相変調チャンネルの他方を放棄するように構成され得る。このシステムはまた、選択された二相変調チャンネルのプリアンブルを検出するよう構成されたプリアンブル検出器と、選択された二相変調チャンネルをデコードするよう構成された二相信号デコーダとを含む。

別の実施例において、二相通信レシーバシステムが、二相変調信号のディジタルサンプルを生成するために二相変調信号をサンプリングするよう構成されたＡＤＣを含む。このシステムはまた、ディジタルサンプルに基づいて二相変調信号をデコードするよう構成される二相信号デコーダを含む。このシステムはまた、予めプログラムされたタップ重みを有するフィルタタップを含むＦＩＲフィルタを含むプリアンブルデコーダを含み、当該予めプログラムされたタップ重みを用いて、ディジタルサンプルが、二相変調信号のプリアンブルの期間のフィルタタップとの整合に対応するピーク最大値を有する出力を生成するよう評価される。このシステムはさらに同期コントローラを含み、当該同期コントローラは、ピーク最大値に基づいて二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを検出するように、及び、検出されたミスマッチに基づいてＡＤＣのサンプリングレートを調節して、二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを実質的に補償するように構成される。

図１は、本発明の一つの態様による二相通信レシーバの一例を表す。

図２は、本発明の一つの態様によるプリアンブル検出器の一例を表す。

図３は、本発明の一つの態様による二相通信信号の一例を表す。

図４は、本発明の一つの態様による一セットのフィルタタップのグラフの一例を表す。

図５は、本発明の一つの態様による一セットのフィルタタップのグラフの別の一例を表す。

図６は、本発明の一つの態様による同期コントローラの一例を表す。

図７は、本発明の一つの態様による無線電力システムの一例を表す。

図８は、本発明の一つの態様による二相通信レシーバの別の一例を表す。

図９は、本発明の一つの態様によるプリアンブル検出器の別の一例を表す。

図１０は、本発明の一つの態様による二相変調信号のプリアンブルを検出するための方法の一例を表す。

本発明の実施例は、概して電子回路に関し、特に、二相通信復調技術に関する。例示的な二相通信レシーバは、二相変調信号の期間を二相信号デコーダに整合させるように構成されたプリアンブル検出器を含む。プリアンブル検出器は、有限インパルス応答（ＦＩＲ）フィルタのような少なくとも一つのフィルタを含み、当該フィルタは、二相変調信号のプリアンブルの少なくとも一つの既知のビット期間に関連する特定の一セットのタップ重みを用いてプログラムされる。プリアンブル検出器は、それゆえ二相変調信号のディジタルサンプルをディジタルフィルタを介してシフトさせる。ディジタルフィルタは、論理遷移に関連する一セットのタップ重みを有する第２のディジタルフィルタへ出力を提供し得る。結果的に、第２のディジタルフィルタは、第１及び第２のディジタルフィルタの一セットのタップ重みとの二相変調信号のプリアンブルの期間の整合の際に高い振幅を有する出力を提供し得る。従って、プリアンブル検出器は、大量のノイズが存在する場合でさも、プリアンブルの検出に基づいて二相変調信号を二相信号デコーダと整合させるよう構成され得る。

さらに、プリアンブル検出器は、二相変調通信システムにおけるトランスミッタとレシーバとのクロック周波数ミスマッチを補償するよう構成され得る。例えば、無線電力通信アプリケーションでは、トランスミッタクロックとレシーバクロックとは別個であり得、それらは同じ周波数基準から動作できない。結果的に、トランスミッタ及びレシーバは、二相変調信号のデコードにエラーを生じさせるような、互いに相対的な周波数ミスマッチを有し得る。プリアンブル検出器はそれゆえ、プリアンブルコントローラにより実装されるディジタルサンプルに基づいて二相通信レシーバのアナログ・ディジタルコンバータ（ＡＤＣ）のサンプリングレートを調節するよう構成される同期コントローラを含み得る。例えば、同期コントローラは、周波数ミスマッチを検出するために、少なくとも一つのディジタルフィルタから出力される連続したピーク最大値間のディジタルサンプルの数をカウントすることができ、かつ、ＡＤＣのサンプリングレートを調節するためにミスマッチを示す、例えば比例／積分制御ループを介する、信号を提供することができる。

さらに、二相通信レシーバは、二相変調信号の論理状態遷移に関連するヌル領域のスイッチングを避けるために、二相変調信号に関連する２つの別々のチャンネルを監視するよう構成され得る。例として、２つの別々のチャンネルは、トランスフォーマの一次巻線に関連する電流と、無線電力アプリケーションの共振コンデンサ間の電圧とを含み得る。二相通信レシーバはチャンネル選択コントローラを含み、当該チャンネル選択コントローラは、２つの別々のチャンネルの各々に関連する相対的な電力レベルを監視するよう構成され、かつ、相対的な電力レベルに基づく復調のためのチャンネルを選択するよう構成される。チャンネル選択コントローラは、それゆえ、最も高い電力レベルを有するチャンネルを選択して、他方のチャンネルを放棄するように構成され得、そのため、双方のチャンネルを冗長的にデコードする典型的な二相復調器とは対照的に、二相信号デコーダは選択されたチャンネルのみをデコードするようになる。従って、この二相通信レシーバは、典型的な二相復調器に関する処理リソースを大幅に温存することができる。

図１は、二相変調信号ＩＮを受け取るように、及び、二相変調信号ＩＮをデコードして出力コードＣＯＤＥ＿ＯＵＴを生成するように構成された二相通信レシーバ１０の一例を表す。二相変調信号ＩＮの各ビットウィンドウは、各ビットウィンドウが論理状態の遷移で始まる単一の論理ビットを表すことができる。論理ローは、ビットウィンドウを通して実質的に一定の論理状態により表され得、これに対し、論理ハイはビットウィンドウのおおよそ中心の付加的な論理状態の遷移により表され得る。二相通信レシーバ１０は、任意の様々な電気通信装置で実装され得る。例えば、二相通信レシーバ１０は、無線電力通信アプリケーションで実装され得る。

二相通信レシーバ１０は、二相変調信号ＩＮをサンプルし、二相変調信号ＩＮの連続的なディジタルサンプルを生成するよう構成されたアナログ・ディジタルコンバータ（ＡＤＣ）１２を含む。図１の例では、二相変調信号ＩＮのディジタル表示は、信号ＢＩ‐Φ＿ＩＮとして表される。例として、ＡＤＣ１２は、おおよそ２ｋＨｚのデータ周波数を有し得る二相変調信号ＩＮの８倍のオーバーサンプリングを提供するよう構成され得るので、ＡＤＣ１２はおおよそ１６ｋＨｚのサンプリングレートを有し得る。従って、二相変調信号ＩＮは、信号ＢＩ‐Φ＿ＩＮの各ビットについて８つのディジタルサンプルにより表され得る。二相通信レシーバ１０は二相信号デコーダ１４をも含み、二相信号デコーダ１４は、出力コードＣＯＤＥ＿ＯＵＴを生成するために信号ＢＩ‐Φ＿ＩＮのディジタルサンプルをデコードするよう構成される。例として、二相信号デコーダ１４は、様々な方式で信号ＢＩ‐Φ＿ＩＮのディジタルサンプルをデコードすることができる。

二相通信レシーバ１０はさらにプリアンブル検出器１６を含み、プリアンブル検出器１６は二相変調信号ＩＮの期間を二相信号デコーダ１４と整合させるように、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルを評価するよう構成される。それゆえ、二相信号デコーダ１４は、プリアンブル検出器１６の動作に基づく適切なデコードのため二相変調信号ＩＮに同期され得る。図１の例では、プリアンブル検出器１６は、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルを評価するよう構成されるディジタルフィルタ１８を含み、そのため、プリアンブル検出器１６は、二相変調信号ＩＮのプリアンブルの各ビット期間のおおよその始まりと中心とを表す論理状態の遷移を識別することができる。例として、ディジタルフィルタ１８は、有限インパルス応答（ＦＩＲ）フィルタとして構成され得、そのため、第１のＦＩＲフィルタがフィルタタップを含み、当該フィルタタップは、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルを評価するためにプリアンブルの少なくとも一つの期間に関連するタップの重み付けで予めプログラムされる。

ディジタルフィルタ１８は、２段フィルタシステムとしても構成され得、そのため、ディジタルフィルタ１８は、第１のＦＩＲフィルタの出力を評価するためにプリアンブルの論理状態の遷移に関連するタップの重み付けで予めプログラムされる第２のＦＩＲフィルタを含み得る。それゆえ、ディジタルフィルタ１８の２段フィルタシステムは、非常にノイズの多い環境において二相信号デコーダ１４で二相変調信号ＩＮのプリアンブルを検出するよう構成され得る。二相変調信号ＩＮのプリアンブルの期間を検出することに応じて、プリアンブル検出器１６は、信号ＳＹＮＣを二相信号デコーダ１４へ提供するよう構成され、そのため、二相信号デコーダ１４による適切なデコードのために信号ＢＩ‐Φ＿ＩＮのディジタルサンプルのどの部分が二相変調信号ＩＮの期間の始まりに対応するかを信号ＳＹＮＣが示し得、その結果、信号ＳＹＮＣが、信号ＢＩ‐Φ＿ＩＮの位相を示し得る。

また、二相変調信号ＩＮのプリアンブルを検出することに加えて、プリアンブル検出器１６はさらに、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルを評価することに応じてＡＤＣ１２のサンプリングレートを調節するよう構成され得る。それゆえ、プリアンブル検出器１６は、無線電力通信アプリケーションにおけるような、二相通信レシーバシステム１０と関連するトランスミッタとのクロック周波数のミスマッチを実質的に補償し得る。例えば、プリアンブル検出器１６は、二相通信レシーバシステム１０と関連するトランスミッタとのクロック周波数間のミスマッチを検出するため、ディジタルフィルタ１８の出力のピーク最大値間のサンプル数をカウントすることができる。従って、プリアンブル検出器１６は、クロック周波数のミスマッチを実質的に補償するようＡＤＣ１２のサンプリングレートを調節するために、信号ＳＭＰＬ＿ＲＴをＡＤＣ１２に提供し得る。

図２は、プリアンブル検出器５０の一例を表す。プリアンブル検出器５０は、図１の例におけるプリアンブル検出器１６と実質的に同様に構成され得る。それゆえ、図２の例の以下の説明において、図１の例を参照する。

プリアンブル検出器５０は、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルを評価するよう構成される第１のフィルタ５２を含む。例として、第１のディジタルフィルタ５２はフィルタタップを含むＦＩＲフィルタとして構成され得、当該フィルタタップは、図３の例で表されるような二相変調信号ＩＮのプリアンブルの少なくとも一つの期間に関連するタップ重みで予めプログラムされる。

図３は二相通信信号１００の一例を表す。二相通信信号１００は、二相変調信号ＩＮに対応し得、本出願において置換可能に参照され得る。さらに、二相通信信号１００は理想として図３の例で表され、それ故、二相通信信号１００がノイズ及び／もしくはその他の障害から実質的に影響を受けないものとして表されることを理解されるべきである。

二相通信信号１００は、プリアンブル部１０２と、スタートビット部１０４と、データ部１０６とを含む。それゆえ、図３の例における二相通信信号１００は、図１の例においてトランスミッタから二相通信レシーバシステム１０へ転送されるような、二相通信セッションの単一のパケットを表し得る。図３の例では、プリアンブル部１０２は、１１個の連続的な論理１のビットを含む。例として、１１個の連続的な論理１のビットは、本出願が提出される時点では、プリアンブル部１０２内に１１個の連続的な論理１のビットを含むようにワイヤレス・パワー・コンソーシアム（ＷＰＣ）により要求され得る。従って、二相変調信号１００のプリアンブル部１０２の各期間は、論理ハイの遷移で始まり、ビット期間のおおよそ中央に論理ローの遷移を含む。ＡＤＣ１２による８倍のオーバーサンプリングに基づいて、二相変調信号１００の各ビットは、８つのディジタルサンプルによって表され得、そのため、プリアンブル部１０２において、トランスミッタと二相通信レシーバシステム１００とのクロック周波数のミスマッチがないため、４つのディジタルサンプルがプリアンブル部１０２の各ビット期間の論理ハイ部を表し得、４つのディジタルサンプルがプリアンブル部１０２の各ビット期間の論理ロー部を表し得る。

前述のように、図２の例の第１のディジタルフィルタ５２は、二相変調信号ＩＮの、ひいては二相変調信号１００の、プリアンブルの少なくとも１つの期間に関連するタップ重みで予めプログラムされるフィルタタップを含む。図４は、本発明の態様による一セットのフィルタタップのグラフ１５０の一例を表す。グラフ１５０はそれゆえ、第１のディジタルフィルタ５２に関連するフィルタタップに対応し得る。グラフ１５０は、１５２及び１５４で表される、フィルタタップの２つのビット期間を含み、それゆえ、図１の例におけるＡＤＣ１２の８倍のオーバーサンプリングに基づいて、Ｔ_０〜Ｔ_１５として図４で示される合計１６個のフィルタタップを含む。

第１のディジタルフィルタ５２のフィルタタップＴ_０〜Ｔ_１５がビット期間１５２及び１５４の各々において二相変調信号１００のプリアンブル部１０２の一つの期間に関連するので、フィルタタップＴ_０〜Ｔ_１５は、２つの連続した論理１のビットとして配置される。具体的には、第１のビット期間１５２では、第１の４つのフィルタタップＴ_０〜Ｔ_３がコモン「０」に対する論理ハイであり、それゆえ各々が「１」のタップ重みを有する一方で、第２の４つのフィルタタップＴ_４〜Ｔ_７は、コモン「０」に対する論理ローであり、それゆえ各々が「−１」のタップ重みを有する。同様に、第２のビット期間１５４では、第１の４つのフィルタタップＴ_８〜Ｔ_１１はコモン「０」に対する論理ハイであり、それゆえ各々が「１」のタップ重みを有する一方で、第２の４つのフィルタタップＴ_１２〜Ｔ_１５はコモン「０」に対する論理ローであり、それゆえ各々が「−１」のタップ重みを有する。このように、フィルタタップＴ_０〜Ｔ_１５の各々は、二相変調信号１００のプリアンブルを検出するために第１のディジタルフィルタ５２に入力される信号ＢＩ‐Φ＿ＩＮのそれぞれのディジタルサンプルに対応し得る。

図２の例を再び参照すると、第１のディジタルフィルタ５２は、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの各々を第１のディジタルフィルタ５２へ繰り返しシフトさせるように、及び、各反復で出力を生成するように構成される。例として、第１のディジタルフィルタ５２は、各反復でスカラードット積を生成するよう構成され得るので、第１のディジタルフィルタ５２は、フィルタタップ重みＴ_０〜Ｔ_１５のそれぞれ一つにより信号ＢＩ‐Φ＿ＩＮの各ディジタルサンプルを乗算し得、かつ出力として積の和を生成し得る。図２の例では、第１のディジタルフィルタ５２の出力は、信号ＦＬＴ１として表される。それゆえ、二相変調信号１００のプリアンブル部１０２の予め定められた２つの期間に関連する第１のディジタルフィルタ５２のフィルタタップＴ_０〜Ｔ_１５に基づき、プリアンブル部１０２をフィルタタップＴ_０〜Ｔ_１５に整合させることにより、第１のディジタルフィルタ５２から提供される信号ＦＬＴ１の複数のピーク最大出力値を提供する。言い換えれば、二相変調信号１００のプリアンブル部１０２をフィルタタップＴ_０〜Ｔ_１５に整合させる際に、最も高いディジタルサンプル値（すなわち論理ハイ）が「＋１」のタップ重みで乗算され、最も低いディジタルサンプル値（すなわち論理ロー）が「−１」のタップ重みで乗算され、それゆえ、いずれかの方向において最大１８０度までディジタルサンプルのシフトよりも大きい信号ＦＬＴ１の絶対振幅となる。１８０度のシフトは、負のピーク最大値に対応する。従って、信号ＦＬＴ１の各正のピーク最大値は、二相変調信号１００のプリアンブル部１０２のフィルタタップＴ_０〜Ｔ_１５との整合に対応し得る。

さらに、信号ＢＩ‐Φ＿ＩＮの最初の１６個のディジタルサンプルを評価する際、第１のディジタルフィルタ５２は、信号ＦＬＴ１の出力値を決定するため、第１のディジタルフィルタ５２へシフトされたディジタルサンプルの適切なサブセットを評価するよう構成され得る。例として、各反復で、第１のディジタルフィルタ５２は、第１のディジタルフィルタ５２へシフトされた新たなディジタルサンプルと、第１のディジタルフィルタ５２からシフトされたディジタルサンプルと、それぞれのフィルタタップに対して二相変調信号１００のプリアンブル部１０２の論理遷移に関連するそれぞれのフィルタタップにシフトされたディジタルサンプルとを評価し得、かつ、評価の和を信号ＦＬＴ１の出力値の直前の値に加え得る。具体的には、図４の例を参照すると、所定の反復でディジタルサンプルの各々を１フィルタタップ右にシフトさせるにあたって、信号ＦＬＴ１の値は次のように表され得る。
（数式１)
ＦＬＴ１＝ＦＬＴ１’＋Ｓ＿Ｔ_０＋２^＊Ｓ＿Ｔ_４＋２^＊Ｓ＿Ｔ_８−２^＊Ｓ＿Ｔ_１２＋Ｓ＿Ｔ_１５’
ここで、ＦＬＴ１’は信号ＦＬＴ１の直前の値であり、Ｓ＿Ｔ_０は、タップＴ_０でのディジタルサンプルと関連する重みとの積であり、Ｓ＿Ｔ_４は、タップＴ_４でのディジタルサンプルと関連する重みとの積であり、Ｓ＿Ｔ_８は、タップＴ_８でのディジタルサンプルと関連する重みとの積であり、Ｓ＿Ｔ_１２は、タップＴ_１２でのディジタルサンプルと関連する重みとの積であり、Ｓ＿Ｔ_１５’は、反復シフトの前の以前のタップＴ_１５でのディジタルサンプルと関連するタップ重みとの積である。

数式１は、それゆえ、第１のディジタルフィルタ５２のフィルタタップＴ_０〜Ｔ_１５に関連する論理遷移中にシフトするディジタルサンプルのみを評価することに基づき、信号ＦＬＴ１の大きさを計算する方法を表す。それゆえ、数式１を実装する結果として、第１のディジタルフィルタ５２は、第１のディジタルフィルタ５２のすべての１６個のフィルタタップを評価することに基づき各反復でのスカラードット積を連続的に計算するよりも、著しくより効率的に信号ＦＬＴ１の大きさを算出するよう構成され得る。

図２の例では、プリアンブル検出器５０はさらに、第１のディジタルフィルタ５２の出力信号ＦＬＴ１を評価するよう構成される第２のディジタルフィルタ５４をも含む。例として、第２のディジタルフィルタ５４は、図３及び図５の例で表されるように、二相変調信号１００の論理遷移に関連するタップ重みで予めプログラムされるフィルタタップを含むＦＩＲフィルタとして構成され得る。第２のディジタルフィルタ５４は、それゆえ、第１のディジタルフィルタ５２から提供された出力信号の増幅とさらなるフィルタリングとを提供するため、信号ＦＬＴ１のピークを増幅するよう構成され得る。

図５は、本発明の態様の実装による一セットのフィルタタップのグラフ２００の別の例を表す。グラフ２００は、第２のディジタルフィルタ５４に関連するフィルタタップに対応し得る。グラフ２００は、２０２及び２０４で表される、フィルタタップの２つのビット期間と、それゆえ合計１６個のフィルタタップとを有する。１６個のフィルタタップは、図５ではＴ_０〜Ｔ_１５で示し、図４の例で前述したものと同様に、図１の例におけるＡＤＣ１２の８倍のオーバーサンプリングに基づく。

前述のように、第２のディジタルフィルタ５４のフィルタタップＴ_０〜Ｔ_１５は、二相変調信号１００の論理遷移にのみ関連する。具体的には、第１のビット期間２０２では、第１のフィルタタップＴ_０は、コモン「０」に対して論理ハイであり、それゆえ二相変調信号１００のプリアンブル部１０２の各ビット期間の始めでの論理ハイの遷移に基づいて、「１」のタップ重みを有する。同様に、第５のフィルタタップＴ_４は、コモン「０」に対して論理ローであり、それゆえ二相変調信号１００のプリアンブル部１０２の各ビット期間のおおよそ中心における論理ローの遷移に基づいて、「−１」のタップ重みを有する。第２のビット期間２０４では、第１のフィルタタップＴ_８は同様に「１」のタップ重みを有し、第５のフィルタタップＴ_１２は同様に「−１」のタップ重みを有する。第２のディジタルフィルタ５４の残りのフィルタタップはすべて、「０」のタップ重みを有する。

第１のディジタルフィルタ５２に関する先の説明と同様に、第２のディジタルフィルタ５４は、各反復で出力を生成するために、出力信号ＦＬＴ１を第２のディジタルフィルタ５４のフィルタタップへ繰り返しシフトさせるよう構成される。第２のディジタルフィルタ５４は各反復でスカラードット積を生成するよう構成され得、そのため、第２のディジタルフィルタ５４は、出力信号ＦＬＴ１の各反復での値を、フィルタタップ重みＴ_０〜Ｔ_１５のそれぞれ一つで乗算し得、出力として積の和を生成し得る。図２の例では、第２のディジタルフィルタ５４の出力は信号ＦＬＴ２として表される。

前述のように、プリアンブル部１０２を第１のディジタルフィルタ５２のフィルタタップＴ_０〜Ｔ_１５に整合させることから生じる出力は、信号ＦＬＴ１のピーク最大出力値を提供する。それゆえ、第２のディジタルフィルタ５４のフィルタタップＴ_０〜Ｔ_１５が二相変調信号１００のプリアンブル部１０２の２つの期間の論理遷移に関連されることに基づいて、二相変調信号１００のプリアンブル部１０２の整合が、第２のディジタルフィルタ５４によって非常に強調され得る。例として、プリアンブル部１０２を第１のディジタルフィルタ１５２のフィルタタップＴ_０〜Ｔ_１５に整合することは、同様に、信号ＦＬＴ１の正のピーク最大値の、第２のディジタルフィルタ５４のフィルタタップＴ_０及びＴ_８との整合、及び、信号ＦＬＴ１の負のピーク最大値の、第２のディジタルフィルタ５４のフィルタタップＴ_４及びＴ_１２との整合となり得る。従って、第２のディジタルフィルタ５４は、信号ＦＬＴ１の正及び負のピーク最大値を非常に増幅かつフィルタすることができ、さらに、増幅されかつフィルタされたピーク最大値を信号ＦＬＴ２として提供することができ、それゆえ同様に、二相変調信号１００のプリアンブル部１０２の、第１のディジタルフィルタ５２のフィルタタップＴ_０〜Ｔ_１５への整合を示す。

さらに、第２のディジタルフィルタ５４が、第１のディジタルフィルタ５２から出力された信号ＦＬＴ１を大幅に増幅し、かつさらなるフィルタリングをするので、第２のディジタルフィルタ５４は、例えば大量のノイズもしくはその他の干渉に晒される環境において、二相変調信号ＩＮのプリアンブルのより良好な検出を提供し得る。また、二相変調信号ＩＮのプリアンブルの検出のための、２段フィルタシステムとしての第１及び第２のディジタルフィルタ５２及び５４の動作は、典型的なアナログフィルタリング及びプリアンブル検出システムよりも、著しくよりシンプルにすることができ、かつ著しくより小さなサイズパッケージで実装され得る。さらに、数式１に表されたアルゴリズムを用いて第１のディジタルフィルタ５２を実装することにより、及び二相変調信号ＩＮの論理遷移（例えば、４つの番号を合計）を評価のみするため第２のディジタルフィルタ５４を実装することによって、第１及び第２のディジタルフィルタ５２及び５４のディジタルフィルタリング技術は、相対的に少ない数の秒ごとの機械命令（ ＭＩＰＳ）を、二相変調信号ＩＮをデコードするためのプリアンブル検出及び／もしくは整合に供するために非常に少量の処理リソースのみを必要とし得る。

図２の例では、プリアンブル検出器５０はまた、閾値生成器５６とプリアンブル比較器５８とを含む。閾値生成器５６は、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルに基づいて、図２の例において信号ＴＨＲＥＳＨで表される閾値を生成するよう構成される。例として、閾値信号ＴＨＲＥＳＨは、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの振幅に基づいて生成され得、二相変調信号ＩＮの全振幅の変動がプリアンブル検出器５０によって補償され得る。例えば、閾値生成器５６は、無限インパルス応答（ＩＩＲ）として構成され得、ＩＩＲは、ディジタルサンプルの予め定められた数に基づき、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの絶対値の移動平均として閾値ＴＨＲＥＳＨを計算するよう構成され得る。閾値信号ＴＨＲＥＳＨが計算され得る一つの例示的な方法は次のように表される。
（数式２）
ＴＨＲＥＳＨ＝Ｋ^＊（ＴＨＲＥＳＨ’^＊３１＋Ｓ（ＡＢＳ（ＮＥＷ）））／３２
ここで、ＴＨＲＥＳＨ’は、閾値信号ＴＨＲＥＳＨの直前の値であり、Ｓ（ＡＢＳ（ＮＥＷ））は、信号ＢＩ‐Φ＿ＩＮの次のディジタルサンプルの絶対値であり、Ｋは任意のスケール係数である。

数式２はそれゆえ、３２個のディジタルサンプルの移動平均として閾値信号ＴＨＲＥＳＨを計算する。それゆえ、数式２に基づいて、閾値信号ＴＨＲＥＳＨは、二相変調信号ＩＮの振幅の変動に適応するよう調整され得る。閾値生成器５６は、閾値信号ＴＨＲＥＳＨの移動平均を生成するために数式２を実装することに限定されるのではなく、移動平均が、３２個よりも多いかもしくは少ないディジタルサンプルの移動平均に対する異なるスケール係数に基づき得ることが理解されるべきである。

閾値信号ＴＨＲＥＳＨ及び第２のディジタルフィルタ５４から提供される出力信号ＦＬＴ２は、それぞれプリアンブル比較器５８に提供される。プリアンブル比較器５８は、それゆえ、信号ＦＬＴ２の大きさが閾値信号ＴＨＲＥＳＨよりも大きいことに応じて二相変調信号ＩＮの期間を検出するよう構成される。例として、プリアンブル比較器５８は、信号ＦＬＴ２の閾値信号ＴＨＲＥＳＨとの１つの比較に基づいて、もしくは複数の比較（すなわち、８つの反復毎での冗長的な比較）に基づいて、二相変調信号ＩＮの存在を判定し得る。その結果、プリアンブル比較器５８は、二相変調信号ＩＮを適切にデコードするために、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの検出及び／もしくは整合を示すように、図１の例の二相信号デコーダ１４に提供される信号ＳＹＮＣを生成することができる。

二相変調信号ＩＮのプリアンブルの検出及び／もしくは整合に加えて、プリアンブル検出器５０はまた、信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの評価に応じてＡＤＣ１２のサンプリングレートを調節するよう構成され得る。それゆえ、プリアンブル検出器５０は、例えば無線電源通信アプリケーションにおいて、二相通信レシーバシステム１０と関連するトランスミッタとの間のクロック周波数ミスマッチを実質的に補償し得る。図２の例では、プリアンブル検出器５０はまた、第２のディジタルフィルタ５４から提供される出力信号ＦＬＴ２を監視するよう構成される同期コントローラ６０を含む。同期コントローラ６０はそれゆえ、出力信号ＦＬＴ２の評価に基づいてサンプリングレートを調節するようにＡＤＣ１２に提供される信号ＳＭＰＬ＿ＲＴを生成し得る。

図６は同期コントローラ２５０の一例を表す。同期コントローラ２５０は、図２の例における同期コントローラ６０と実質的に同様に構成され得る。それゆえ、図６の例の以下の説明では、図１及び図２の例が参照される。

同期コントローラ２５０は、ピーク検出器２５２と、サンプルカウンタ２５４と、比例／積分（Ｐ／Ｉ）ループコントローラ２５６とを含む。ピーク検出器２５２は、第２のディジタルフィルタ５４から提供される出力信号ＦＬＴ２を受け取るよう構成される。ピーク検出器２５２が、第２のディジタルフィルタ５４から提供される出力信号ＦＬＴ２を評価するものとして表されるが、ピーク検出器２５２は、第１のディジタルフィルタ５２から提供される出力信号ＦＬＴ１を代替的に評価することもできることが理解されるべきである。ピーク検出器２５２は、正のピーク最大値もしくは負のピーク最大値のような、信号ＦＬＴ２のピーク最大値を検出するよう構成され得る。ピーク検出器２５２は、プリアンブル比較器５８とは独立して動作することができること、もしくは、プリアンブル比較器５８が、前述のように閾値信号ＴＨＲＥＳＨに基づいてピーク最大値を検出し、検出されたピーク最大値に関する情報を同期コントローラ５０に提供するように、プリアンブル比較器５８に関連付けることができることが理解されるべきである。

信号ＦＬＴ２のピーク最大値を判定する際、ピーク検出器２５２は、信号ＦＬＴ２の複数のその後のピーク最大値間の信号ＢＩ‐Φ＿ＩＮのディジタルサンプルの数をカウントするようにサンプルカウンタ２５４を起動する。サンプルカウンタ２５４は、それゆえ、ディジタルサンプルの数をカウントし得、比較器２５８を介してディジタルサンプルの数をディジタルサンプルの予想された数と比較し得る。例えば、図１ないし図５の例において前述したように、ＡＤＣ１２の１６ｋＨｚのサンプリングレートに基づいて、サンプルカウンタ２５４は、ディジタルサンプルのカウントされた数を、各ピーク最大値の間の８つの予想されたディジタルサンプルの合計（例えば、ピーク最大値のうちの１つを含む）と比較することができる。サンプルカウンタ２５４は、トランスミッタと二相通信レシーバシステム１０との間のクロック周波数の地小さなミスマッチも検出され得ることを保証するため、複数のピーク最大値にわたってディジタルサンプルの数をカウントすることができる。

サンプルカウンタ２５４は、信号ＢＩ‐Φ＿ＩＮのカウントされたディジタルサンプルと、ディジタルサンプルの予想された数との間の差情報を、Ｐ／Ｉループコントローラ２５６へ提供する。Ｐ／Ｉループコントローラ２５６は、それゆえＡＤＣ１２にフィードバックされる信号ＳＭＰＬ＿ＲＴを生成するために比例及び積分計算を提供して、例えば、二相通信レシーバ１０と関連するトランスミッタとの間のクロック周波数ミスマッチを補償するため、ＡＤＣ１２のサンプリングレートを調節する。例えば、Ｐ／Ｉループコントローラ２５６は、特に、二相通信レシーバ１０と関連するトランスミッタとの間に確立される初期通信セッションのため、サンプリングレートに対する迅速な調節を可能にする比例ゲインでプログラムされ得る。別の例として、Ｐ／Ｉループコントローラ２５６は、関連するトランスミッタのクロック周波数にＡＤＣ１２のサンプリングレートが収束するように、実質的に遅い積分条件でプログラムされ得る。Ｐ／Ｉループコントローラ２５６はそれゆえ、クロック周波数（すなわち、トランスミッタのクロック周波数とＡＤＣ１２の現在のサンプリングレート）の間の差を示すよう信号ＳＭＰＬ＿ＲＴを生成し得、そのため、ＡＤＣ１２がそれに従い調節され得る。

図６の例では、通信セッションを初期化する際に、同期コントローラ２５０は、例えば１６ｋＨｚであるＡＤＣ１２のサンプリングレートのためのデフォルト値を設定するよう構成され得る。それゆえ、ＡＤＣ１２のサンプリングレートは、それに従い同期コントローラ２５０によって通信セッション中に調節され得る。例として、ＡＤＣ１２のサンプリングレートに対する相対的に遅い調節を提供するよう積分条件がプログラムされ得るので、ＡＤＣ１２のサンプリングレートは、二相変調信号１００の所定のパケットのプリアンブル部１０２内の関連するトランスミッタのクロック周波数に実質的に同期することができない。それゆえ、ＡＤＣ１２がトランスミッタのクロック周波数に実質的に収束したサンプリングレートを有するまで、同期コントローラ２５０は、二相変調信号１００の次のパケットのプリアンブル部１０２などの間ＡＤＣ１２のサンプリングレートを調節し続けるよう構成され得る。二相通信レシーバ１０が（例えば、新たなデバイス識別で示されるような）新たなトランスミッタとの通信を登録する際、Ｐ／Ｉループコントローラ２５６は、積分条件をリセットする、プロセッサにより提供されるような、リセット信号ＲＥＳＥＴを受け取るよう構成され得る。その結果、同期コントローラ２５０は、ＡＤＣ１２のサンプリングレートをデフォルト値（例えば１６ｋＨｚ）にリセットし得る。

図７は、無線電力システム３００の一例を表す。無線電力システム３００は、無線充電器３０２と、ポータブル電子デバイス３０４とを含む。例として、ポータブル電子デバイス３０４は無線通信デバイスとし得る。図７の例では、無線充電器３０２は、インダクタＬ_１と抵抗Ｒ_１とを流れる電流Ｉ_１を生成する電流源３０６を含む。ポータブル電子デバイス３０４はインダクタＬ₂を含み、インダクタＬ_１を介して生成された磁場に基づき抵抗Ｒ_２を介して流れるようにインダクタＬ_２を流れる電流Ｉ_２が誘導される。それゆえ、無線充電器３０２のインダクタＬ_１と、ポータブル電子デバイス３０４のインダクタＬ_２とが集合的にトランスフォーマ３０８を形成する。その結果、ポータブル電子デバイス３０４に電力を供給するため及び／もしくはポータブル電子デバイス３０４内のバッテリー（図示しない）を充電するために、電圧Ｖ_ＣＨＧがポータブル電子デバイス３０４に提供される。

例として、ポータブル電子デバイス３０４は、無線充電器３０２と通信する必要があるかもしくは通信するのが望ましい可能性がある。例として、ポータブル電子デバイス３０４は、メッセージを無線チャージャ３０２に提供して、ポータブル電子デバイス３０４が無線充電器３０２から電力を受け取っていることを示すか、ポータブル電子デバイス３０４が完全に充電されたことを示すか、もしくはその他の様々な指示を提供することができる。図７の例では、ポータブル電子デバイス３０４は、スイッチＳ_２に結合される二相変調トランスミッタ３１０を含む。二相変調トランスミッタ３１０は、それゆえ、二相変調信号ＩＮのような二相変調信号を電流Ｉ_２に変調するためにスイッチＳ_２を開閉することができ、その結果、スイッチの開閉は、電流Ｉ_２のそれぞれ論理ロー及び論理ハイの状態を提供する。無線電力システム３００の電力が温存されるので、電流Ｉ_２に変調される二相変調信号は同様に、トランスフォーマ３０８の誘導結合を介して電流Ｉ_１に変調される。

無線充電器３０２は、電流源３０６と、インダクタＬ_１と、抵抗Ｒ_１との電流パスに結合される二相通信レシーバ３１２を含む。二相通信レシーバ３１２は、それゆえ、一次電流Ｉ_１を監視するよう構成され、ひいては一次電流Ｉ_１から二相変調信号を復調するよう構成される。例として、二相通信レシーバ３１２は、二相変調信号ＩＮを復調するために、電圧、電力、もしくは一次電流自体の一つもしくは複数を監視し得る。例えば、二相通信レシーバ３１２は、図１の例における二相通信レシーバ１０と実質的に同様に構成され得る。具体的には、二相通信レシーバ３１２はＡＤＣ１２を含み得、ＡＤＣ１２は、一次電流Ｉ_１や関連する電圧（例えば、共振コンデンサ（図示しない）の電圧）や電力の大きさに対応する実質的に一定の周波数（例えば、１６ｋＨｚ）で二相変調信号ＩＮのディジタルサンプル、及びそのため二相変調信号ＩＮを生成するよう構成される。二相通信レシーバ３１２はまた、図１の例ではプリアンブル検出器１６と二相変調信号デコーダ１４とを含み得る。それゆえ、二相通信レシーバ３１２は、図１ないし図４の例において前述したように、ＡＤＣ１２から生成された電流Ｉ_１のディジタルサンプルをデコードして出力信号ＣＯＤＥ＿ＯＵＴを生成するために、二相変調信号ＩＮのプリアンブルの検出及び／もしくは整合を行い得る。さらに、プリアンブル検出器１６は、同期コントローラ２５０を含み得、そのため、ＡＤＣ１２のサンプリングレートは、図２及び図６の例で前述されたように、二相変調トランスミッタ３１０のクロック周波数と実質的に同期され得る。

無線電力システム３００は、図７の例に限定されることを意図するものではない。具体的には、無線電力システム３００が単純化して表されているので、様々な追加の回路及び／もしくは通信要素が図７の例から省略されている。例として、電流Ｉ_１及びＩ_２が流れる回路は、電圧Ｖ_ＣＨＧを提供するための抵抗及び／もしくはコンデンサの配置のような様々な追加の回路要素を含み得る。別の例として、二相変調トランスミッタ３１０には、プロセッサ（図示しない）からコマンドを提供され得るか、もしくはプロセッサの一部として構成され得る。さらに、無線電力システム３００は、追加のインダクタに誘導的に結合される追加の携帯電子デバイスのような、電力を提供及び／もしくは受け取るための様々な追加の装置を含み得る。従って、無線電力システム３００は様々な方式で構成され得る。

無線電力システム３００において、例えば電力伝送のレベルを制御するように、一次側（即ち、無線充電器）の共振周波数を調整することは、変調深さが極性を変化させる現象となり得る。本明細書に記載されるような変調深さは、抵抗Ｒ_２がスイッチＳ_２によって接続または非接続されるときの二相変調信号ＩＮの振幅の変化として定義される。変調深さの極性の変化は、無線電力システム３００の共振特性を変化させる抵抗Ｒ_２に関連する負荷の追加に基づいて引き起こされ得る。

例として、高周波数では、二相変調トランスミッタ３１０が抵抗Ｒ_２の負荷を加えるためにスイッチＳ_２を入れるとき、二相変調信号ＩＮの振幅が増大し得るが、より低い周波数では、二相変調信号ＩＮの振幅が減少する。これらのシナリオの双方は、二相通信信号ＩＮを介した通信では許容可能である。しかしながら、振幅が交差する共振周波数では、抵抗Ｒ_２の負荷を加えるために二相変調トランスミッタがスイッチＳ_２を入れるとき、二相変調信号ＩＮの振幅に明白な変化がない。従って、ヌル周波数では通信が不可能である。

それゆえ、二相通信レシーバ３１２は、無線電力システム３００に関連する、例えば異なるヌル周波数を有する、２チャンネル信号のような二相変調信号ＩＮを受け取るよう構成され得る。例えば、二相通信レシーバ３１２は、共振コンデンサ（図示しない）の電圧に関連する第１の二相変調チャンネルと、トランスフォーマ３０８の一次インダクタＬ_１の電流に関連する第２の二相変調チャンネルとを監視するよう構成され得る。２つの別々の二相変調チャンネルを検出することは、例えばＷＰＣによって要求されるなど、制度的に要求され得、そのため、典型的な二相通信レシーバは、トランスミッタからレシーバへのデータ転送を保証するために二相変調チャンネルを冗長的にデコードし、所定のチャンネルのヌル領域の存在を緩和する。

図８は二相通信レシーバ３５０の別の例を表す。二相通信レシーバ３５０は、第１の二相変調チャンネルＩＮ＿Ａと第２の二相変調チャンネルＩＮ＿Ｂとを受け取るよう構成され、かつ、出力コードＣＯＤＥ＿ＯＵＴを生成するために二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂのうちの一つのみをデコードするよう構成される。出力コードＣＯＤＥ＿ＯＵＴを生成するために二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂのうちの一つのみをデコードすることは、チャンネル選択コントローラ３５２を介して達成される。

チャンネル選択コントローラ３５２は、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの振幅を監視するように構成され、かつ、二相信号デコーダ３５４によるデコードのため、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂのうちの一つを選択するよう構成される。チャンネル選択コントローラ３５２は、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂ間の相対的な大きさを比較するよう構成されるチャンネル比較器３５６を含む。チャンネル選択コントローラ３５２はそれゆえ、最も大きい相対的な振幅を有する、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂのうちの一つを選択するよう構成され得る。二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの選択された一つは、それゆえ、デコードのための二相信号デコーダ３５４に提供され、図８の例では信号ＩＮ＿ＳＬＣＴとして表される。最も大きい相対的な振幅を有する二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの一方を選択する際、チャンネル選択コントローラ３５２は、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの他方を放棄し得る。それゆえ、典型的な二相レシーバシステムによって実装されるような、二相変調チャンネルの双方を冗長的にデコードすることとは対照的に、二相通信レシーバ３５０は、単一の二相変調チャンネルのみをデコードすることによって回路及び／もしくは処理リソースを温存し得る。

さらに、図１の例と同様に、二相通信レシーバシステム３５０はプリアンブル検出器３５８を含む。プリアンブル検出器３５８は、二相信号デコーダ３５４に対して、選択された二相変調チャンネルＩＮ＿ＳＬＣＴの期間を検出及び／もしくは整合するよう構成される。それゆえ、二相信号デコーダ３５４は、図１ないし図５の例で前述されたように、プリアンブル検出器３５８から提供される信号ＳＹＮＣを介する適切なデコードのため、選択された二相変調信号ＩＮ＿ＳＬＣＴに同期され得る。図８の例では、プリアンブル検出器３５８は、図１の例におけるプリアンブルデコーダ１６と実質的に同様に動作し得る。しかしながら、チャンネル選択コントローラ３５２は、アナログ領域もしくはディジタル領域のどちらか一方で動作し得る。例として、チャンネル選択コントローラ３５２は、アナログの二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂを比較するよう構成され、その結果、プリアンブル検出器３５８は、選択された二相変調チャンネルＩＮ＿ＳＬＣＴのディジタルサンプルを生成するためにＡＤＣを含み得る。別の例として、二相通信レシーバシステム３５０は、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの各々のため、もしくは、選択された二相変調チャンネルＩＮ＿ＳＬＣＴのためのディジタルサンプルを生成するよう構成される少なくとも一つのＡＤＣ（図示しない）を含み、選択された二相変調チャンネルＩＮ＿ＳＬＣＴがディジタルサンプルのストリームとしてプリアンブル検出器３５８に提供される。またさらなる例として、チャンネル選択コントローラ３５２は、プリアンブル検出器３５８に組み込まれ得る。

図９はプリアンブル検出器４００の別の例を表す。プリアンブル検出器４００は、第１の二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａのディジタルサンプルを評価するよう構成される第１のディジタルフィルタ４０２と、第２の二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ｂのディジタルサンプルを評価するよう構成される第２のディジタルフィルタ４０４とを含む。図９の例において、プリアンブル検出器４００が配置される二相通信レシーバはＡＤＣコンバータを含み、そのため、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの各々が、チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのそれぞれのディジタルサンプルに変換されることが理解されるべきである。それゆえ、図１ないし図５の例で説明したのと同様に、第１及び第２のディジタルフィルタ４０２及び４０４がＦＩＲフィルタとして構成され得、当該ＦＩＲフィルタは、図３の例で表されたように、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂのプリアンブルの少なくとも一つの期間に関連するタップ重みで予めプログラムされるフィルタタップを含む。第１及び第２のディジタルフィルタ４０２及び４０４の各々は、各反復でそれぞれの出力ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂを生成するように、チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのそれぞれのディジタルサンプルを反復してシフトさせるよう構成される。

プリアンブル検出器４００は、チャンネル比較器４０８を含むチャンネル選択コントローラ４０６を含む。それぞれの第１及び第２のディジタルフィルタ４０２及び４０４から提供される出力ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂは各々チャンネル比較器４０８に提供され、そのため、チャンネル比較器４０８は、各反復で出力ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂの各々の振幅を比較するよう構成される。さらに、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂは、ノイズ及び／もしくはその他の干渉を含み、プリアンブル検出器４００は、例えば、関連するトランスミッタから転送されるべき有効なデータを待っている間に、実質的に連続して動作することができる。それゆえ、チャンネル比較器４０８はまた、出力ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂを、閾値生成器４１０により生成される閾値信号ＴＨＲＥＳＨ＿１と比較するよう構成される。例として、閾値信号ＴＨＲＥＳＨ＿１は、最も大きい相対的振幅を有するものなど、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの少なくとも一つからのディジタルサンプルの移動平均として生成され得る。例えば、閾値信号ＴＨＲＥＳＨ＿１は、例えば、異なる（例えばより小さい）スケール係数Ｋを有する、数式２と実質的に同様に生成され得、閾値信号がそれぞれのプリアンブル比較器に対し実装される。

また、チャンネル比較器４０８は、チャンネル比較器４０８により実行される連続的な比較に関連する反復をカウントするよう構成されるカウンタ４１２を含む。例として、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのノイズ及び／もしくはその他の干渉が存在する可能性があるので、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの相対的な振幅、ひいては、それぞれの出力ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂが、長い時間にわたって互いに相対的に変化することが可能である。それゆえ、チャンネル比較器４０８が二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのうちの一つを選択する前に、カウンタ４１２は、予め決められた数の一貫した比較をカウントするよう構成され得る。その結果、適切なチャンネルが選択される前に、カウンタ４１２は、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿ＡとＢＩ‐Φ＿ＩＮ＿Ｂとの間の相対的な振幅が安定することを保証するよう構成され得る。従って、チャンネル比較器４０８は、予め決められた数の連続的な反復について、相対的に大きな振幅を有し、かつ閾値信号ＴＨＲＥＳＨ＿１よりも大きい、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのうちの一つを選択する。

図９の例では、出力信号ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂの各々は、チャンネル選択コントローラ４０６のチャンネルマルチプレクサ４１４にも提供される。二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの所定の一つが選択される際、チャンネル比較器４０８は、選択されたチャンネルを示すために信号ＣＭＰをチャンネルマルチプレクサ４１４へ提供する。チャンネルマルチプレクサ４１４は、それゆえ、選択されたチャネルをを、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの選択された一方に対応する第１及び第２のディジタルフィルタ４０２及び４０４のうちの一つに関連する出力を有する出力ＦＬＴ１として提供する。二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの他方は、それゆえ放棄され、プリアンブル検出器４００によりそれ以上処理されない。

図９の例では、プリアンブル検出器４００はまた、選択されたチャンネルに対応する出力信号ＦＬＴ１を評価するよう構成される第３のディジタルフィルタ４１６を含む。図２の例で前述したものと同様に、第３のディジタルフィルタ４１６は、図３ないし図５の例で説明したように、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂの論理遷移に関連するタップ重みで予めプログラムされるフィルタタップを含むＦＩＲフィルタとして構成され得る。第３のディジタルフィルタ４１６は、それゆえ、信号ＦＬＴ１のピークを増幅して、出力信号ＦＬＴ１の増幅及びさらなるフィルタリングを提供するよう構成され得る。閾値生成器４１０はまた、閾値信号ＴＨＲＥＳＨ＿２を生成するよう構成され、閾値信号ＴＨＲＥＳＨ＿２は、前述の数式２に基づくような、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂ（例えば、選択されたチャンネル）の少なくとも一つのディジタルサンプルに基づき得る。従って、閾値信号ＴＨＲＥＳＨ＿２及び出力信号ＦＬＴ２は、図１ないし図５の例で前述したように、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂのうちの選択された一つの期間を検出するため及び／もしくはその整合を判定するために、プリアンブル検出器４１８へ提供され得る。

従って、デコードのために二相変調チャンネルＢＩ‐Φ＿ＩＮ＿Ａ及びＢＩ‐Φ＿ＩＮ＿Ｂの一方のみを選択することにより、プリアンブル検出器４００は、２つの二相変調チャンネルをデコードする典型的な二相通信レシーバシステムと比較して、処理リソース（例えば、ＭＩＰＳを減少させる）を温存することができる。さらに、チャンネル選択は、二相変調チャンネルＩＮ＿Ａ及びＩＮ＿Ｂ間の相対的に大きな振幅に基づくので、選択されたチャンネルは、無線電力システム３００などの、関連する無線電力システムの周波数スペクトルのヌル領域から最も遠く、適切なデコードのための十分な振幅の区別を保証する。図９の例におけるプリアンブル検出器４００は、単一の二相変調チャンネルのみをデコードするためのチャンネル選択を実装する方式の一例に過ぎず、それぞれのチャンネル間の相対的な振幅に基づくその他の実装が成され得ることが理解されるべきである。また、図９の例では示されていないが、プリアンブル検出器４００はまた、図６の例で前述した同期コントローラ２５０などの同期コントローラを含むことができ、それぞれの二相通信レシーバシステムにおける関連するＡＤＣのサンプリングレートを調節する。

プリアンブル検出器４００は図９の例に限定されない。一つの例として、チャンネル比較器４０８は、それぞれの第１及び第２のディジタルフィルタ４０２及び４０４の出力の代わりに、二相変調チャンネルＢＩ‐Φ＿ＩＮ＿ＡとＢＩ‐Φ＿ＩＮ＿Ｂとを直接比較するよう構成され得る。別の例として、チャンネルマルチプレクサ４１４によって選択されるチャンネルは、それぞれの第１及び第２ディジタルフィルタ４０２及び４０４の出力信号ＦＬＴ１＿Ａ及びＦＬＴ１＿Ｂに限定されない。例えば、プリアンブル検出器４００は、第３のディジタルフィルタ４１６を、第１及び第２のディジタルフィルタ４０２、４０４のそれぞれの出力に結合される２つのそのようなディジタルフィルタ４１６（これは、例えば、図５で示されたタップ重みを有する）と置換し得る。それゆえ、チャンネルマルチプレクサ４１４は、それぞれの出力ＦＬＴ２＿ＡとＦＬＴ２＿Ｂとから選択し得、その結果、チャンネルマルチプレクサ４１４の出力ＦＬＴ２がプリアンブル比較器４１８に直接提供される。それゆえ、プリアンブル検出器４００は様々な方式で構成される。

上述した構造的及び機能的な特徴の観点において、或る方法が図１０を参照してより良く理解される。他の実施例において、説明される作用が異なる順番で及び／もしくは他の作用と同時に共に起こり得ることが理解及び認識されるべきである。また、説明される特徴のすべてが方法を実装するために必要とされ得るとは限らない。

図１０は、二相変調信号のプリアンブルを検出するための方法４５０の一例を表す。４５２では、二相変調信号が、二相変調信号の連続したディジタルサンプルを生成するためのサンプリングレートでサンプリングされる。サンプリングレートは、おおよそ１６ｋＨｚのサンプリングレートなど、ＡＤＣによるおおよそ２ｋＨｚデータ信号の８倍のオーバーサンプリングであり得る。ＡＤＣのサンプリングレートは、二相通信レシーバシステムと関連するトランスミッタとの間の検出されたクロック周波数ミスマッチに基づいて調節され得る。４５４では、二相変調信号のプリアンブルの少なくとも一つの期間に関連する値を含むタップ重みを有するフィルタタップを含むＦＩＲフィルタに、連続的なディジタルサンプルの各々が繰り返しシフトされる。フィルタタップは、図４の例と実質的に同様に配置され得る。ＦＩＲフィルタはまた、第１のＦＩＲフィルタの出力のさらなるフィルタリング及び増幅を提供するために、二相変調信号の論理遷移に関連するタップ重みでプログラムされるフィルタタップを有する第２のＦＩＲフィルタを有する２段フィルタシステムとして構成され得る。

４５６で、ディジタルサンプルの適切なサブセットが、各反復でのフィルタタップのそれぞれの適切なサブセットに関するＦＩＲフィルタに反復的にシフトされたことを数学的に評価することに基づき、ＦＩＲフィルタからの出力が生成される。適切なサブセットの数学的な評価は、数式１によって提供されるように、直前の出力値に関する各反復の間で、シフトイン、シフトアウト、及び各論理遷移のディジタルサンプルの評価に基づき得る。ＦＩＲフィルタからの出力は、二相変調信号のプリアンブルをフィルタタップに整合させることに基づきピーク最大値を提供し得る。４５８で、ＦＩＲフィルタからの出力が閾値と比較される。閾値は、例えば二相変調信号の振幅変動を補償するために、ディジタルサンプルの移動平均として生成され得る。ＦＩＲフィルタの出力は、閾値を有する第２のＦＩＲフィルタからの出力であり得る。比較は、それぞれのチャンネルのうちのより大きな相対的振幅に基づきデコードするための２つの二相変調チャンネルのうちの一つを選択するよう構成されるチャンネル選択コントローラの下流で成され得る。４６０で、ＦＩＲフィルタからの出力が閾値よりも大きいことに応答して、二相変調信号のデコードのために二相変調信号のプリアンブルが検出される。二相変調チャンネルは、その後、二相信号デコーダによりに適切にデコードされる。

本発明が関連する技術の当業者は、特許請求の範囲内で、説明された例示的な実施例に対し改変が成され得ること、及び多くの他の実施例が可能であることを理解し得る。

Claims (21)

1. 二相変調信号のプリアンブルを検出するための方法であって、当該方法は、
   二相変調信号の連続したディジタルサンプルを生成するため、前記二相変調信号をサンプリングレートでサンプリングすること、
   前記連続的なディジタルサンプルの各々を有限インパルス応答（ＦＩＲ）フィルタに反復的にシフトさせることであって、当該フィルタが、前記二相変調信号の前記プリアンブルの少なくとも一つの期間に関連する値を含むタップ重みを有するフィルタタップを含むこと、
   前記ディジタルサンプルの適切なサブセットが、各反復で前記フィルタタップの前記それぞれの適切なサブセットに関するＦＩＲフィルタに反復的にシフトされたことを数学的に評価することに基づき、前記ＦＩＲフィルタから出力を生成すること、
   前記ＦＩＲフィルタからの前記出力を閾値と比較すること、
   前記ＦＩＲフィルタからの前記出力が前記閾値よりも大きいことに応答して前記二相変調信号のデコードのため前記二相変調信号の前記プリアンブルを検出すること、
   を含む、方法。
2. 請求項１に記載の方法であって、
   前記連続的なディジタルサンプルの各々を反復的にシフトさせることが、前記連続的なディジタルサンプルの各々を第１のＦＩＲフィルタに反復的にシフトさせることを含み、
   前記ＦＩＲフィルタから前記出力を生成することが、前記第１のＦＩＲフィルタから前記出力を生成することを含み、
   前記方法がさらに、前記二相変調信号に関連するノイズを実質的に補償する第２の出力を生成するため、各反復で前記第１のＦＩＲフィルタの前記出力を第２のＦＩＲフィルタにシフトさせることを含み、
   前記ＦＩＲフィルタからの前記出力を比較することが、前記第２のＦＩＲフィルタからの前記出力を前記閾値と比較することを含む、
   方法。
3. 請求項２に記載の方法であって、前記第１のＦＩＲフィルタの前記出力を前記第２のＦＩＲフィルタにシフトさせることが、前記第１のＦＩＲフィルタの前記出力を、交互の論理遷移の各々でタップに関連する非ゼロ値と、残りのタップに関連するゼロ値とを有する一セットのタップ重みを含む前記第２のＦＩＲフィルタにシフトさせることを含む、方法。
4. 請求項１に記載の方法であって、
   前記出力を生成することが、
   前記ＦＩＲフィルタにシフトされた新たなディジタルサンプルと、前記ＦＩＲフィルタからシフトされたディジタルサンプルと、それぞれのフィルタタップに関連する前記二相変調信号の前記プリアンブルの論理遷移に関連するそれぞれのフィルタタップにシフトされるディジタルサンプルとを評価することと、
   前記評価の和を、前記ＦＩＲフィルタの前記出力の直前の値に加えることと、
   を含む、方法。
5. 請求項１に記載の方法であって、
   前記二相変調信号の前記プリアンブルの検出を判定することが、前記ＦＩＲフィルタからのピーク最大出力の一つが前記閾値よりも大きいことに応答して、前記二相変調信号の前記プリアンブルの前記フィルタタップとの整合を判定することを含み、
   前記方法がさらに、
   前記二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを検出するため、複数の連続的なピーク最大出力の各々の間のディジタルサンプルをカウントすること、
   検出されたミスマッチの大きさを示す信号を生成すること、及び
   前記関連するトランスミッタのクロック周波数に収束するよう前記サンプリングレートを調節すること、
   を含む、方法。
6. 請求項１に記載の方法であって、
   前記二相変調信号をサンプリングすることが、第１の連続的なディジタルサンプルと第２の連続的なディジタルサンプルとを生成するため、前記サンプリングレートで第１の二相変調チャンネルと第２の二相変調チャンネルとをサンプリングすることを含み、
   前記連続的なディジタルサンプルの各々を反復的にシフトさせることが、前記第１の連続的なディジタルサンプルの各々を、第１のＦＩＲフィルタ及び第２のＦＩＲフィルタに反復的にシフトさせることを含み、
   前記方法がさらに、
   前記第１のＦＩＲフィルタの出力を前記第２のＦＩＲフィルタの出力と比較すること、
   前記第１及び第２の二相変調チャンネルの相対的な信号振幅に基づいて前記二相信号デコーダによってデコードするために、前記第１及び第２の二相変調チャンネルの一方を選択すること、及び
   前記選択に応答して、前記第１及び第２の二相変調チャンネルの他方を放棄すること、
   を含む、方法。
7. 二相通信レシーバシステムであって、
   二相変調信号のディジタルサンプルを生成するため、前記二相変調信号をサンプルするように構成されたアナログ・ディジタルコンバータ（ＡＤＣ）と、
   前記ディジタルサンプルに基づいて前記二相変調信号をデコードするように構成された二相信号デコーダと、
   出力を生成するため前記ディジタルサンプルを評価するように、かつ、前記出力に基づいて前記二相変調信号をデコードするため前記二相変調信号のプリアンブルを検出するように構成されたディジタルフィルタを含むプリアンブル検出器と、
   を含む、二相通信レシーバシステム。
8. 請求項７に記載のシステムであって、前記ディジタルフィルタが、前記二相変調信号の前記プリアンブルの少なくとも一つの期間に関連する値を含む一セットのタップ重みを有する有限インパルス応答（ＦＩＲ）フィルタとして構成される、システム。
9. 請求項８に記載のシステムであって、タップ重みの前記セットが、複数の正の第１の値と複数の負の第２の値との交互のパターンで配され、前記第１及び第２の値の各々が、前記ＦＩＲフィルタに増加的にシフトされる前記ディジタルサンプルのうちのそれぞれ一つに対応する、システム。
10. 請求項８に記載のシステムであって、前記ＦＩＲフィルタが、前記出力を生成するように前記ディジタルサンプルを評価するように構成され、前記出力を生成することが、各反復で、
    前記ＦＩＲフィルタにシフトされる新たなディジタルサンプルのそれぞれのタップ重みの積を加算すること、
    前記ＦＩＲフィルタからシフトアウトされる最後のディジタルサンプルのそれぞれのタップ重みの積を減算すること、及び
    前記出力の直前に値に対して、前記二相変調信号の前記プリアンブルの論理遷移に関連するそれぞれのフィルタタップにシフトされるディジタルサンプルのそれぞれのタップ重みの積を、加算することもしくは除算することのどちらか一方、
    による、システム。
11. 請求項７に記載のシステムであって、前記ディジタルフィルタが、第１のディジタルフィルタと第２のディジタルフィルタとを含む２段フィルタとして構成され、当該第２のディジタルフィルタが、前記第１のディジタルフィルタの前記出力をサンプルして、前記二相変調信号に関連するノイズを実質的に補償するよう第１のディジタルフィルタの出力を増幅しかつさらにフィルタリングをするように構成される、システム。
12. 請求項１１に記載のシステムであって、
    前記第１及び第２のディジタルフィルタが有限インパルス応答（ＦＩＲ）フィルタとして構成され、
    前記第１のディジタルフィルタが、前記二相変調信号の前記プリアンブルの少なくとも一つの期間に関連する値を含む一セットのタップ重みを含み、
    前記第２のディジタルフィルタが、交互の論理遷移の各々でのタップに関連する非ゼロ値と、残りのタップに関連するゼロ値とを含む一セットのタップ重みを含む、
    システム。
13. 請求項７に記載のシステムであって、
    前記ディジタルフィルタの前記出力が、前記二相変調信号の前記プリアンブルの前記期間の、前記ディジタルフィルタに関連する予めプログラムされたフィルタタップとの整合に対応するピーク最大値を有し、
    前記プリアンブル検出器が、ピーク最大値を検出するように、及び、前記二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを検出するために複数の連続したピーク最大値の各々の間のディジタルサンプルをカウントするように構成された同期コントローラを含み、
    前記ピーク検出器が、検出されたミスマッチに基づいて前記ＡＤＣのサンプリングレートを調節するよう構成される、
    システム。
14. 請求項１３に記載のシステムであって、前記同期コントローラが、前記ＡＤＣの前記サンプリングレートを前記関連するトランスミッタのクロック周波数に収束させるように調節するため、検出されたミスマッチの大きさに比例する前記ＡＤＣの前記サンプリングレートに対する調節量を示す信号を生成するように構成された比例／積分ループコントローラを含む、システム。
15. 請求項７に記載のシステムであって、
    前記プリアンブル検出器がさらに、前記ディジタルフィルタの前記出力を閾値と比較するよう構成されたプリアンブル比較器を含み、
    前記二相変調信号の前記プリアンブルの前記期間が、プリアンブル比較器が前記ディジタルフィルタの前記出力が前記閾値よりも大きいと判定することに応じて検出され、
    前記プリアンブル検出器がさらに、前記ディジタルサンプルの振幅に基づいて移動平均を有するような閾値を生成するように構成された閾値生成器を含む、
    システム。
16. 請求項７に記載のシステムであって、
    前記二相変調信号が、第１の変調チャンネルと第２の変調チャンネルとを含み、
    前記二相通信レシーバシステムがさらに、第１及び第２の二相変調チャンネルの相対的な信号振幅に基づいて前記二相信号デコーダによりデコードするため、前記第１及び第２の二相変調チャンネルの一方を選択するように構成されたチャンネル選択コントローラを含み、前記チャンネル選択コントローラが、前記選択に応答して前記第１及び第２の二相変調チャンネルの他方を放棄するように構成される、
    システム。
17. 請求項１６に記載のシステムであって、
    前記プリアンブル検出器が前記チャンネル選択コントローラを含み、
    前記ディジタルフィルタが、前記第１の二相変調チャンネルに関連する第１のディジタルフィルタと、前記第２の二相変調チャンネルに関連する第２のディジタルフィルタとを含み、
    前記チャンネル選択コントローラが、前記第１及び第２の二相変調チャンネルの一つを選択するために、前記第１のディジタルフィルタの出力を前記第２のディジタルフィルタの出力と比較するよう構成されるチャンネル比較器を含む、
    システム。
18. 請求項１７に記載のシステムであって、前記プリアンブル検出器が、前記第１及び第２のディジタルフィルタの少なくとも一つの出力をサンプルするよう構成された少なくとも一つのディジタルフィルタを含み、前記二相変調信号に関連するノイズを実質的に補償するよう前記第１及び第２のディジタルフィルタの少なくとも一つの出力を増幅及びさらなるフィルタリングをする、システム。
19. 請求項７の前記二相通信レシーバシステムを含む無線電力システムであって、前記無線電力システムが、
    一次インダクタに関連する一次電流を監視するよう構成されるレシーバを含む無線充電器であって、前記レシーバが請求項７の前記二相通信レシーバシステムを含む、前記無線充電器と、
    前記二相通信信号を、二次インダクタに関連する二次電流に変調するよう構成されるトランスミッタを含むポータブル電子デバイスであって、前記一次インダクタ及び二次インダクタが集合的に絶縁トランスフォーマを形成し、前記ポータブル電子デバイスにおいて電圧を生成するため、前記絶縁トランスフォーマが前記一次インダクタから前記二次インダクタへエネルギーを伝送するように構成される、前記ポータブル電子デバイスと、
    を含む、無線電力システム。
20. 二相通信レシーバシステムであって、
    二相変調信号に関連する第１の二相変調チャンネルと第２の二相変調チャンネルの振幅を比較するよう構成されたチャンネル選択コントローラであって、前記チャンネル選択コントローラがさらに、処理のために前記第１及び第２の二相変調チャンネルの一方を選択するように、及び、前記第１及び第２の二相変調チャンネルの相対的な振幅に基づいて前記第１及び第２の二相変調チャンネルの他方を放棄するように構成される、前記チャンネル選択コントローラと、
    前記選択された二相変調チャンネルのプリアンブルを検出するよう構成されるプリアンブル検出器と、
    前記選択された二相変調チャンネルをデコードするよう構成される二相信号デコーダと、
    を含む、二相通信レシーバシステム。
21. 二相通信レシーバシステムであって、
    二相変調信号のディジタルサンプルを生成するために前記二相変調信号をサンプルするように構成されたアナログ・ディジタルコンバータ（ＡＤＣ）と、
    前記ディジタルサンプルに基づいて前記二相変調信号をデコードするように構成された二相信号デコーダと、
    予めプログラムされたタップ重みを有するフィルタタップを含む有限インパルス応答（ＦＩＲ）フィルタを含むプリアンブル検出器であって、前記フィルタタップを用いて、前記二相変調信号のプリアンブルの期間の、前記フィルタタップへの整合に対応するピーク最大値を有する出力を生成するように前記ディジタルサンプルが評価される、前記プリアンブル検出器と、
    前記ピーク最大値に基づいて前記二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを検出するように、及び、前記二相通信レシーバシステムと関連するトランスミッタとの間のクロック周波数ミスマッチを実質的に補償するために前記検出されたミスマッチに基づいて、前記ＡＤＣのサンプリングレートを調節するように構成された同期コントローラと、
    を含む、二相通信レシーバシステム。