JP2014522614A5 - - Google Patents

Description

実施態様によると、本発明に係るデバイスの励起手段は、以下：
−ガード電位を基準とするオシレーターによって通電し、そしてグラウンド電位を基準とする電圧フォロワ−バッファ、
−グラウンド電位を基準とするオシレーター、
のコンポーネントセットの１つをさらに含むことができる。

チップ２１、２２間の接続２９は、取得領域３８への電源の送達(les transferts d'alimentation)３５、並びに取得領域３８と処理領域３９の間のデータ転送３６を含む。

チップ４０の基板５０は、ガード電位に接続されている。この構成では、取得領域３８及び処理領域３９の全てをカバーし、そして、寄生容量に対する感受性の有意な減少を可能とするガードプレーン(plan de garde)を生成する利点を有する。

取得領域３８への電源の送達３５、並びに取得領域３８及び処理領域３９との間のデータ転送３６は、チップ４０上で生ずる。

図６を参照すると、チップ４０は、３ウェル技術(technique a trois caissons)によるＣＭＯＳ技術を用いて生産される。それは：
ガード電位４で接続されている基板５０に相当する第一Ｐドープウェル５０、
第二Nドープウェル６０、
第二ウェル６０に含まれ、そして取得領域３８及び処理領域３９のコンポ―ネント６３、６４を含む、第三Ｐドープウェル６１及び第三Ｎドープウェル６２、
を含む。

Claims (2)

1. ガード電位（４）を電気的に基準とし、そして容量電極（１０）に接続可能な、第一電子システム（１）と；
   グラウンド電位（５）を電気的に基準とし、そして、接続手段（６）によって前記第一電子システム（１）に接続された第二電子システム（２）と；
   これらの電位（４，５）間にＡＣ電圧差を課すように、前記ガード電位（４）及びグラウンド電位（５）にそれぞれ接続された励起手段（３，７）と；
   を含む容量測定デバイスであって、
   前記容量測定デバイスが、グラウンドを基準とする集積回路（２０）をさらに含み、前記集積回路（２０）が、
   ガード電位（４）を基準とし、前記第一電子システム（１）が実施される第一設置領域（３８）；及び
   グラウンド電位（５）を基準とし、前記第二電子システム（２）が実施される第二設置領域（３９）；
   を含むことを特徴とする、前記容量測定デバイス。
2. 前記励起手段が、さらに、
   −ガード電位（４）を基準とするオシレーター（３）によって通電し、そしてグラウンド電位（５）を基準とするボルテージフォロワ−バッファ（７）；
   −グラウンド電位（５）を基準とするオシレーター；
   のコンポーネントセットの１つを含むことを特徴とする、請求項１〜１２のいずれか１項に記載のデバイス。