JP2014205615A - 立方晶炭化珪素半導体基板及び立方晶炭化珪素層 - Google Patents

立方晶炭化珪素半導体基板及び立方晶炭化珪素層 Download PDF

Info

Publication number
JP2014205615A
JP2014205615A JP2014111015A JP2014111015A JP2014205615A JP 2014205615 A JP2014205615 A JP 2014205615A JP 2014111015 A JP2014111015 A JP 2014111015A JP 2014111015 A JP2014111015 A JP 2014111015A JP 2014205615 A JP2014205615 A JP 2014205615A
Authority
JP
Japan
Prior art keywords
silicon carbide
cubic
crystal silicon
substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2014111015A
Other languages
English (en)
Inventor
幸宗 渡邉
Yukimune Watanabe
幸宗 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014111015A priority Critical patent/JP2014205615A/ja
Publication of JP2014205615A publication Critical patent/JP2014205615A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】結晶欠陥の少ない高品質なエピタキシャル膜が形成された立方晶炭化珪素半導体基板を提供する。
【解決手段】シリコン基板11と、シリコン基板11の上に立方晶炭化珪素がエピタキシャル成長して形成された立方晶炭化珪素エピタキシャル膜12と、を含み、立方晶炭化珪素エピタキシャル膜12は、シリコン基板11においてミラー指数(100)で表される結晶面である第1の面11aの上に形成され、シリコン基板11においてミラー指数[100]で表される第1の軸L1に対して、立方晶炭化珪素エピタキシャル膜12においてミラー指数[100]で表される第2の軸L2が、シリコン基板11においてミラー指数[011]で表される第1の方向に所定の角度Θ傾いた状態で形成されている。
【選択図】図1

Description

本発明は、立方晶炭化珪素半導体基板等に関するものである。
ワイドバンドギャップ半導体である炭化珪素(SiC)は、従来のシリコン(Si)と比べて2倍以上のバンドギャップを有しており、高耐圧デバイス用の材料として注目されている。このSiCは結晶形成温度がSiと比べて高温であるため液相からの引上げ法による単結晶インゴットの形成が困難であり、昇華法による単結晶インゴットの形成がなされている。しかしながら、昇華法においては大口径で結晶欠陥の少ないSiC基板を形成することが非常に難しい。このため、現在市販化されているSiC基板の口径は3〜4インチであり、その価格も非常に高価になっている。
SiCの種類には、その結晶構造によって、立方晶(3C‐SiC)や六方晶(4H‐SiC、6H‐SiC)のSiCがある。この中でも立方晶の結晶構造を有するSiC(3C‐SiC)は比較的に低温で形成可能であり、Si基板上に直接エピタキシャル成長を行うことができる。そこで、SiC基板の大口径化の手段としてSi基板の上面に3C‐SiCを結晶成長させるヘテロエピタキシャル技術が検討されている。ところが、Si、3C‐SiCの格子定数はそれぞれ0.543nm、0.436nmと約20%の差があるため、結晶欠陥の少ない高品質なエピタキシャル膜を得ることが難しい。このような格子定数の差を緩和する目的で、Siと3C‐SiCとの間にバッファー層を設ける技術が各種検討されている。
例えば、特許文献1では、Si基板上に3C‐SiCをエピタキシャル成長させる際に、BP(リン化ホウ素)をバッファー層として用いている。BPの格子定数は0.454nmであるため3C‐SiCの0.436nmに近い。
また、特許文献2では、Si基板上に3C‐SiCをエピタキシャル成長させる際に、ZrO2(二酸化ジルコニウム)を主成分とする酸化物薄膜をバッファー層として用いている。ZrO2の格子定数は0.515nmであるためSiの0.543nmに近い。
このように特許文献1及び2では、格子定数がSiの0.543nmと3C‐SiCの0.436nmとの間にある材料をバッファー層として用いることで、Siと3C‐SiCとの間の格子不整合による結晶欠陥を抑制している。
一方、特許文献3では、六方晶の結晶構造を有するSiC基板上に窒化物半導体を結晶成長させた窒化物半導体素子において、SiC基板の成長面として無極性のM面(10−10)を用い、Si基板のm軸と窒化物半導体のm軸との間にオフ角を生じさせた状態で窒化物半導体が形成されている。これにより、自発分極やピエゾ分極によるキャリア空乏化を低減させ、駆動電圧を安定化させるとともに、窒化物半導体の成膜の平坦性を向上させている。
特開2003−81695号公報 特開平8−109099号公報 特開2007−324421号公報
しかしながら、特許文献1及び2では、Siと3C‐SiCとの間の格子定数の差が完全に解消されないため、Siと3C‐SiCとの間の格子不整合による結晶欠陥を抑制するにも限界がある。一方、特許文献3は、六方晶のSiC基板上に窒化物半導体を結晶成長させる構造に限定された技術であり、他の結晶構造や材料の組み合わせには適用できない。また、Si基板上面に3C‐SiCをエピタキシャル成長させる技術については何も記載されていない。
本発明の一態様は、結晶欠陥の少ない高品質なエピタキシャル膜が形成された立方晶炭化珪素半導体基板を提供するものである。
上記の課題を解決するため、本発明の立方晶炭化珪素半導体基板は、シリコン基板と、前記シリコン基板の上に立方晶炭化珪素がエピタキシャル成長して形成された立方晶炭化珪素エピタキシャル膜と、を含み、前記立方晶炭化珪素エピタキシャル膜は、前記シリコン基板においてミラー指数(100)で表される結晶面である第1の面の上に形成され、前記立方晶炭化珪素エピタキシャル膜は、前記シリコン基板を熱処理することによりエピタキシャル成長に必要なシリコン原料が前記シリコン基板から供給されることにより形成され、前記シリコン基板においてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素エピタキシャル膜においてミラー指数[100]で表される第2の軸が、前記シリコン基板においてミラー指数[011]で表される第1の方向、前記シリコン基板においてミラー指数[01−1]で表される第2の方向、前記シリコン基板においてミラー指数[0−1−1]で現される第3の方向、前記シリコン基板においてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に1.5度から6.5度傾いた状態で形成されていることを特徴とする。
上記の課題を解決するため、本発明の立方晶炭化珪素半導体基板は、シリコン基板と、前記シリコン基板の上に立方晶炭化珪素がエピタキシャル成長して形成された立方晶炭化珪素エピタキシャル膜と、を含み、前記立方晶炭化珪素エピタキシャル膜は、前記シリコン基板においてミラー指数(100)で表される結晶面である第1の面の上に形成され、前記シリコン基板においてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素エピタキシャル膜においてミラー指数[100]で表される第2の軸が、前記シリコン基板においてミラー指数[011]で表される第1の方向、前記シリコン基板においてミラー指数[01−1]で表される第2の方向、前記シリコン基板においてミラー指数[0−1−1]で現される第3の方向、前記シリコン基板においてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に所定の角度傾いた状態で形成されていることを特徴とする。
本願発明者は、鋭意研究の結果、シリコン基板における第1の軸に対してエピタキシャル膜における第2の軸がミラー指数[100]で表される方向と等価な4つの方向のうちいずれか1つの方向に所定の角度傾いた状態で、シリコン基板の結晶面(第1の面)にエピタキシャル膜を形成することができることを見出した。そして、この立方晶炭化珪素半導体基板(第1の軸と第2の軸とが所定の角度傾いている構造)と従来の立方晶炭化珪素半導体基板(第1の軸と第2の軸とが一致している構造)とを断面透過電子像(TEM:Transmission Electron Microscopy)を用いて比較したところ、従来のものよりも結晶欠陥の少ない高品質なエピタキシャル膜が得られることがわかった。したがって、この構成によれば、結晶欠陥の少ない高品質なエピタキシャル膜が形成された立方晶炭化珪素半導体基板が提供できる。
また、本発明においては、前記所定の角度の範囲が、1.5度から6.5度であることが望ましい。
本願発明者は、本発明に係る立方晶炭化珪素半導体基板(第1の軸と第2の軸とが所定の角度傾いている構造)においてシリコン基板とエピタキシャル膜の界面付近を電子線回折像を用いて観測したところ、所定の角度の範囲が1.5度から6.5度であることを見出した。したがって、所定の角度の範囲が1.5度から6.5度であることにより、結晶欠陥の少ない高品質なエピタキシャル膜が形成された立方晶炭化珪素半導体基板が提供できる。
本発明の一態様の立方晶炭化珪素半導体基板は、単結晶シリコンを含む基板と、前記単結晶シリコンを覆う立方晶炭化珪素層と、を含み、前記単結晶シリコンにおいてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素層においてミラー指数[100]で表される第2の軸が、前記単結晶シリコンにおいてミラー指数[011]で表される第1の方向、前記単結晶シリコンにおいてミラー指数[01−1]で表される第2の方向、前記単結晶シリコンにおいてミラー指数[0−1−1]で現される第3の方向、前記単結晶シリコンにおいてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に1.5度から6.5度傾いていることを特徴とする。
上記の立方晶炭化珪素半導体基板は、単結晶シリコンを含む基板と、前記単結晶シリコンを覆う立方晶炭化珪素層と、を含み、前記単結晶シリコンのミラー指数(111)で表される面と前記立方晶炭化珪素層のミラー指数(111)で表される面との間の角度は、1.5度から6.5度の範囲であることを特徴とする立方晶炭化珪素半導体基板。
本発明の一態様の立方晶炭化珪素層は、単結晶シリコンを覆う立方晶炭化珪素層であって、前記単結晶シリコンにおいてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素層においてミラー指数[100]で表される第2の軸が、前記単結晶シリコンにおいてミラー指数[011]で表される第1の方向、前記単結晶シリコンにおいてミラー指数[01−1]で表される第2の方向、前記単結晶シリコンにおいてミラー指数[0−1−1]で現される第3の方向、前記単結晶シリコンにおいてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に1.5度から6.5度傾いていることを特徴とする。
上記の立方晶炭化珪素層は、単結晶シリコンを覆う立方晶炭化珪素層であって、前記単結晶シリコンのミラー指数(111)で表される面と前記立方晶炭化珪素層のミラー指数(111)で表される面との間の角度は、1.5度から6.5度の範囲であることを特徴とする。
本発明に係る立方晶炭化珪素半導体基板の概略構成を示す模式図である。 立方晶炭化珪素半導体基板の断面透過電子線画像である。 図2におけるシリコン基板とエピタキシャル膜の界面付近の拡大図である。 図2におけるシリコン基板とエピタキシャル膜の界面付近の電子線回折像である。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
図1は、本発明に係る立方晶炭化珪素半導体基板の概略構成を示す模式図である。図1(a)は立方晶炭化珪素半導体基板の概略構成断面図、図1(b)は立方晶炭化珪素半導体基板の概略構成斜視図である。ここで、図1(b)に示すミラー指数では、負の成分を持つ方向は数字の上にバーをつけているが、本明細書中においては便宜上数字と並列に記載する(例えば[01−1])。図1に示すように、立方晶炭化珪素半導体基板1は、シリコン基板11と、シリコン基板11の上面に立方晶炭化珪素(3C‐SiC)がエピタキシャル成長して形成された立方晶炭化珪素エピタキシャル膜12(以下、単にエピタキシャル膜12と略記する。)と、を具備して構成されている。
シリコン基板11は、例えば、CZ法(チョクラルスキー法)により引上げられたシリコン単結晶インゴットをスライス、研磨して形成されている。このシリコン基板11の上面はミラー指数(100)で表される結晶面である第1の面11aを成している。また、第1の面11aの結晶軸が数度傾いたオフセット基板を用いてもよい。なお、本実施形態では、シリコン基板11としてシリコン単結晶基板を用いるがこれに限らない。例えば、ガラス、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものでもよい。本願明細書において、シリコン単結晶基板、また例えば、ガラス、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものをシリコン基板という。
エピタキシャル膜12は、シリコン基板11の結晶面である第1の面11aの上に形成されている。エピタキシャル膜12は、立方晶炭化珪素(3C‐SiC)がエピタキシャル成長して形成された半導体膜である。3C‐SiCは、バンドギャップ値が2.2eV以上と広く、熱伝導率や絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。
このエピタキシャル膜12は、シリコン基板11においてミラー指数[100]で表される第1の軸L1に対して、エピタキシャル膜12においてミラー指数[100]で表される第2の軸L2が、シリコン基板11においてミラー指数[011]で表される第1の方向、シリコン基板11においてミラー指数[01−1]で表される第2の方向、シリコン基板11においてミラー指数[0−1−1]で表される第3の方向、シリコン基板11においてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に所定の角度Θ傾いた状態で形成されている。本実施形態では、エピタキシャル膜12は、第1の軸L1に対して第2の軸L2が第1の方向に所定の角度Θ傾いた状態で形成されている。なお、エピタキシャル膜12は、第1の軸L1に対して第2の軸L2が第2の方向あるいは第3の方向、第4の方向に所定の角度Θ傾いた状態で形成されていてもよい。また、所定の角度Θは1.5度以上、6.5度以下の範囲になっている。
ここで、第1の方向、第2の方向、第3の方向、第4の方向はそれぞれシリコン基板11における第1の軸L1に垂直な方向であり、第1の軸L1を回転対称軸としたときに4回回転対称となる方向である。つまり、これら第1の方向、第2の方向、第3の方向、第4の4つの方向は互いに等価な方向となっている。
本願発明者は、鋭意研究の結果、シリコン基板11の第1の面11aにエピタキシャル膜12を所定の製造条件で成膜することで、シリコン基板11における第1の軸L1に対してエピタキシャル膜12における第2の軸L2が上述した4つの方向のうちいずれか1つの方向に所定の角度Θ傾いた状態で、エピタキシャル膜12を形成することができることを見出した。そして、このように製造された立方晶炭化珪素半導体基板1(第1の軸と第2の軸とが所定の角度傾いている構造)と従来の立方晶炭化珪素半導体基板(第1の軸と第2の軸とが一致している構造)との断面透過電子像(TEM:Transmission Electron Microscopy)を比較したところ、従来のものよりも結晶欠陥の少ない高品質なエピタキシャル膜12が得られることが確認できた。以下、本願発明者が行った実験により得られた本発明に係る立方晶炭化珪素半導体基板1と従来の立方晶炭化珪素半導体基板との断面透過電子像の比較結果について、本発明に係る立方晶炭化珪素半導体基板1の製造方法、従来の立方晶炭化珪素半導体基板の製造方法を含めて説明する。
図2は、本発明に係る立方晶炭化珪素半導体基板と従来の立方晶炭化珪素半導体基板との断面透過電子像を示す図である。図2(a)は本発明に係る立方晶炭化珪素半導体基板の断面透過電子像である。図2(b)は従来の立方晶炭化珪素半導体基板の断面透過電子像である。
図2に示すように、従来の立方晶炭化珪素半導体基板(図2(b)参照)では、エピタキシャル膜(SiC)に積層欠陥が無数に形成され、エピタキシャル膜全体に欠陥が発生していることがわかる。これに対し、本発明の立方晶炭化珪素半導体基板(図2(a)参照)では、エピタキシャル膜(SiC)に積層欠陥が数本形成されているものの、その他の部分では欠陥が発生しておらず結晶欠陥の少ない高品質なエピタキシャル膜が形成されていることがわかる。
ここで、本発明に係る立方晶炭化珪素半導体基板の製造方法について説明する。先ず、シリコン基板を真空チャンバーに収容し、真空雰囲気下、処理温度750℃、処理時間5minの条件で熱処理する。この熱処理により、シリコン基板表面は清浄化され、シリコン基板表面に付着した不純物は除去される。次に、シリコン基板の温度を600℃まで降温する。そして、エピタキシャル膜の原料ガスであるプロパンガスを真空チャンバー内に30sccm導入し、シリコン基板の温度を1000℃まで上昇させて3hour維持する。このとき、エピタキシャル成長に必要なシリコン原料はシリコン基板から供給される。これにより、シリコン基板における第1の軸に対してエピタキシャル膜における第2の軸が上述した4つの方向のうちいずれか1つの方向に所定の角度傾いた状態で、エピタキシャル膜が形成された立方晶炭化珪素半導体基板を得ることができる。
一方、従来の立方晶炭化珪素半導体基板の製造方法について説明する。先ず、シリコン基板を真空チャンバーに収容し、真空雰囲気下、処理温度750℃、処理時間5minの条件で熱処理する。この熱処理により、シリコン基板表面は清浄化され、シリコン基板表面に付着した不純物は除去される。次に、シリコン基板の温度を600℃まで降温する。そして、エピタキシャル膜の原料ガスであるモノメチルシランガスを真空チャンバー内に2sccm導入し、シリコン基板の温度を1050℃まで上昇させて5hour維持する。これにより、シリコン基板における第1の軸とエピタキシャル膜における第2の軸とが一致した状態で、エピタキシャル膜が形成された立方晶炭化珪素半導体基板を得ることができる。
図3は、図2のシリコン基板とエピタキシャル膜の界面付近の拡大図(要部拡大図)である。図3(a)は本発明に係る立方晶炭化珪素半導体基板の断面透過電子像の要部拡大図である。図3(b)は従来の立方晶炭化珪素半導体基板の断面透過電子像の要部拡大図である。図3(a)において、Si(111)はシリコン基板においてミラー指数(111)で表される面、SiC(111)はエピタキシャル膜においてミラー指数(111)で表される面、を示している。
図3に示すように、従来の立方晶炭化珪素半導体基板(図3(b)参照)では、エピタキシャル膜(SiC)に積層欠陥が高密度に形成されていることがわかる。これに対し、本発明の立方晶炭化珪素半導体基板(図3(a)参照)では、エピタキシャル膜(SiC)に全く積層欠陥が形成されておらず結晶欠陥の少ない高品質なエピタキシャル膜が形成されていることがわかる。また、Si(111)とSiC(111)とが所定の角度傾いていることが確認される。
図4は、図2におけるシリコン基板とエピタキシャル膜の界面付近(要部)の電子線回折像である。図4(a)は本発明に係る立方晶炭化珪素半導体基板の要部電子線回折像である。図4(b)は従来の立方晶炭化珪素半導体基板の要部電子線回折像である。
電子線回折像では、観測範囲内で欠陥の無い単結晶の場合、それぞれの結晶面に関係した輝点(スポット)が観測される。スポットの中心(000)からの距離は、結晶面間隔の逆数に比例し、中心(000)からの方向は結晶面方向を示している。本図はシリコン基板とエピタキシャル膜の界面付近を観測しているため、シリコン基板におけるスポットとエピタキシャル膜におけるスポットとが重なって観測されている。図4において、Si{111}はシリコン基板においてミラー指数{111}で表される面に関係したスポット、SiC{111}はエピタキシャル膜においてミラー指数{111}で表される面に関係したスポット、を示している。
図4に示すように、従来の立方晶炭化珪素半導体基板(図4(b)参照)では、Si{111}とSiC{111}とが中心(000)から同一方向に観測されている。すなわち、シリコン基板における第1の軸とエピタキシャル膜における第2の軸とが一致した状態で、エピタキシャル膜が形成されていることがわかる。
これに対し、本発明の立方晶炭化珪素半導体基板(図4(a)参照)では、Si{111}とSiC{111}とが中心(000)から所定の角度ずれて観測されている。この所定の角度は、中心(000)とSi{111}とを通る実線と、中心(000)とSiC{111}とを通る実線との成す角度から求められ、4度である。また、Si{111}とSiC{111}とは幅(スポット径)を有しており、この幅は本発明における所定の角度の範囲を示している。この所定の角度の範囲は、所定の角度に対して、中心(000)とSi{111}とを通る破線と、中心(000)とSiC{111}とを通る破線との成す角度を足し合わせることで求められ、4±2.5度(1.5度以上、6.5度以下)である。
本発明の立方晶炭化珪素半導体基板1によれば、結晶欠陥の少ない高品質なエピタキシャル膜12が形成された立方晶炭化珪素半導体基板1が提供できる。本願発明者は、鋭意研究の結果、シリコン基板11における第1の軸L1に対してエピタキシャル膜12における第2の軸L2がミラー指数[100]で表される方向と等価な4つの方向のうちいずれか1つの方向に所定の角度Θ傾いた状態で、シリコン基板11の結晶面である第1の面11aにエピタキシャル膜12を形成することができることを見出した。そして、この立方晶炭化珪素半導体基板1(第1の軸と第2の軸とが所定の角度傾いている構造)と従来の立方晶炭化珪素半導体基板(第1の軸と第2の軸とが一致している構造)とを断面透過電子像(TEM:Transmission Electron Microscopy)を用いて比較したところ、従来のものよりも結晶欠陥の少ない高品質なエピタキシャル膜が得られることがわかった。
また、本願発明者は、本発明に係る立方晶炭化珪素半導体基板1(第1の軸と第2の軸とが所定の角度傾いている構造)においてシリコン基板11とエピタキシャル膜12の界面付近を電子線回折像を用いて観測したところ、所定の角度が1.5度以上、6.5度以下であることを見出した。
なお、本発明の立方晶炭化珪素半導体基板においては、エピタキシャル膜12がミラー指数[100]で表される第2の軸L2を中心に回転した状態で形成されていてもよい。つまり、上述したシリコン基板11における4つの方向(第1の方向、第2の方向、第3の方向、第4の方向)に対して、エピタキシャル膜12における4つの方向(エピタキシャル膜12においてミラー指数[011]で表される第5の方向、エピタキシャル膜12においてミラー指数[01−1]で表される第6の方向、エピタキシャル膜12においてミラー指数[0−1−1]で現される第7の方向、エピタキシャル膜12においてミラー指数[0−11]で表される第8の方向)がずれた状態で形成されていてもよい。
このような構成においても、結晶欠陥の少ない高品質なエピタキシャル膜12が形成された立方晶炭化珪素半導体基板1が提供できる。
1…立方晶炭化珪素半導体基板、11…シリコン基板、11a…第1の面、12…エピタキシャル膜(立方晶炭化珪素エピタキシャル膜)、L1…第1の軸、L2…第2の軸、Θ…所定の角度。

Claims (6)

  1. 単結晶シリコンを含む基板と、
    前記単結晶シリコンを覆う立方晶炭化珪素層と、
    を含み、
    前記単結晶シリコンにおいてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素層においてミラー指数[100]で表される第2の軸が、前記単結晶シリコンにおいてミラー指数[011]で表される第1の方向、前記単結晶シリコンにおいてミラー指数[01−1]で表される第2の方向、前記単結晶シリコンにおいてミラー指数[0−1−1]で現される第3の方向、前記単結晶シリコンにおいてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に1.5度から6.5度傾いていることを特徴とする立方晶炭化珪素半導体基板。
  2. 前記立方晶炭化珪素層はエピタキシャル成長されたことを特徴とする請求項1に記載の立方晶炭化珪素半導体基板。
  3. 前記単結晶シリコンは、表面がミラー指数(100)で表される面であることを特徴とする請求項1または2に記載の立方晶炭化珪素半導体基板。
  4. 単結晶シリコンを含む基板と、
    前記単結晶シリコンを覆う立方晶炭化珪素層と、
    を含み、
    前記単結晶シリコンのミラー指数(111)で表される面と前記立方晶炭化珪素層のミラー指数(111)で表される面との間の角度は、1.5度から6.5度の範囲であることを特徴とする立方晶炭化珪素半導体基板。
  5. 単結晶シリコンを覆う立方晶炭化珪素層であって、
    前記単結晶シリコンにおいてミラー指数[100]で表される第1の軸に対して、前記立方晶炭化珪素層においてミラー指数[100]で表される第2の軸が、前記単結晶シリコンにおいてミラー指数[011]で表される第1の方向、前記単結晶シリコンにおいてミラー指数[01−1]で表される第2の方向、前記単結晶シリコンにおいてミラー指数[0−1−1]で現される第3の方向、前記単結晶シリコンにおいてミラー指数[0−11]で表される第4の方向、のうちいずれか1つの方向に1.5度から6.5度傾いていることを特徴とする立方晶炭化珪素層。
  6. 単結晶シリコンを覆う立方晶炭化珪素層であって、
    前記単結晶シリコンのミラー指数(111)で表される面と前記立方晶炭化珪素層のミラー指数(111)で表される面との間の角度は、1.5度から6.5度の範囲であることを特徴とする立方晶炭化珪素層。
JP2014111015A 2014-05-29 2014-05-29 立方晶炭化珪素半導体基板及び立方晶炭化珪素層 Withdrawn JP2014205615A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014111015A JP2014205615A (ja) 2014-05-29 2014-05-29 立方晶炭化珪素半導体基板及び立方晶炭化珪素層

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014111015A JP2014205615A (ja) 2014-05-29 2014-05-29 立方晶炭化珪素半導体基板及び立方晶炭化珪素層

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009230372A Division JP5556112B2 (ja) 2009-10-02 2009-10-02 立方晶炭化珪素半導体基板

Publications (1)

Publication Number Publication Date
JP2014205615A true JP2014205615A (ja) 2014-10-30

Family

ID=52119518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014111015A Withdrawn JP2014205615A (ja) 2014-05-29 2014-05-29 立方晶炭化珪素半導体基板及び立方晶炭化珪素層

Country Status (1)

Country Link
JP (1) JP2014205615A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136511A (ja) * 1986-11-27 1988-06-08 Sharp Corp ヘテロエピタキシヤル成長法
JPS63139096A (ja) * 1986-11-27 1988-06-10 Sharp Corp 炭化珪素単結晶の製造方法
JPH06157190A (ja) * 1992-11-20 1994-06-03 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63136511A (ja) * 1986-11-27 1988-06-08 Sharp Corp ヘテロエピタキシヤル成長法
JPS63139096A (ja) * 1986-11-27 1988-06-10 Sharp Corp 炭化珪素単結晶の製造方法
JPH06157190A (ja) * 1992-11-20 1994-06-03 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法
JPH0982643A (ja) * 1995-09-14 1997-03-28 Matsushita Electric Ind Co Ltd 炭化珪素薄膜の製造方法

Similar Documents

Publication Publication Date Title
JP6584428B2 (ja) 炭化珪素単結晶の製造方法及び炭化珪素単結晶基板
JP5632360B2 (ja) 低角度で軸を離れた炭化ケイ素基板上でのエピタキシャル成長、及び、それによって作られた半導体素子
JP5472012B2 (ja) 炭化珪素単結晶の製造方法
JP6233058B2 (ja) 炭化珪素半導体基板の製造方法
EP2924150B1 (en) ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE
JP6120742B2 (ja) 単結晶インゴットの製造方法、単結晶基板の製造方法、および半導体装置の製造方法
JP6569727B2 (ja) C面GaN基板
JP6248532B2 (ja) 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置
JP2010076967A (ja) 炭化ケイ素基板の製造方法および炭化ケイ素基板
KR102523231B1 (ko) C 면 GaN 기판
Yao et al. Structurally and chemically compatible BiInSe 3 substrate for topological insulator thin films
JP6013410B2 (ja) Ga2O3系単結晶基板
WO2015147101A1 (ja) β-Ga2O3単結晶層の製造方法、β―Ga2O3単結晶層付きサファイア基板、β―Ga2O3自立単結晶及びその製造方法
JP5556112B2 (ja) 立方晶炭化珪素半導体基板
JP6489191B2 (ja) 炭化珪素半導体基板
JP4157326B2 (ja) 4h型炭化珪素単結晶インゴット及びウエハ
JP2014205615A (ja) 立方晶炭化珪素半導体基板及び立方晶炭化珪素層
WO2019003668A1 (ja) SiCエピタキシャルウェハ及びその製造方法
WO2017110550A1 (ja) SiCエピタキシャルウェハの製造方法
Shih et al. Improvement of M-plane GaN thin film grown on pre-annealing β-LiGaO2 (100) substrate
WO2015097852A1 (ja) 単結晶SiCエピタキシャル膜の形成方法
JP2017114728A (ja) SiC単結晶の製造方法及びSiC単結晶
JP6647040B2 (ja) 種結晶、種結晶の製造方法、SiCインゴットの製造方法及びSiCウェハの製造方法
JP2015078094A (ja) SiC層の形成方法、3C−SiCエピタキシャル基板の製造方法、および3C−SiCエピタキシャル基板
Kusumori et al. Reduction in double-positioning boundaries in 3C–SiC epitaxial films fabricated on Si (111) substrates

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20150507