JP2014202575A - 磁界プローブ、及び磁界プローブの製造方法 - Google Patents

Abstract

【課題】 電界成分の影響を受け難い磁界プローブを提供する。【解決手段】 基板に形成されたビアホール内に中心導体が配置される。平面視において、静電シールドが中心導体を取り囲む。基板の厚さ方向に関して、静電シールドの一部分にギャップが設けられている。中心導体は、基板に形成された他のビアホール内に配置された測定対象電流路と磁気的に結合する。【選択図】 図１

Description

本発明は、基板に組み込まれた磁界プローブ、及び磁界プローブの製造方法に関する。

電子機器において、プリント基板に形成された配線を流れる電流を計測することは、機器の動作制御や特性評価の点で重要である。この電流を計測するために、電流に起因して発生する磁界を計測する磁界プローブが用いられる。

特許文献１に、ループアンテナを用いた磁界プローブが開示されている。特許文献１に開示された磁界プローブは、相互に直交する開口面を有する２つのループパターンを含む。２つのループパターンが互いに接続されて、１本の導体線路を形成している。２つのループパターンの出力信号を、１本の導体線路を用いて一緒に検出することができる。このため、２つの軸方向の磁界を、単一の出力信号により検出することが可能になる。

ループパターンを、測定対象の配線に近接させることにより、磁界を検出することができる。この磁界プローブは、基板上の任意の位置で磁界を検出することができる。その反面、基板の外部に磁界プローブが配置されるため、電子機器に組み込んで電子機器の動作制御に使用する用途には適さない。

特許文献２に、基板埋め込み型の磁界プローブが開示されている。特許文献２に開示された磁界プローブは、閉じた磁性体コア、及び磁性体コアに巻かれたコイルを含む。コイルは、配線パターンと、ビアホール内に充填された導電部材とにより構成される。

特開２０１１−２４１６８号公報 特開２００４−２１２３７５号公報

上述の磁界プローブを被測定物に近付けると、両者の間の浮遊容量により、容量性結合が生じる。このため、磁界プローブが電界成分の影響を受けてしまう。磁界プローブの感度を高くするために、ループパターンの面積や磁性体コアの面積を大きくすると、電界成分の影響が大きくなってしまう。磁界を測定するときに、電界成分の影響を受けると、高精度の磁界測定が困難になる。

本発明の目的は、電界成分の影響を受け難い磁界プローブ、及びその製造方法を提供することである。

本発明の一観点によると、
基板に形成されたビアホール内に配置された中心導体と、
平面視において前記中心導体を取り囲み、前記基板の厚さ方向に関して、一部分にギャップが設けられている静電シールドと
を有し、
前記中心導体は、前記基板に形成された他のビアホール内に配置された測定対象電流路と磁気的に結合する磁界プローブが提供される。

中心導体を静電シールドが取り囲んでいるため、外部電界等のノイズの影響を低減することができる。また、中心導体がビアホール内に配置されるため、基板面内に関して磁界プローブの占める面積を小さくすることができる。

前記静電シールドを円筒状の形状とし、前記中心導体と前記静電シールドとを同軸構造としてもよい。

前記静電シールドが、前記中心導体を取り囲む円周に沿って周方向に離散的に分布する複数の外部導体を含む構成としてもよい。外部導体の間隔を適切に設定することにより、外部導体を静電シールドとして機能させることができる。

前記中心導体と前記静電シールドとに電気的に接続され、前記中心導体と前記静電シールドとの間に発生する電気信号を検出する信号処理回路を、前記基板に実装してもよい。基板に信号処理回路を実装することにより、磁界プローブと信号処理回路と短い距離で接続することができる。これにより、ノイズの混入を低減させることができる。

前記中心導体と前記静電シールドとに電気的に接続された同軸コネクタを、前記基板に実装してもよい。同軸コネクタにより、磁界プローブと信号処理回路とを接続することができる。

前記基板に、ストリップライン構造またはマイクロストリップライン構造の伝送線路を形成し、前記伝送線路のグランド導体を前記静電シールドに接続し、伝送線路の線状導体を前記中心導体に接続してもよい。磁界プローブを、伝送線路を介して信号処理回路に接続することができる。

本発明の他の観点によると、
基板に第１のビアホールを形成する工程と、
前記第１のビアホールの側面上に、第１の導電膜を形成する工程と、
前記前記第１の導電膜で囲まれた空間に第１の絶縁部材を充填する工程と、
前記第１の絶縁部材に、第２のビアホールを形成する工程と、
前記第２のビアホール内に第１の中心導体を配置する工程と、
前記基板、前記第１の導電膜、前記第１の絶縁部材、及び前記第１の中心導体の上に、第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の、前記第１の中心導体に対応する位置に第３のビアホールを形成する工程と、
前記第３のビアホール内に、前記第１の中心導体に接続された第２の中心導体を配置する工程と、
前記第１の絶縁膜及び前記第２の中心導体の上に、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜の、前記第１のビアホールに対応する位置に、第４のビアホールを形成する工程と、
前記第４のビアホールの側面上に、前記第１の導電膜に接続された第２の導電膜を形成する工程と、
前記前記第２の導電膜で囲まれた空間に第２の絶縁部材を充填する工程と、
前記第２の絶縁部材に、第５のビアホールを形成する工程と、
前記第５のビアホール内に、前記第２の中心導体に接続された第３の中心導体を配置する工程と
を有する磁界プローブの製造方法が提供される。

中心導体を静電シールドが取り囲んでいるため、外部電界等のノイズの影響を低減することができる。また、中心導体がビアホール内に配置されるため、基板面内に関して磁界プローブの占める面積を小さくすることができる。

図１Ａは、実施例１による磁界プローブ及び測定対象電流路の斜視図であり、図１Ｂは、磁界プローブ及び測定対象電流路の等価回路図である。 図２Ａは、実施例１による磁界プローブ及び測定対象電流路の平断面図であり、図２Ｂは、図２Ａの一点鎖線２Ｂ−２Ｂにおける断面図である。 図３Ａ〜図３Ｄは、実施例１による磁界プローブの、製造途中段階における断面図である。 図３Ｅ〜図３Ｇは、実施例１による磁界プローブの、製造途中段階における断面図である。 図３Ｈ〜図３Ｊは、実施例１による磁界プローブの、製造途中段階における断面図である。 図３Ｋ〜図３Ｍは、実施例１による磁界プローブの、製造途中段階における断面図である。 図４は、実施例１による磁界プローブと信号処理回路との断面図である。 図５は、実施例１による磁界プローブと信号処理回路との、他の構成例の断面図である。 図６は、実施例１による磁界プローブと信号処理回路との、さらに他の構成例の断面図である。 図７は、実施例２による磁界プローブ及び測定対象電流路の斜視図である。 図８Ａは、実施例２による磁界プローブの平面図であり、図９Ｂは、所望の静電シールドを確保するための磁界プローブの寸法を示す図表である。

［実施例１］
図１Ａに、実施例１による磁界プローブ及び測定対象電流路の斜視図を示す。基板１８内に、磁界プローブ１０及び測定対象電流路２０が形成されている。磁界プローブ１０は、中心導体１１及び静電シールド１２を含む。中心導体１１は、基板１８に形成されたビアホール内に配置され、基板１８の厚さ方向に電流を流す。

静電シールド１２は、平面視において、中心導体１１を取り囲む。実施例１においては、静電シールド１２は円筒状の形状を有し、中心導体１１と静電シールド１２とが同軸構造を有する。基板１８の厚さ方向に関して、静電シールド１２の一部分にギャップ１３が設けられている。静電シールド１２は接地されている。

測定対象電流路２０は、基板１８に形成されたビアホール内に配置され、基板１８の厚さ方向に電流を流す。

図１Ｂに、磁界プローブ１０と測定対象電流路２０との等価回路図を示す。磁界プローブ１０の中心導体１１は、測定対象電流路２０と磁気的に結合している。測定対象電流路２０を流れる電流が変化すると、中心導体１１に、基板１８の厚さ方向の誘導起電力が発生する。この誘導起電力によって中心導体１１に流れる誘導電流を計測することにより、測定対象電流路２０を流れている電流の変化を算出することができる。

図２Ａに、磁界プローブ１０及び測定対象電流路２０の平断面図を示す。中心導体１１と静電シールド１２とが、同軸構造を構成する。磁界プローブ１０の近傍に、測定対象電流路２０が配置されている。

図２Ｂに、図２Ａの一点鎖線２Ｂ−２Ｂにおける断面図を示す。中心導体１１と測定対象電流路２０とが、基板１８を厚さ方向に貫通している。静電シールド１２が中心導体１１を取り囲んでいる。基板１８の厚さ方向に関して、静電シールド１２の一部分にギャップ１３が設けられている。

図３Ａ〜図３Ｍを参照して、実施例１による磁界プローブ１０（図１Ａ〜図２Ｂ）の製造方法について説明する。

図３Ａに示すように、誘電体からなるコア基板３０の両面に、複数の銅箔パターン３１が形成されている。銅箔パターン３１は、それぞれ測定対象電流路２０（図１Ａ）及び静電シールド１２（図１Ａ）が配置される領域を内包する。

図３Ｂに示すように、コア基板３０及び銅箔パターン３１を貫通するビアホール３３、３４を形成する。一方のビアホール３３は、静電シールド１２（図１Ａ）の外周面に整合する形状を有し、もう一方のビアホール３４は、測定対象電流路２０（図１Ａ）の外周面に整合する形状を有する。ビアホール３３、３４の形成には、例えばレーザ加工、フォトリソグラフィ等を適用することができる。これ以降の工程におけるビアホールの形成にも、例えばレーザ加工、フォトリソグラフィ等を適用することができる。

図３Ｃに示すように、ビアホール３３、３４を、それぞれフィルドビア３５、３６で埋め込む。フィルドビア３５、３６の形成には、例えばめっき法を適用することができる。これ以降の工程におけるフィルドビアの形成にも、めっき法を適用することができる。

図３Ｄに示すように、フィルドビア３５（図３Ｃ）の内部に、ビアホール３８を形成する。ビアホール３３の側面上に、フィルドビア３５の一部からなる導電膜３５Ａが残る。

図３Ｅに示すように、ビアホール３８を絶縁部材３９で埋め込む。図３Ｆに示すように、絶縁部材３９（図３Ｅ）の内部に、ビアホール４０を形成する。導電膜３５Ａの内側の側面に、絶縁部材３９の一部からなる絶縁膜３９Ａが残る。

図３Ｇに示すように、ビアホール４０をフィルドビア４１で埋め込む。図３Ｈに示すように、コア基板３０、導電膜３５Ａ、絶縁膜３９Ａ、フィルドビア３６、４１の上に、絶縁シートを貼り付けることにより、絶縁膜４５を形成する。なお、液状の樹脂を塗布した後、硬化させることにより絶縁膜４５を形成してもよい。

図３Ｉに示すように、絶縁膜４５に、ビアホール４７、４８を形成する。一方のビアホール４７は、フィルドビア４１に対応する位置に形成され、もう一方のビアホール４８は、フィルドビア３６に対応する位置に形成される。ビアホール４７、４８の底面に、それぞれフィルドビア４１、３６が露出する。

図３Ｊに示すように、ビアホール４７、４８を、それぞれフィルドビア５０、５１で埋め込む。図３Ｋに示すように、絶縁膜４５、及びフィルドビア５０、５１の上に、銅箔パターン付き絶縁シートを貼り付けることにより、絶縁膜５５を形成する。絶縁膜５５の上面には、複数の銅箔パターン５６が形成されている。一つの銅箔パターン５６は、導電膜３５Ａに対応する領域に配置され、もう一つの銅箔パターン５６は、フィルドビア５１に対応する領域に配置されている。

図３Ｌに示すように、絶縁膜５５及び銅箔パターン５６に、ビアホール５８、５９を形成する。一方のビアホール５８は、静電シールド１２（図１Ａ）の外周面に整合する形状
を有し、もう一方のビアホール５９は、測定対象電流路２０（図１Ａ）の外周面に整合する形状を有する。

図３Ｍに示すように、一方のビアホール５８内に、導電膜６０、絶縁膜６１、及びフィルドビア６２を形成し、もう一方のビアホール５９をフィルドビア６３で埋め込む。導電膜６０は、ビアホール５８の側面を覆う。絶縁膜６１は、導電膜６０の内周側の側面を覆う。フィルドビア６２は、絶縁膜６１で囲まれた空間に充填される。導電膜６０、絶縁膜６１、フィルドビア６２、６３の形成は、図３Ａ〜図３Ｇに示した手順と同様の手順で形成することができる。

フィルドビア４１、５０、及び６２が、中心導体１１（図１Ａ）を構成し、導電膜３５Ａ及び６０が、静電シールド１２（図１Ａ）を構成する。導電膜３５Ａと導電膜６０との間の、絶縁膜４５が配置された部分が、ギャップ１３（図１Ａ）に対応する。フィルドビア３６、５１、及び６３が、測定対象電流路２０（図１Ａ）を構成する。

実施例１による磁界プローブでは、中心導体１１（図１Ａ）の周囲に静電シールド１２（図１Ａ）が配置されているため、中心導体１１が周囲の電界の影響を受け難くなる。静電シールド１２にギャップ１３が設けられているため、測定対象電流路２０（図１Ａ）を流れる電流に起因して生ずる磁界の変化を検出することが可能である。

図４〜図６を参照して、磁界プローブ１０から検出信号を取り出す種々の構成について説明する。

図４に示した構成例では、磁界プローブ１０の直上に、信号処理回路を含む集積回路素子７０が実装される。集積回路素子７０は、はんだバンプ７１により、中心導体１１及び静電シールド１２に電気的に接続されると共に、基板１８に機械的に固定される。中心導体１１の、集積回路素子７０に接続されていない方の端部（図４において下端）は、静電シールド１２に短絡されている。信号処理回路は、中心導体１１と静電シールド１２との間に発生する電気信号を検出する。磁界プローブ１０と集積回路素子７０とが最短経路で接続されるため、外部電界等のノイズの影響を低減することができる。

図５に示した構成例では、同軸コネクタ７５が、磁界プローブ１０の直上に実装される。同軸コネクタ７５の中心導体が、磁界プローブ１０の中心導体１１に接続され、同軸コネクタ７５の外部導体が、磁界プローブ１０の静電シールド１２に接続される。同軸コネクタ７５と、信号処理回路７６とが、同軸ケーブル７７で接続される。中心導体１１の、同軸コネクタ７５に接続されていない方の端部（図５において下端）は、終端抵抗７８を介して静電シールド１２に接続される。終端抵抗７８により、磁界プローブ１０の下端は、無反射端となる。

磁界プローブ１０と同軸コネクタ７５とが最短経路で接続され、同軸コネクタ７５と信号処理回路７６とが同軸ケーブル７７で接続されるため、外部電界等のノイズの影響を低減することができる。また、図４に示した構成例と比較して、信号処理回路７６の配置の自由度が高まる。

図６に示した構成例では、磁界プローブ１０が、基板１８の上に配置された伝送線路８０を介して同軸コネクタ７５に接続される。伝送線路８０は、ストリップライン構造を有し、線状導体８１、及び線状導体８１を上下方向に挟むグランド導体８２を含む。線状導体８１は、磁界プローブ１０の中心導体１１と、同軸コネクタ７５の中心導体とを接続する。グランド導体８２は、磁界プローブ１０の静電シールド１２及び同軸コネクタ７５の外部導体に接続される。

図６に示した構成例では、磁界プローブ１０と同軸コネクタ７５とがストリップライン構造の伝送線路８０を介して接続されるため、同軸コネクタ７５の配置の自由度を高めることができる。線状導体８１の上及び下のグランド導体８２のうち一方のグランド導体８２を省略することにより、伝送線路８０をマイクロストリップライン構造としてもよい。

実施例１では、磁界プローブ１０の中心導体１１及び測定対象電流路２０を、中実の円柱形状としたが、中空の円筒形状としてもよい。

ギャップ１３（図１Ａ）の厚さ方向の寸法が大きくなりすぎると、十分な静電シールド効果が得られなくなってしまう。十分な静電シールド効果が得られるように、基板１８の厚さ方向に関して、ギャップ１３を狭くすることが好ましい。

［実施例２］
図７に、実施例２による磁界プローブ１０の斜視図を示す。以下、実施例１との相違点について説明し、同一の構成については説明を省略する。

実施例２においては、静電シールド１２が、中心導体１１を取り囲む円周に沿って周方向に離散的に分布する複数の外部導体１２Ａを含む。基板１８の厚さ方向に関して、外部導体１２Ａの各々の一部にギャップ１３が設けられている。複数の外部導体１２Ａの直径と間隔とを適切に設定すると、外部導体１２Ａが静電シールドとして機能する。

図８Ａに、実施例２による磁界プローブ１０の平面図を示す。中心導体１１の周囲に、複数、例えば６個の外部導体１２Ａが配置されている。外部導体１２Ａは、中心導体１１を中心とする円周上に配置されている。外部導体１２Ａの平断面は円形であり、その直径をａで表す。外部導体１２Ａの間隔をｄで表す。対象とする電磁波の波長をλで表すと、静電シールド効果ＳＥ（ｄＢ）は、

と表される。

図８Ｂに、２０ｄＢのシールド効果を得るための条件を示す。例えば、対象とする電磁波の周波数が５００ＭＨｚ、外部導体１２Ａの直径ａが０．１ｍｍのとき、間隔ｄを９．０ｍｍに設定すると、２０ｄＢのシールド効果を得ることができる。

実施例２では、磁界プローブ１０の中心導体１１と静電シールド１２とを同軸構造にする必要がない。一般的なフィルドビアを形成する手順で、静電シールド１２を形成することが可能である。このため、実施例１に比べて、静電シールド１２の製造工程数を削減することができる。

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。

１０ 磁界プローブ
１１ 中心導体
１２ 静電シールド
１２Ａ 外部導体
１３ ギャップ
１８ 基板
２０ 測定対象電流路
３０ コア基板
３１ 銅箔パターン
３３、３４ ビアホール
３５、３６ フィルドビア
３５Ａ 導電膜
３８ 貫通ビアホール
３９ 絶縁部材
３９Ａ 絶縁膜
４０ ビアホール
４１ フィルドビア
４５ 絶縁膜
４７、４８ ビアホール
５０、５１ フィルドビア
５５ 絶縁膜
５６ 銅箔パターン
５８、５９ ビアホール
６０ 導電膜
６１ 絶縁膜
６２、６３ フィルドビア
７０ 信号処理回路
７１ はんだバンプ
７５ 同軸コネクタ
７６ 信号処理回路
７７ 同軸ケーブル
７８ 終端抵抗
８０ 伝送線路
８１ 線状導体
８２ グランド導体

Claims (7)

1. 基板に形成されたビアホール内に配置された中心導体と、
   平面視において前記中心導体を取り囲み、前記基板の厚さ方向に関して、一部分にギャップが設けられている静電シールドと
   を有し、
   前記中心導体は、前記基板に形成された他のビアホール内に配置された測定対象電流路と磁気的に結合する磁界プローブ。
2. 前記静電シールドは円筒状の形状を有し、前記中心導体と前記静電シールドとは同軸構造を有する請求項１に記載の磁界プローブ。
3. 前記静電シールドは、前記中心導体を取り囲む円周に沿って、周方向に離散的に分布する複数の外部導体を含む請求項１に記載の磁界プローブ。
4. さらに、前記基板に実装され、前記中心導体と前記静電シールドとに電気的に接続され、前記中心導体と前記静電シールドとの間に発生する電気信号を検出する信号処理回路を有する請求項１乃至３のいずれか１項に記載の磁界プローブ。
5. さらに、前記基板に実装され、前記中心導体と前記静電シールドとに電気的に接続された同軸コネクタを有する請求項１乃至３のいずれか１項に記載の磁界プローブ。
6. さらに、前記基板に形成されたストリップライン構造またはマイクロストリップライン構造の伝送線路を有し、
   前記伝送線路のグランド導体が前記静電シールドに接続されており、線状導体が前記中心導体に接続されている請求項１乃至３のいずれか１項に記載の磁界プローブ。
7. 基板に第１のビアホールを形成する工程と、
   前記第１のビアホールの側面上に、第１の導電膜を形成する工程と、
   前記前記第１の導電膜で囲まれた空間に第１の絶縁部材を充填する工程と、
   前記第１の絶縁部材に、第２のビアホールを形成する工程と、
   前記第２のビアホール内に第１の中心導体を配置する工程と、
   前記基板、前記第１の導電膜、前記第１の絶縁部材、及び前記第１の中心導体の上に、第１の絶縁膜を形成する工程と、
   前記第１の絶縁膜の、前記第１の中心導体に対応する位置に第３のビアホールを形成する工程と、
   前記第３のビアホール内に、前記第１の中心導体に接続された第２の中心導体を配置する工程と、
   前記第１の絶縁膜及び前記第２の中心導体の上に、第３の絶縁膜を形成する工程と、
   前記第３の絶縁膜の、前記第１のビアホールに対応する位置に、第４のビアホールを形成する工程と、
   前記第４のビアホールの側面上に、前記第１の導電膜に接続された第２の導電膜を形成する工程と、
   前記前記第２の導電膜で囲まれた空間に第２の絶縁部材を充填する工程と、
   前記第２の絶縁部材に、第５のビアホールを形成する工程と、
   前記第５のビアホール内に、前記第２の中心導体に接続された第３の中心導体を配置する工程と
   を有する磁界プローブの製造方法。

Images