JP2014199253A - 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 - Google Patents
飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 Download PDFInfo
- Publication number
- JP2014199253A JP2014199253A JP2014044619A JP2014044619A JP2014199253A JP 2014199253 A JP2014199253 A JP 2014199253A JP 2014044619 A JP2014044619 A JP 2014044619A JP 2014044619 A JP2014044619 A JP 2014044619A JP 2014199253 A JP2014199253 A JP 2014199253A
- Authority
- JP
- Japan
- Prior art keywords
- intensity
- silicon
- carbon
- light emission
- silicon epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
Abstract
【課題】エピタキシャル層の炭素濃度が５?１０14atoms/cm3以下のシリコンエピタキシャルウエハから半導体デバイスを高い歩留りで作成するのに有利な技術を提供する。【解決手段】シリコンエピタキシャルウエハのエピタキシャル層が含んでいる炭素を発光活性化し、発光活性化した炭素を発光させて、炭素に由来する発光の強度又は強度比を求める。この強度又は強度比とコレクタ・エミッタ間飽和電圧との関係を予め調べておく。シリコンエピタキシャルウエハの製造ロットから一部のウエハを抜き出し、このウエハについて上記発光強度又は強度比を求める。この強度又は強度比を上記関係に参照することにより、先の製造ロットの合否を判定する。【選択図】図４
Description
本発明は、飽和電圧推定方法及びこれを用いたシリコンエピタキシャルウエハの製造方法に関する。特に、本発明は、エピタキシャル法によって形成された、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル層として備えたシリコンエピタキシャルウエハから、コレクタとエミッタとを備えた半導体デバイスを作成する前に、コレクタ・エミッタ間飽和電圧を推定する推定方法及びこの推定方法を用いたシリコンエピタキシャルウエハの製造方法に関する。
近年開発されているパワーデバイスは、高耐圧化を目指すものが多い。パワーデバイスの高耐圧化には、シリコンエピタキシャルウエハのエピタキシャル層における炭素濃度が影響する。そのため、この炭素濃度を、より一層低減することが求められている。
具体的に求められる炭素濃度は、５×１０14atoms/cm3以下である。このように炭素濃度が非常に低いシリコンエピタキシャルウエハを、デバイスの規格に応じて炭素濃度を制御しながら安定的に製造及び供給することが要求されている。
具体的に求められる炭素濃度は、５×１０14atoms/cm3以下である。このように炭素濃度が非常に低いシリコンエピタキシャルウエハを、デバイスの規格に応じて炭素濃度を制御しながら安定的に製造及び供給することが要求されている。
しかしながら、５×１０14atoms/cm3以下という炭素濃度を評価する方法は、日本工業規格（ＪＩＳ）やＳｅｍｉｃｏｎｄｕｃｔｏｒ Ｅｑｕｉｐｍｅｎｔａｎｄ Ｍａｔｅｒｉａｌｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ（ＳＥＭＩ）規格には定められていない。
炭素濃度を評価する方法としては、例えば薄膜の炭素濃度を評価することができる二次イオン質量分析法（ＳＩＭＳ）がある。
しかしながら、この二次イオン質量分析法（ＳＩＭＳ）の場合、５×１０14atoms/cm3以下の炭素濃度を定量的に測定することは困難であった。即ち、二次イオン質量分析法（ＳＩＭＳ）を用いて測定し検出されないことにより、炭素濃度が５×１０14atoms/cm3以下であることが分かるが、具体的な炭素濃度を特定し得ないものであった。
炭素濃度を評価する方法としては、例えば薄膜の炭素濃度を評価することができる二次イオン質量分析法（ＳＩＭＳ）がある。
しかしながら、この二次イオン質量分析法（ＳＩＭＳ）の場合、５×１０14atoms/cm3以下の炭素濃度を定量的に測定することは困難であった。即ち、二次イオン質量分析法（ＳＩＭＳ）を用いて測定し検出されないことにより、炭素濃度が５×１０14atoms/cm3以下であることが分かるが、具体的な炭素濃度を特定し得ないものであった。
また、他の評価方法として、特許文献１には、シリコン試料に電子線を照射することにより生じる光の強度を測定し（フォトルミネッセンス法）、更に炭素又は酸素イオンを打ち込んだ後にも同様の測定をすることで、シリコン中の炭素濃度を高感度に測定できる方法が提案されている。しかしながら、この文献には、測定可能な炭素濃度については示されていない。しかも、イオン注入を行うため、注入損傷による炭素不純物以外の発光や炭素欠陥準位を持つが発光はしない非発光センターの増加により、本来含有されているシリコン中の炭素濃度を高精度に評価することが困難であった。
更に、別の方法として、特許文献２において、赤外吸収分光法（IR）によって炭素濃度を測定したサンプルに対してフォトルミネッセンス測定を行って、IR法による炭素濃度とフォトルミネッセンス測定よって得られる強度との関係を求めれば、炭素濃度が未知のサンプルに対するフォトルミネッセンス測定を行うことにより、その炭素濃度を推定できるとしている。
しかしながら、IRで評価している炭素濃度は、最低でも８．７×１０15atoms/cm3である。また、IRの検出限界は１×１０15atoms/cm3程度に過ぎず、IRでは、二次イオン質量分析法（ＳＩＭＳ）の場合と同様に、その検出限界より低い炭素濃度を測定することはできない。
そのため、炭素濃度が低いサンプルについては、フォトルミネッセンス測定よって得られる強度を上記の関係に参照することはできないか、又は、炭素濃度を高い精度で推定することができない。
しかしながら、IRで評価している炭素濃度は、最低でも８．７×１０15atoms/cm3である。また、IRの検出限界は１×１０15atoms/cm3程度に過ぎず、IRでは、二次イオン質量分析法（ＳＩＭＳ）の場合と同様に、その検出限界より低い炭素濃度を測定することはできない。
そのため、炭素濃度が低いサンプルについては、フォトルミネッセンス測定よって得られる強度を上記の関係に参照することはできないか、又は、炭素濃度を高い精度で推定することができない。
J.Weberand M.Singhは、Appl. Phys. Lett. 49 (23), 1986
ところで、上記したように、従来から炭素濃度がデバイス特性に影響を及ぼすことは知られているが、５×１０14atoms/cm3以下という非常に低濃度の炭素とデバイス特性とがどのような関係を有するかについては明らかにされていない。しかも、上記したように、その炭素濃度の評価方法も確立されていない。そのため、低炭素濃度のデバイスにおいて所望の特性を達成するべくウエハの製造工程を最適化することができず、これが、デバイス作成プロセスの歩留まりに重大な影響を与える可能性があった。
本発明者らは、上記状況に鑑み、フォトルミネッセンス法に着目して鋭意研究した。その結果、エピタキシャル層の炭素濃度が５×１０14atoms/cm3以下という低炭素濃度のシリコンエピタキシャルウエハの発光スペクトル強度又は強度比と、デバイス特性であるコレクタ・エミッタ間の飽和電圧とが正の相関関係を有することを知見し、デバイス作成前にコレクタ・エミッタ間の飽和電圧を推定する飽和電圧推定方法を想到した。
即ち、本発明者らは、フォトルミネッセンス法によって、５×１０14atoms/cm3以下の炭素濃度を定量するのではなく、シリコンエピタキシャルウエハの発光スペクトル強度又は強度比から、デバイス作成前にデバイス特性（コレクタ・エミッタ間飽和電圧）を推定する飽和電圧推定方法を想到したものである。
更に、本発明者らは、飽和電圧推定方法を利用して、シリコンエピタキシャルウエハの良否を判定するシリコンエピタキシャルウエハの製造方法を想到したものである。
即ち、本発明者らは、フォトルミネッセンス法によって、５×１０14atoms/cm3以下の炭素濃度を定量するのではなく、シリコンエピタキシャルウエハの発光スペクトル強度又は強度比から、デバイス作成前にデバイス特性（コレクタ・エミッタ間飽和電圧）を推定する飽和電圧推定方法を想到したものである。
更に、本発明者らは、飽和電圧推定方法を利用して、シリコンエピタキシャルウエハの良否を判定するシリコンエピタキシャルウエハの製造方法を想到したものである。
本発明の目的は、エピタキシャル層の炭素濃度が５×１０14atoms/cm3以下のシリコンエピタキシャルウエハから半導体デバイスを高い歩留りで作成するのに有利な技術を提供することにある。
本発明にかかる飽和電圧推定方法よると、２以上の第１シリコンエピタキシャルウエハから各々がなる複数の第１ロットを準備する第１工程であって、前記複数の第１ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第１ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第１工程と、前記複数の第１ロットの各々について、前記２以上の第１シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記２以上の第１シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた１以上の半導体デバイスを作成して、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第２工程と、２以上の第２シリコンエピタキシャルウエハからなる第２ロットを準備する第３工程であって、前記第２ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第２ウエハに同時に形成するプロセスを行うことによって得られたものである第３工程と、前記２以上の第２シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比を前記関係に参照することにより、前記２以上の第２シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する第４工程とを含んだ飽和電圧の推定方法が提供される。
本発明にかかる飽和電圧推定方法よると、エピタキシャル層であるシリコン層の発光を測定することにより、コレクタ・エミッタ間の飽和電圧を推定することができる。従って、例えば、或る製造ロットのシリコンエピタキシャルウエハについて、許容範囲内の飽和電圧を達成しないことが推定された場合に、同じ製造ロット残りのウエハを半導体デバイスの作成プロセスへ供給しなければ、このプロセスの歩留まりを向上させることができる。また、或るシリコンエピタキシャルウエハについて、許容範囲内の飽和電圧を達成しないことが推定された場合、例えば、そのウエハの製造条件が最適な条件から外れたと予想することができる。従って、第１側面に係る推定方法を利用すると、ウエハの製造条件を最適な状態に維持し易くなり、ウエハの製造プロセスの歩留まりも向上させることができる。
本発明にかかるシリコンエピタキシャルウエハの製造方法によると、２以上の第１シリコンエピタキシャルウエハから各々がなる複数の第１ロットを準備する第１工程であって、前記複数の第１ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第１ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第１工程と、前記複数の第１ロットの各々について、前記２以上の第１シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記２以上の第１シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた１以上の半導体デバイスを作成し、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第２工程と、２以上の第２シリコンエピタキシャルウエハからなる第２ロットを準備する第４工程であって、前記第２ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第２ウエハに同時に形成するプロセスを行うことによって得られたものである第３工程と、前記２以上の第２シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比と、前記関係と、予め定められているコレクタ・エミッタ間飽和電圧の許容範囲とから、前記２以上の第２シリコンエピタキシャルウエハの良否を判断する第４工程とを含んだシリコンエピタキシャルウエハの製造方法が提供される。
本発明にかかるシリコンエピタキシャルウエハの製造方法によると、エピタキシャル層であるシリコン層の発光を測定することにより、コレクタ・エミッタ間飽和電圧が許容範囲内にある半導体デバイスをそのシリコンエピタキシャルウエハから作成できるか否かを判定することができる。即ち、半導体デバイスを作成する前に、シリコンエピタキシャルウエハの良否を判断することができる。従って、半導体デバイスの作成プロセスの歩留まりが向上する。また、或るシリコンエピタキシャルウエハが不良品である場合、例えば、そのウエハの製造条件が最適な条件から外れたと予想することができる。従って、第２側面に係る製造方法によると、ウエハの製造条件を最適な状態に維持し易くなり、ウエハの製造プロセスの歩留まりも向上させることができる。
先ず、本発明の実施形態において利用する原理ついて説明する。
本実施形態では、フォトルミネッセンス法を利用する。フォトルミネッセンス法は、従来から知られた方法であり、物質に励起光を照射して電子を励起させ、励起した電子が基底状態に遷移する際に発生する光を観測する方法である。
具体的には、半導体（シリコン）に禁制帯よりも高いエネルギーを持つ光を照射すると、電子・正孔対が形成される。このとき、半導体（シリコン）結晶中には熱平衡状態よりも過剰の電子・正孔対が形成されるため、過剰の電子・正孔対が再結合して平衡状態に戻ろうとする。この再結合過程において、光を放出する。この放出される光のスペクトルは、半導体結晶中の不純物や欠陥の影響を受けやすい。そのため、発光を分光し詳細に解析すれば、半導体（シリコン）中の炭素不純物の情報が得られる。
本実施形態では、フォトルミネッセンス法を利用する。フォトルミネッセンス法は、従来から知られた方法であり、物質に励起光を照射して電子を励起させ、励起した電子が基底状態に遷移する際に発生する光を観測する方法である。
具体的には、半導体（シリコン）に禁制帯よりも高いエネルギーを持つ光を照射すると、電子・正孔対が形成される。このとき、半導体（シリコン）結晶中には熱平衡状態よりも過剰の電子・正孔対が形成されるため、過剰の電子・正孔対が再結合して平衡状態に戻ろうとする。この再結合過程において、光を放出する。この放出される光のスペクトルは、半導体結晶中の不純物や欠陥の影響を受けやすい。そのため、発光を分光し詳細に解析すれば、半導体（シリコン）中の炭素不純物の情報が得られる。
励起光照射に先立って、半導体結晶に粒子線を照射すると、この結晶中の不純物が発光活性化する。例えば、図１に示すように、シリコンウエハ１に電子線を照射すると、シリコン結晶中では、以下に示すように放射線損傷又は欠陥が生じる。
Si(s)+e→Si(i)+V
Si(i)+C(s)→Si(s)+C(i)
C(i)+C(s)→Ci-Cs or C(i)+O(i)→Ci-Oi
ここで、Vは空孔（Vacancy）を表し、eは電子を表している。(s)は、その直前に記載した原子が格子点に位置していることを表している（置換型：substitutional）。(i)は、その直前に記載した原子が格子点間に位置していることを表している（interstitial）。即ち、C(i)は格子間炭素を表し、C(s)は置換型炭素を表し、O(i)は格子間酸素を表している。また、Ci-Csは格子間炭素と置換型炭素との複合欠陥を表し、Ci-Oiは格子間炭素と格子間酸素との複合欠陥を表している。
Si(s)+e→Si(i)+V
Si(i)+C(s)→Si(s)+C(i)
C(i)+C(s)→Ci-Cs or C(i)+O(i)→Ci-Oi
ここで、Vは空孔（Vacancy）を表し、eは電子を表している。(s)は、その直前に記載した原子が格子点に位置していることを表している（置換型：substitutional）。(i)は、その直前に記載した原子が格子点間に位置していることを表している（interstitial）。即ち、C(i)は格子間炭素を表し、C(s)は置換型炭素を表し、O(i)は格子間酸素を表している。また、Ci-Csは格子間炭素と置換型炭素との複合欠陥を表し、Ci-Oiは格子間炭素と格子間酸素との複合欠陥を表している。
このように、１次欠陥の導入をきっかけに、複合欠陥Ci-Oi及びCi-Csが生成される。これらCi-Oi及びCi-Cs欠陥は、励起光、具体的には、可視光や紫外光などのレーザー光を照射すると光を放出する。これら欠陥が放出する光の強度又は強度比は、前記Ci-Oi及びCi-Cs欠陥の数等の影響を受ける。そのため、この発光強度又は強度比を解析することによって、半導体（シリコン）中の炭素不純物の情報を得ることができる。
図２に、シリコンウエハの発光スペクトルの一例を示す。なお、図２において、縦軸は発光強度（Photoluminescence（PL) Intensity)であり、横軸は光子エネルギー（Photon Energy）である。
図２に示されるように、Ci-Cs複合欠陥の発光は光子エネルギーが０．９７eVであり、Ci-Oi複合欠陥の発光は光子エネルギーが０．７９eVである。なお、シリコンの自由励起発光の光子エネルギーは、１．１eVであり、シリコンに固有である。以下、シリコンの自由励起発光をFE-lineという。また、シリコンの電子正孔液滴（EHD）発光の格子エネルギーは、１．０８eVであり、シリコンに固有である。
図２に示されるように、Ci-Cs複合欠陥の発光は光子エネルギーが０．９７eVであり、Ci-Oi複合欠陥の発光は光子エネルギーが０．７９eVである。なお、シリコンの自由励起発光の光子エネルギーは、１．１eVであり、シリコンに固有である。以下、シリコンの自由励起発光をFE-lineという。また、シリコンの電子正孔液滴（EHD）発光の格子エネルギーは、１．０８eVであり、シリコンに固有である。
次に、本実施形態に係る飽和電圧の推定方法について説明する。
一般に、シリコンエピタキシャルウエハの製造において、エピタキシャル法によるシリコン層の成膜は、バッチプロセスによって行っている。このバッチプロセスでは、１回の成膜プロセスで、複数のウエハ、例えばシリコンウエハにエピタキシャル層としてシリコン層を形成する。同一の成膜プロセスでエピタキシャル層を同時に形成したシリコンエピタキシャルウエハ、即ち、同一ロットのシリコンエピタキシャルウエハは、エピタキシャル層の炭素濃度がほぼ等しい。これに対し、異なる成膜プロセスでエピタキシャル層を形成したシリコンエピタキシャルウエハ、即ち、別ロットのシリコンエピタキシャルウエハ間では、エピタキシャル層の炭素濃度にばらつきを生じることがある。
一般に、シリコンエピタキシャルウエハの製造において、エピタキシャル法によるシリコン層の成膜は、バッチプロセスによって行っている。このバッチプロセスでは、１回の成膜プロセスで、複数のウエハ、例えばシリコンウエハにエピタキシャル層としてシリコン層を形成する。同一の成膜プロセスでエピタキシャル層を同時に形成したシリコンエピタキシャルウエハ、即ち、同一ロットのシリコンエピタキシャルウエハは、エピタキシャル層の炭素濃度がほぼ等しい。これに対し、異なる成膜プロセスでエピタキシャル層を形成したシリコンエピタキシャルウエハ、即ち、別ロットのシリコンエピタキシャルウエハ間では、エピタキシャル層の炭素濃度にばらつきを生じることがある。
シリコンエピタキシャルウエハから作成され、コレクタとエミッタとを備えた半導体デバイス、例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのバイポーラトランジスタのコレクタ・エミッタ間飽和電圧は、そのデバイスの作成条件を十分に管理すれば、エピタキシャル層の炭素濃度と強い相関を示す。本実施形態に係る方法では、これを利用して、飽和電圧を推定する。
この推定方法について、更に詳しく説明する。
この推定方法について、更に詳しく説明する。
先ず、２以上の第１シリコンエピタキシャルウエハから各々がなる複数の第１ロットを準備する。これら第１ロットは、炭素濃度が５×１０14atoms/cm3以下（二次イオン質量分析法（ＳＩＭＳ）において検出されない）のシリコン層（エピタキシャル層）をエピタキシャル成長法で複数の第１ウエハに同時に形成するプロセスを繰り返すことによって得られたものである。
これら第１ロットは、異なるインゴットから切り出したウエハを第１ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、これら第１ロットは、同一のインゴットから切り出したウエハを第１ウエハとして使用して準備することが望ましい。
エピタキシャル層のドーパント濃度は、１×１０18atoms/cm3以下であることが好ましい。これは、ドーパント濃度が高い場合、オージェ再結合の影響により発光が得られないことがあるためである。
これら第１ロットは、異なるインゴットから切り出したウエハを第１ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、これら第１ロットは、同一のインゴットから切り出したウエハを第１ウエハとして使用して準備することが望ましい。
エピタキシャル層のドーパント濃度は、１×１０18atoms/cm3以下であることが好ましい。これは、ドーパント濃度が高い場合、オージェ再結合の影響により発光が得られないことがあるためである。
次に、各第１ロットから、第１シリコンエピタキシャルウエハの一部を抜き取る。そして、抜き取った第１シリコンエピタキシャルウエハに粒子線を照射して、エピタキシャル層中の炭素不純物を発光活性化させる。更に、このエピタキシャル層に励起光を照射して発光を生じさせ、炭素不純物に由来する発光の強度又は強度比を求める。なお、励起光の照射及び発光強度の測定は、低温で、例えば、試料を液体ヘリウムで冷やしながら行う。
図３に、エピタキシャル層の発光スペクトルの一例を示す。図３において、縦軸は発光強度（Photoluminescence （PL) Intensity)であり、横軸は光子エネルギー（Photon Energy）である。なお、電子正孔液滴（Electron-Hole Droplet;EHD）発光及びFE発光については、測定によって得られた強度を５倍して表示している。
図３に、エピタキシャル層の発光スペクトルの一例を示す。図３において、縦軸は発光強度（Photoluminescence （PL) Intensity)であり、横軸は光子エネルギー（Photon Energy）である。なお、電子正孔液滴（Electron-Hole Droplet;EHD）発光及びFE発光については、測定によって得られた強度を５倍して表示している。
また、各第１ロットの残りの第１シリコンエピタキシャルウエハから、コレクタとエミッタとを各々が備えた１以上の半導体デバイスを作成する。ここでは、半導体デバイスの性能のばらつきが、第１シリコンエピタキシャルウエハの特性のばらつきにのみ起因するように、アニール工程などの各工程を厳密に管理する。その後、これらデバイスのコレクタ・エミッタ間飽和電圧Vce(sat)を測定する。なお、このコレクタ・エミッタ間飽和電圧Vce(sat)は、そのデバイスのＯＮ電圧V(on-switch)に関連したパラメータである。
以上のようにして、発光強度又は強度比と飽和電圧値との関係を求める。
以上のようにして、発光強度又は強度比と飽和電圧値との関係を求める。
図４は、格子間炭素と置換型炭素との複合欠陥に由来する発光（G-line発光）の強度とコレクタ・エミッタ間飽和電圧Vce(sat)との関係の一例を示すグラフである。図４において、縦軸はG-line発光強度であり、横軸はコレクタ・エミッタ間飽和電圧Vce(sat)である。図４に示す発光強度と飽和電圧との関係は、１３組の第１ロットを準備し、各第１ロットについて、発光強度の作成並びにデバイスの作成及び飽和電圧の測定を行うことによって得られたものである。第１ロットは２組以上準備すればよい。
次に、２以上の第２シリコンエピタキシャルウエハからなる第２ロットを準備する。第２ロットは、炭素濃度が５×１０14atoms/cm3以下（二次イオン質量分析法（ＳＩＭＳ）において検出されない）のシリコン層（エピタキシャル層）をエピタキシャル成長法で複数の第２ウエハに同時に形成するプロセスを行うことによって得られたものである。
第２ロットは、第１ウエハを切り出したのとは異なるインゴットから切り出したウエハを第２ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、第１ウエハを切り出したのと同一のインゴットから切り出したウエハを第２ウエハとして使用することが望ましい。なお、第２ロットについても、エピタキシャル層のドーパント濃度は、１×１０18atoms/cm3以下であることが好ましい。
第２ロットは、第１ウエハを切り出したのとは異なるインゴットから切り出したウエハを第２ウエハとして使用して準備してもよい。但し、より正確な推定を行ううえでは、第１ウエハを切り出したのと同一のインゴットから切り出したウエハを第２ウエハとして使用することが望ましい。なお、第２ロットについても、エピタキシャル層のドーパント濃度は、１×１０18atoms/cm3以下であることが好ましい。
次に、第２ロットから、第２シリコンエピタキシャルウエハの一部を抜き取る。そして、抜き取った第２シリコンエピタキシャルウエハに粒子線を照射して、エピタキシャル層中の炭素不純物を発光活性化させる。この粒子線の照射は、第１シリコンエピタキシャルウエハに対して行ったのと同一の条件で行う。
更に、このエピタキシャル層に励起光を照射して発光を生じさせ、炭素不純物に由来する発光の強度又は強度比を求める。この励起光の照射及び発光強度又は強度比の測定は、第１シリコンエピタキシャルウエハに対して行ったのと同一の条件で行う。
その後、強度又は強度比を上記関係に参照することにより、第２ロットの残りの第２シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する。
更に、このエピタキシャル層に励起光を照射して発光を生じさせ、炭素不純物に由来する発光の強度又は強度比を求める。この励起光の照射及び発光強度又は強度比の測定は、第１シリコンエピタキシャルウエハに対して行ったのと同一の条件で行う。
その後、強度又は強度比を上記関係に参照することにより、第２ロットの残りの第２シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する。
この推定方法によると、エピタキシャル層であるシリコン層の発光を測定することにより、コレクタ・エミッタ間飽和電圧を推定することができる。従って、例えば、或る製造ロットのシリコンエピタキシャルウエハについて、許容範囲内の飽和電圧を達成しないことが推定された場合に、同じ製造ロットの残りのウエハを半導体デバイスの作成プロセスへ供給しなければ、このプロセスの歩留まりを向上させることができる。また、或るシリコンエピタキシャルウエハについて、許容範囲内の飽和電圧を達成しないことが推定された場合、例えば、そのウエハの製造条件が最適な条件から外れたと予想することができる。従って、この推定方法を利用すると、ウエハの製造条件を最適な状態に維持し易くなり、ウエハの製造プロセスの歩留まりも向上させることができる。
この推定方法では、炭素不純物に由来する発光のうち、Ci-Cs複合欠陥の発光（０．９７eV：G-line発光）の強度を用いることが好ましい。
この推定方法では、炭素不純物に由来する発光のうち、Ci-Cs複合欠陥の発光（０．９７eV：G-line発光）の強度を用いることが好ましい。
シリコン中の炭素濃度の評価には、例えば、G-lineの発光強度又はCi-Oi複合欠陥の発光（０．７９eV：以下、C-line発光という）強度を用いることができる。但し、シリコンエピタキシャル層の酸素濃度は１×１０16atoms/cm3以下と低濃度であり、同一条件でエピタキシャル成長させた場合、エピタキシャル層の酸素濃度はほぼ一定とみなすことができる。即ち、それ故、G-line発光を利用した場合、C-line発光を利用した場合と比較して強い発光強度が得られ、また、C-line発光は上記評価を妨げない。そのため、G-lineの発光強度を利用することが好ましい。
上記の推定方法において、炭素不純物に由来する発光の強度を用いる代わりに、強度比を用いる場合、この強度比は、炭素不純物に由来する発光の強度とシリコンに由来する発光の強度との比、例えば、G-lineの発光強度とFE-lineの発光強度との比、又は、G-lineの発光強度とシリコンのEHD発光の強度との比であることが好ましい。これら強度比を用いた場合、表面再結合の影響、測定誤差、測定日による誤差等を補正でき、上記の関係を高い精度で求めることができる。
エピタキシャルシリコンウエハに照射して、炭素不純物を発光活性化させる粒子線（高エネルギー粒子）としては、例えば、電子線、プロトンビーム、又は各種のイオンビームを用いることができる。
但し、プロトンやイオンは、電子よりも粒子が大きいため、単空孔（V）を導入するだけでなく、複空孔等の２次欠陥も多く生成する。複空孔等の２次欠陥が多く生成した場合、格子間シリコンの発光、結晶ひずみによる発光、各種照射ダメージに由来する発光など、炭素不純物に由来する発光以外の発光が多くなる。また、この場合、欠陥準位を持つが発光はしない非発光センターの導入量も多くなり、炭素不純物に由来する発光に寄与できるキャリアの個数が減る。炭素とは関係の無い発光や非発光センターの個数を抑えた方が、炭素不純物に由来する発光の強度は、エピタキシャル層の炭素濃度をより正確に反映するようになる。従って、粒子線としては、電子線が最も適している。
但し、プロトンやイオンは、電子よりも粒子が大きいため、単空孔（V）を導入するだけでなく、複空孔等の２次欠陥も多く生成する。複空孔等の２次欠陥が多く生成した場合、格子間シリコンの発光、結晶ひずみによる発光、各種照射ダメージに由来する発光など、炭素不純物に由来する発光以外の発光が多くなる。また、この場合、欠陥準位を持つが発光はしない非発光センターの導入量も多くなり、炭素不純物に由来する発光に寄与できるキャリアの個数が減る。炭素とは関係の無い発光や非発光センターの個数を抑えた方が、炭素不純物に由来する発光の強度は、エピタキシャル層の炭素濃度をより正確に反映するようになる。従って、粒子線としては、電子線が最も適している。
電子線の照射量は、１×１０13electrons/cm2以上であることが好ましい。これは、発光強度を正確に測定するべく、エピタキシャル層中に最大で５×１０14atoms/cm3の濃度で存在している炭素を十分発光活性化させるためである。
電子線の照射量は、１×１０17electrons/cm2以下であることが好ましい。これは、照射量が大きすぎると、ウエハに対する照射ダメージが大きくなり、非発光センターの個数が増加し、発光強度が弱くなるためである。
電子線の照射量は、１×１０17electrons/cm2以下であることが好ましい。これは、照射量が大きすぎると、ウエハに対する照射ダメージが大きくなり、非発光センターの個数が増加し、発光強度が弱くなるためである。
励起光の波長は、エピタキシャル層の厚さに応じて適宜選択する。これは、シリコンへの励起光の進入深度が波長依存性を持つためである。例えば、エピタキシャル層の厚さが１０μｍ以上のとき、励起光の波長は６５０ｎｍ以下がよい。なお、エピタキシャル層が薄いと、波長によっては、発生したキャリアがエピタキシャル層ではなく、シリコン基板へ流れ込んでしまう可能性がある。この場合、発光強度は、エピタキシャル層の炭素濃度を正確には反映しない。
次に、本実施形態に係るシリコンエピタキシャルウエハの製造方法について説明する。
図５は、G-line発光強度とFE発光強度との比と、コレクタ・エミッタ間飽和電圧Vce(sat)との関係の一例を示すグラフである。図６は、本発明の一実施形態にかかるシリコンエピタキシャルウエハの製造方法を示すフローチャートである。図７は、G-line発光強度とFE発光強度との比の例を示すグラフである。
この製造方法では、上述した推定方法を利用する。即ち、先ず、上述した推定方法と同様に、発光強度又は強度比と飽和電圧値との関係を求める（図６；工程Ｓ１）。
図５は、G-line発光強度とFE発光強度との比と、コレクタ・エミッタ間飽和電圧Vce(sat)との関係の一例を示すグラフである。図６は、本発明の一実施形態にかかるシリコンエピタキシャルウエハの製造方法を示すフローチャートである。図７は、G-line発光強度とFE発光強度との比の例を示すグラフである。
この製造方法では、上述した推定方法を利用する。即ち、先ず、上述した推定方法と同様に、発光強度又は強度比と飽和電圧値との関係を求める（図６；工程Ｓ１）。
次に、図５に示すように、予め定められているコレクタ・エミッタ間飽和電圧の第１許容範囲（第１規格）を上記関係に参照して、発光強度又は強度比の第２許容範囲（第２規格）を求める（図６；工程Ｓ２）。なお、この工程Ｓ２は省略することができる。
次いで、上述した推定方法と同様に、第２ロットを準備し、この第２ロットから第２シリコンエピタキシャルウエハの一部を抜き取る（図６；工程Ｓ３）。そして、抜き取った第２シリコンエピタキシャルウエハに粒子線を照射してエピタキシャル層中の炭素不純物を発光活性化させ、更にエピタキシャル層に励起光を照射して発光を生じさせ、発光スペクトルを測定する（図６；工程Ｓ４）。更に、この発光スペクトルから、炭素不純物に由来する発光の強度又は強度比を求める（図６；工程Ｓ５）。
次いで、上述した推定方法と同様に、第２ロットを準備し、この第２ロットから第２シリコンエピタキシャルウエハの一部を抜き取る（図６；工程Ｓ３）。そして、抜き取った第２シリコンエピタキシャルウエハに粒子線を照射してエピタキシャル層中の炭素不純物を発光活性化させ、更にエピタキシャル層に励起光を照射して発光を生じさせ、発光スペクトルを測定する（図６；工程Ｓ４）。更に、この発光スペクトルから、炭素不純物に由来する発光の強度又は強度比を求める（図６；工程Ｓ５）。
この強度又は強度比と、上記関係と、予め定められているコレクタ・エミッタ間飽和電圧の許容範囲とから、第２ロットの第２シリコンエピタキシャルウエハの良否を判断する。例えば、図７に示すように、この強度又は強度比が第２許容範囲内にある場合には第２ロットの第２シリコンエピタキシャルウエハは良品であると判断し、この強度又は強度比が第２許容範囲外にある場合には第２ロットの第２シリコンエピタキシャルウエハは不良品であると判断する（図６；工程Ｓ６）。或いは、この強度又は強度比を上記関係に参照して飽和電圧を推定し、この飽和電圧が第１許容範囲内にある場合（図７のサンプル１乃至４）には第２ロットの第２シリコンエピタキシャルウエハは良品であると判断し、飽和電圧が第１許容範囲外にある場合（図７のサンプル５乃至７）には第２ロットの第２シリコンエピタキシャルウエハは不良品であると判断する。
良品であると判断した第２ロットは出荷する（図６；工程７）。不良品であると判断した第２ロットについては、例えば、第２シリコンエピタキシャルウエハを分析するか、又は、その製造プロセスの条件を確認することなどにより、不良の原因を分析する（図６；工程Ｓ８）。そして、その結果に基づいて、シリコンエピタキシャルウエハの製造プロセスを最適化する（図６；工程Ｓ９）。
良品であると判断した第２ロットは出荷する（図６；工程７）。不良品であると判断した第２ロットについては、例えば、第２シリコンエピタキシャルウエハを分析するか、又は、その製造プロセスの条件を確認することなどにより、不良の原因を分析する（図６；工程Ｓ８）。そして、その結果に基づいて、シリコンエピタキシャルウエハの製造プロセスを最適化する（図６；工程Ｓ９）。
この製造方法によると、エピタキシャル層であるシリコン層の発光を測定することにより、コレクタ・エミッタ間飽和電圧が許容範囲内にある半導体デバイスをそのシリコンエピタキシャルウエハから作成できるか否かを判定することができる。即ち、半導体デバイスを作成する前に、シリコンエピタキシャルウエハの良否を判断することができる。従って、半導体デバイスの作成プロセスの歩留まりが向上する。また、或るシリコンエピタキシャルウエハが不良品である場合、例えば、そのウエハの製造条件が最適な条件から外れたと予想することができる。従って、この製造方法によると、ウエハの製造条件を最適な状態に維持し易くなり、ウエハの製造プロセスの歩留まりも向上させることができる。
以下に、本発明の実施例を記載する。
以下に、本発明の実施例を記載する。
［実施例１］
表面を鏡面研磨した２枚のシリコンウエハ（ポリッシュトウエハ）に、エピタキシャル成長法により、厚さが５０μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層（エピタキシャル層）を同時に形成した。これにより、２枚シリコンエピタキシャルウエハを得た。尚、炭素濃度は、二次イオン質量分析法（ＳＩＭＳ）において検出されなかった。
これらシリコンエピタキシャルウエハの一方に、大気雰囲気中で電子線を照射した。電子線の照射量は、１×１０15electrons/cm2とした。電子線照射は、ウエハの温度が１００℃を超えない条件にて実施した。以上のようにして、エピタキシャル層の炭素不純物を発光活性化させた。
表面を鏡面研磨した２枚のシリコンウエハ（ポリッシュトウエハ）に、エピタキシャル成長法により、厚さが５０μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層（エピタキシャル層）を同時に形成した。これにより、２枚シリコンエピタキシャルウエハを得た。尚、炭素濃度は、二次イオン質量分析法（ＳＩＭＳ）において検出されなかった。
これらシリコンエピタキシャルウエハの一方に、大気雰囲気中で電子線を照射した。電子線の照射量は、１×１０15electrons/cm2とした。電子線照射は、ウエハの温度が１００℃を超えない条件にて実施した。以上のようにして、エピタキシャル層の炭素不純物を発光活性化させた。
その後、このシリコンエピタキシャルウエハに対して、フォトルミネッセンス低温測定を行った。具体的には、ウエハを４．２Ｋの液体ヘリウムに浸した状態で、波長が５３２ｎｍの励起レーザー光（可視光）を、エピタキシャル層表面における強度が１００ｍＷとなるようにウエハに照射し、発光スペクトルを測定した。この発光スペクトルから、G-line発光強度とFE発光強度との比を得た。
続いて、上記のエピタキシャルウエハの他方から、バイポーラトランジスタを含んだ半導体デバイスを作成し、このトランジスタのコレクタ・エミッタ間飽和電圧Vce(sat)を測定した。
シリコンエピタキシャルウエハの製造、発光活性化、発光スペクトルの測定、半導体デバイスの作成、及び飽和電圧測定を含む一連の操作を繰り返した。これによって得られたデータ、即ち、G-line発光強度とFE発光強度との比及びコレクタ・エミッタ間飽和電圧Vce(sat)をプロットして、図５に示す相関図を得た。
シリコンエピタキシャルウエハの製造、発光活性化、発光スペクトルの測定、半導体デバイスの作成、及び飽和電圧測定を含む一連の操作を繰り返した。これによって得られたデータ、即ち、G-line発光強度とFE発光強度との比及びコレクタ・エミッタ間飽和電圧Vce(sat)をプロットして、図５に示す相関図を得た。
上記のシリコンエピタキシャルウエハと同一条件で複数のシリコンエピタキシャルウエハを同時に製造した。この製造プロセスを繰り返し、製造ロット毎にウエハを１枚ずつ抜き取った。抜き取ったウエハの各々に、上記と同様の条件で、電子線照射及びフォトルミネッセンス低温測定を実施した。これにより、G-line発光強度とFE発光強度との比を、製造ロット毎に得た。これら比を図５の関係に参照することにより飽和電圧Vce(sat)を予測した。そして、飽和電圧Vce(sat)が要求範囲内にあるロットのみを出荷した。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
［実施例２］
エピタキシャル層として、厚さが１μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、励起レーザー光として波長が３５５ｎｍの紫外光を使用したこと以外は実施例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めた。
エピタキシャル層として、厚さが１μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、励起レーザー光として波長が３５５ｎｍの紫外光を使用したこと以外は実施例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めた。
次いで、上記のシリコンエピタキシャルウエハと同一条件で複数のシリコンエピタキシャルウエハを同時に製造した。この製造プロセスを繰り返し、製造ロット毎にウエハを１枚ずつ抜き取った。抜き取ったウエハの各々に、上記と同様の条件で、電子線照射及びフォトルミネッセンス低温測定を実施した。これにより、G-line発光強度とFE発光強度との比を、製造ロット毎に得た。これら比を上記関係に参照することにより飽和電圧Vce(sat)を予測した。そして、飽和電圧Vce(sat)が要求範囲内にあるロットのみを出荷した。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
出荷先では、出荷した各ロットのシリコンエピタキシャルウエハから、上記の半導体デバイスが作成され、コレクタ・エミッタ間飽和電圧Vce(sat)の測定が行われた。その結果、出荷したロットのウエハから作成したデバイスの飽和電圧Vce(sat)は全て要求範囲内にあることが確認された。
［比較例１］
エピタキシャル層として、厚さが５０μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、電子線照射量を１×１０18electrons/cm3としたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、電子線照射量が過剰であったため、非発光センターが増加し、炭素に由来する発光に寄与できるキャリアの個数が減り、全体的に発光強度が低下した。その結果、一部のシリコンエピタキシャルウエハについて、炭素に由来する発光の強度が検出限界未満となり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
エピタキシャル層として、厚さが５０μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用い、電子線照射量を１×１０18electrons/cm3としたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、電子線照射量が過剰であったため、非発光センターが増加し、炭素に由来する発光に寄与できるキャリアの個数が減り、全体的に発光強度が低下した。その結果、一部のシリコンエピタキシャルウエハについて、炭素に由来する発光の強度が検出限界未満となり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
［比較例２］
エピタキシャル層として、厚さが５０μｍ、ドーパント濃度が２×１０18atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、発光が全く得られず、ノイズのみであり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
エピタキシャル層として、厚さが５０μｍ、ドーパント濃度が２×１０18atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、発光が全く得られず、ノイズのみであり、発光強度比と飽和電圧Vce(sat)との関係を求めることができなかった。
［比較例３］
エピタキシャル層として、厚さが１μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、波長が５３２ｎｍの励起レーザー光のシリコンへの侵入深度は２．５μｍであるため、エピタキシャル層の発光スペクトルを得ることができなかった。
エピタキシャル層として、厚さが１μｍ、ドーパント濃度が１×１０14atoms/cm3、炭素濃度が５×１０14atoms/cm3以下のシリコン層を形成したこと以外は実施例１と同様の方法により、シリコンエピタキシャルウエハを得た。これらシリコンエピタキシャルウエハを用いたこと以外は例１と同様の方法により、発光強度比と飽和電圧Vce(sat)との関係を求めようとした。しかしながら、波長が５３２ｎｍの励起レーザー光のシリコンへの侵入深度は２．５μｍであるため、エピタキシャル層の発光スペクトルを得ることができなかった。
Claims (10)
- ２以上の第１シリコンエピタキシャルウエハから各々がなる複数の第１ロットを準備する第１工程であって、前記複数の第１ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第１ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第１工程と、
前記複数の第１ロットの各々について、前記２以上の第１シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記２以上の第１シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた１以上の半導体デバイスを作成して、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第２工程と、
２以上の第２シリコンエピタキシャルウエハからなる第２ロットを準備する第３工程であって、前記第２ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第２ウエハに同時に形成するプロセスを行うことによって得られたものである第３工程と、
前記２以上の第２シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比を前記関係に参照することにより、前記２以上の第２シリコンエピタキシャルウエハの残りから作成される、コレクタとエミッタとを備えた半導体デバイスのコレクタ・エミッタ間飽和電圧を推定する第４工程と
を含んだ飽和電圧の推定方法。 - 前記第２及び第４工程の各々において、前記強度又は強度比は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの自由励起子発光の強度との比、又は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの電子正孔液滴発光の強度との比である請求項１に記載の飽和電圧の推定方法。
- 前記第１ウエハ及び前記第２ウエハは同一のインゴットから切り出された請求項１又は２に記載の飽和電圧の推定方法。
- 前記第２及び第４工程の各々において、前記粒子線は電子線であり、その照射量は１×１０13electrons/cm2以上１×１０17electrons/cm2以下である請求項１乃至３の何れか１項に記載の飽和電圧の推定方法。
- 前記２以上の第１シリコンエピタキシャルウエハ及び前記２以上の第２シリコンエピタキシャルウエハの各々において、前記シリコン層のドーパント濃度は１×１０18atoms/cm3以下である請求項１乃至４の何れか１項に記載の飽和電圧の推定方法。
- ２以上の第１シリコンエピタキシャルウエハから各々がなる複数の第１ロットを準備する第１工程であって、前記複数の第１ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第１ウエハに同時に形成するプロセスを複数回行うことによって得られたものである第１工程と、
前記複数の第１ロットの各々について、前記２以上の第１シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求めるとともに、前記２以上の第１シリコンエピタキシャルウエハの残りから、コレクタとエミッタとを各々が備えた１以上の半導体デバイスを作成し、各デバイスのコレクタ・エミッタ間飽和電圧を測定し、これにより、前記強度又は強度比と前記飽和電圧値との関係を求める第２工程と、
２以上の第２シリコンエピタキシャルウエハからなる第２ロットを準備する第４工程であって、前記第２ロットは、炭素濃度が５×１０14atoms/cm3以下のシリコン層をエピタキシャル成長法で２以上の第２ウエハに同時に形成するプロセスを行うことによって得られたものである第３工程と、
前記２以上の第２シリコンエピタキシャルウエハの一部に粒子線を照射して前記シリコン層中の炭素不純物を発光活性化させ、更に前記シリコン層に励起光を照射して発光を生じさせ、前記炭素不純物に由来する発光の強度又は強度比を求め、この強度又は強度比と、前記関係と、予め定められているコレクタ・エミッタ間飽和電圧の許容範囲とから、前記２以上の第２シリコンエピタキシャルウエハの良否を判断する第４工程と
を含んだシリコンエピタキシャルウエハの製造方法。 - 前記第２及び第４工程の各々において、前記強度又は強度比は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの自由励起子発光の強度との比、又は、格子間炭素と置換型炭素との複合欠陥に由来する発光の強度とシリコンの電子正孔液滴発光の強度との比である請求項６に記載のシリコンエピタキシャルウエハの製造方法。
- 前記第１ウエハ及び前記第２ウエハは同一のインゴットから切り出された請求項６又は７に記載のシリコンエピタキシャルウエハの製造方法。
- 前記第２及び第４工程の各々において、前記粒子線は電子線であり、その照射量は１×１０13electrons/cm2以上１×１０17electrons/cm2以下である請求項６乃至８の何れか１項に記載のシリコンエピタキシャルウエハの製造方法。
- 前記２以上の第１シリコンエピタキシャルウエハ及び前記２以上の第２シリコンエピタキシャルウエハの各々において、前記シリコン層のドーパント濃度は１×１０18atoms/cm3以下である請求項６乃至９の何れか１項に記載のシリコンエピタキシャルウエハの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014044619A JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013049057 | 2013-03-12 | ||
| JP2013049057 | 2013-03-12 | ||
| JP2014044619A JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014199253A true JP2014199253A (ja) | 2014-10-23 |
| JP5774741B2 JP5774741B2 (ja) | 2015-09-09 |
Family
ID=50241101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014044619A Active JP5774741B2 (ja) | 2013-03-12 | 2014-03-07 | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP2779220B1 (ja) |
| JP (1) | JP5774741B2 (ja) |
| KR (1) | KR101536512B1 (ja) |
| TW (1) | TWI584352B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015101529A (ja) * | 2013-11-28 | 2015-06-04 | 信越半導体株式会社 | シリコン単結晶の炭素濃度測定方法 |
| JP2015111615A (ja) * | 2013-12-06 | 2015-06-18 | 信越半導体株式会社 | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 |
| WO2016185644A1 (ja) * | 2015-05-20 | 2016-11-24 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び評価方法 |
| KR20180092811A (ko) * | 2017-02-10 | 2018-08-20 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 검량선의 작성 방법, 탄소 농도 측정 방법 및 실리콘 웨이퍼의 제조 방법 |
| WO2018163726A1 (ja) * | 2017-03-06 | 2018-09-13 | 信越半導体株式会社 | 単結晶シリコン中の炭素濃度測定方法 |
| JP2019124483A (ja) * | 2018-01-12 | 2019-07-25 | 信越半導体株式会社 | 炭素濃度評価方法 |
| WO2019171880A1 (ja) * | 2018-03-09 | 2019-09-12 | 信越半導体株式会社 | 酸素濃度評価方法 |
| JP2020088261A (ja) * | 2018-11-29 | 2020-06-04 | 信越半導体株式会社 | 炭素濃度測定方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7057122B2 (ja) * | 2017-12-22 | 2022-04-19 | グローバルウェーハズ・ジャパン株式会社 | 金属汚染評価方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193538A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | 半導体素子のウエ−ハテスト方法 |
| JPH1026651A (ja) * | 1996-03-14 | 1998-01-27 | Siemens Ag | 電力用半導体構成素子の寿命を評価するための方法 |
| JP2013152977A (ja) * | 2012-01-24 | 2013-08-08 | Mitsubishi Electric Corp | 不純物濃度測定方法および不純物濃度測定装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4812756A (en) * | 1987-08-26 | 1989-03-14 | International Business Machines Corporation | Contactless technique for semicondutor wafer testing |
| JPH04344443A (ja) | 1991-05-21 | 1992-12-01 | Hitachi Ltd | シリコン中の炭素および酸素濃度測定方法 |
| KR970077183A (ko) * | 1996-05-22 | 1997-12-12 | 김광호 | 반도체 소자의 스위칭 특성을 모니터하는 방법 |
| US20020179006A1 (en) * | 2001-04-20 | 2002-12-05 | Memc Electronic Materials, Inc. | Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates |
| JP3929375B2 (ja) * | 2002-08-06 | 2007-06-13 | 三菱電機株式会社 | 半導体結晶基板の評価方法 |
| JP4247007B2 (ja) * | 2003-01-31 | 2009-04-02 | 富士通株式会社 | 半導体ウエハの評価方法および半導体装置の製造方法 |
| JP4836626B2 (ja) * | 2006-03-24 | 2011-12-14 | 富士通株式会社 | 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置 |
| JP5120789B2 (ja) * | 2007-06-05 | 2013-01-16 | 信越半導体株式会社 | 半導体製造装置の汚染評価方法 |
| JP5446158B2 (ja) * | 2008-07-29 | 2014-03-19 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP5316487B2 (ja) * | 2010-06-24 | 2013-10-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
-
2014
- 2014-03-03 EP EP14157461.6A patent/EP2779220B1/en active Active
- 2014-03-07 JP JP2014044619A patent/JP5774741B2/ja active Active
- 2014-03-11 KR KR1020140028153A patent/KR101536512B1/ko active IP Right Grant
- 2014-03-12 TW TW103108525A patent/TWI584352B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193538A (ja) * | 1987-02-06 | 1988-08-10 | Toshiba Corp | 半導体素子のウエ−ハテスト方法 |
| JPH1026651A (ja) * | 1996-03-14 | 1998-01-27 | Siemens Ag | 電力用半導体構成素子の寿命を評価するための方法 |
| JP2013152977A (ja) * | 2012-01-24 | 2013-08-08 | Mitsubishi Electric Corp | 不純物濃度測定方法および不純物濃度測定装置 |
Non-Patent Citations (3)
| Title |
|---|
| CSNC201108013091; 中川聰子: 'ＰＬ法によるシリコンウェーハ中の低濃度炭素不純物定量への取り組み（１）' ２０１０年秋季第７１回応用物理学会学術講演会講演予稿集 , 2010, ｐ．１５-３２５（１６ａ-ＺＴ-５） * |
| JPN6015009175; 中川聰子: 'ＰＬ法によるシリコンウェーハ中の低濃度炭素不純物定量への取り組み（１）' ２０１０年秋季第７１回応用物理学会学術講演会講演予稿集 , 2010, ｐ．１５-３２５（１６ａ-ＺＴ-５） * |
| JPN6015009176; 中川聰子: 'パワーデバイス用ＭＣＺ-Ｓｉ基板における低濃度炭素定量法の開発' 第５８回応用物理関係連合講演会 講演予稿集 , 20110309, ｐ．４１８ （２６ｐ-ＫＬ-７） * |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015101529A (ja) * | 2013-11-28 | 2015-06-04 | 信越半導体株式会社 | シリコン単結晶の炭素濃度測定方法 |
| JP2015111615A (ja) * | 2013-12-06 | 2015-06-18 | 信越半導体株式会社 | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 |
| US10643908B2 (en) | 2015-05-20 | 2020-05-05 | Shin-Etsu Handotai Co., Ltd. | Manufacturing method and evaluation method of silicon epitaxial wafer |
| JP2016219585A (ja) * | 2015-05-20 | 2016-12-22 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び評価方法 |
| CN107615470A (zh) * | 2015-05-20 | 2018-01-19 | 信越半导体株式会社 | 硅外延晶片的制造方法以及评价方法 |
| US11205599B2 (en) | 2015-05-20 | 2021-12-21 | Shin-Etsu Handotai Co., Ltd. | Evaluation method of silicon epitaxial wafer |
| CN107615470B (zh) * | 2015-05-20 | 2020-06-19 | 信越半导体株式会社 | 硅外延晶片的制造方法以及评价方法 |
| WO2016185644A1 (ja) * | 2015-05-20 | 2016-11-24 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及び評価方法 |
| KR102017957B1 (ko) | 2017-02-10 | 2019-09-03 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 검량선의 작성 방법, 탄소 농도 측정 방법 및 실리콘 웨이퍼의 제조 방법 |
| KR20180092811A (ko) * | 2017-02-10 | 2018-08-20 | 글로벌웨어퍼스 재팬 가부시키가이샤 | 검량선의 작성 방법, 탄소 농도 측정 방법 및 실리콘 웨이퍼의 제조 방법 |
| KR20190119035A (ko) * | 2017-03-06 | 2019-10-21 | 신에쯔 한도타이 가부시키가이샤 | 단결정 실리콘 중의 탄소농도 측정방법 |
| JP2018145052A (ja) * | 2017-03-06 | 2018-09-20 | 信越半導体株式会社 | 単結晶シリコン中の炭素濃度測定方法 |
| WO2018163726A1 (ja) * | 2017-03-06 | 2018-09-13 | 信越半導体株式会社 | 単結晶シリコン中の炭素濃度測定方法 |
| KR102447217B1 (ko) | 2017-03-06 | 2022-09-26 | 신에쯔 한도타이 가부시키가이샤 | 단결정 실리콘 중의 탄소농도 측정방법 |
| JP2019124483A (ja) * | 2018-01-12 | 2019-07-25 | 信越半導体株式会社 | 炭素濃度評価方法 |
| WO2019171880A1 (ja) * | 2018-03-09 | 2019-09-12 | 信越半導体株式会社 | 酸素濃度評価方法 |
| CN111868902A (zh) * | 2018-03-09 | 2020-10-30 | 信越半导体株式会社 | 氧浓度评价方法 |
| JP2020088261A (ja) * | 2018-11-29 | 2020-06-04 | 信越半導体株式会社 | 炭素濃度測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI584352B (zh) | 2017-05-21 |
| EP2779220A3 (en) | 2016-08-31 |
| EP2779220B1 (en) | 2017-10-25 |
| KR20140111973A (ko) | 2014-09-22 |
| JP5774741B2 (ja) | 2015-09-09 |
| TW201435984A (zh) | 2014-09-16 |
| KR101536512B1 (ko) | 2015-07-13 |
| EP2779220A2 (en) | 2014-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5774741B2 (ja) | 飽和電圧推定方法及びシリコンエピタキシャルウエハの製造方法 | |
| JP6268039B2 (ja) | 検量線の作成方法、不純物濃度の測定方法、及び半導体ウェハの製造方法 | |
| JP6075307B2 (ja) | シリコン単結晶中の炭素濃度評価方法及び半導体デバイスの製造方法 | |
| JP6204036B2 (ja) | 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法 | |
| CN108414499B (zh) | 校准曲线的制作方法、碳浓度测定方法及硅晶片的制造方法 | |
| JP6048381B2 (ja) | シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法 | |
| KR102029647B1 (ko) | 실리콘 단결정 기판의 결함 농도 평가 방법 | |
| Zhang et al. | First‐Principles Calculations of Quantum Efficiency for Point Defects in Semiconductors: The Example of Yellow Luminance by GaN: CN+ ON and GaN: CN | |
| JP7006517B2 (ja) | シリコン単結晶基板中の欠陥密度の制御方法 | |
| Nasieka et al. | Photoluminescence-based material quality diagnostics in the manufacturing of CdZnTe ionizing radiation sensors | |
| JP2017224695A (ja) | シリコンエピタキシャルウェーハのエピタキシャル層の評価方法及びシリコンエピタキシャルウェーハの製造方法 | |
| JP6766786B2 (ja) | シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法 | |
| Burbaev et al. | Comprehensive study of structural and optical properties of LT-GaAs epitaxial structures | |
| Phelan | Investigating the Influence of Interface and Vacancy Defects on the Growth of Silicon Quantum Dots in SiO2 | |
| Sobolev et al. | Structural and luminescent properties of electron-irradiated silicon | |
| JP2005019445A (ja) | シリコンウエハの評価方法および半導体装置の製造方法 | |
| KR20200130809A (ko) | 탄소농도 평가방법 | |
| Zhou et al. | Photoluminescence of Mn+ doped GaAs | |
| JP2017174861A (ja) | エピタキシャルウェーハの評価方法及び製造方法 | |
| JP2015152546A (ja) | 欠陥評価装置及びそれを用いた欠陥評価方法 | |
| JP2015185811A (ja) | 半導体基板の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150701 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5774741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |