KR20140111973A - 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법 - Google Patents

포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20140111973A
KR20140111973A KR1020140028153A KR20140028153A KR20140111973A KR 20140111973 A KR20140111973 A KR 20140111973A KR 1020140028153 A KR1020140028153 A KR 1020140028153A KR 20140028153 A KR20140028153 A KR 20140028153A KR 20140111973 A KR20140111973 A KR 20140111973A
Authority
KR
South Korea
Prior art keywords
intensity
silicon
carbon
silicon epitaxial
wafers
Prior art date
Application number
KR1020140028153A
Other languages
English (en)
Other versions
KR101536512B1 (ko
Inventor
사토코 나카가와
가즈히코 가시마
Original Assignee
글로벌웨어퍼스 재팬 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌웨어퍼스 재팬 가부시키가이샤 filed Critical 글로벌웨어퍼스 재팬 가부시키가이샤
Publication of KR20140111973A publication Critical patent/KR20140111973A/ko
Application granted granted Critical
Publication of KR101536512B1 publication Critical patent/KR101536512B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)

Abstract

에피택셜층의 탄소 농도가 5×1014 atoms/㎤ 이하인 실리콘 에피택셜 웨이퍼로부터 반도체 디바이스를 높은 수율로 작성하기에 유리한 기술을 제공한다.
실리콘 에피택셜 웨이퍼의 에피택셜층이 포함하고 있는 탄소를 발광 활성화하고, 활성화된 탄소가 발광하도록 여기시켜, 탄소에 유래하는 발광의 강도 또는 강도비를 구한다. 이 강도 또는 강도비와 콜렉터-이미터 포화 전압의 관계를 미리 확인한다. 실리콘 에피택셜 웨이퍼의 제조 로트로부터 일부의 웨이퍼를 골라내고, 각각의 골라낸 웨이퍼의 상기 발광 강도 또는 강도비를 구한다. 이 강도 또는 강도비를 상기 관계와 비교하는 것에 의해, 제조 로트의 품질을 판정한다.

Description

포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법{SATURATION VOLTAGE ESTIMATION METHOD AND SILICON EPITAXIAL WAFER MANUFACTURING METHOD}
본 발명은, 포화 전압 추정 방법 및 이것을 이용한 실리콘 에피택셜 웨이퍼의 제조 방법에 관한 것이다. 특히, 본 발명은, 에피택셜법에 의해 형성된, 탄소 농도가 5×1014 atoms/㎤ 이하인 실리콘층을 에피택셜층으로서 구비한 실리콘 에피택셜 웨이퍼로부터, 콜렉터와 이미터를 구비한 반도체 디바이스를 작성하기 전에, 콜렉터-이미터 포화 전압을 추정하는 추정 방법 및 이 추정 방법을 이용한 실리콘 에피택셜 웨이퍼의 제조 방법에 관한 것이다.
최근 개발되고 있는 많은 파워 디바이스는, 높은 항복 전압을 지향하고 있다. 실리콘 에피택셜 웨이퍼의 에피택셜층에 있어서의 탄소 농도는 파워 디바이스의 항복 전압을 높일 때에 영향을 미친다. 그 때문에, 이 탄소 농도를 보다 한층 저감하는 것이 요구되고 있다.
구체적으로 요구되는 탄소 농도는, 5×1014 atoms/㎤ 이하이다. 이와 같이 탄소 농도가 매우 낮은 실리콘 에피택셜 웨이퍼를, 디바이스의 규격에 따라 탄소 농도를 제어하면서 안정적으로 제조 및 공급하는 것이 요구되고 있다.
그렇지만, 5×1014 atoms/㎤ 이하의 탄소 농도를 평가하는 방법은, 일본 공업 규격(JIS)이나 Semiconductor Equipment and Materials International(SEMI) 규격에서는 규정되어 있지 않다. 탄소 농도 평가 방법의 일례는, 박막의 탄소 농도를 평가할 수 있는 이차 이온 질량 분석법(SIMS)이다. 그렇지만, 그 방법의 검출 한계는 약 1×1015 atoms/㎤ 정도이고, 그 방법으로 5×1014 atoms/㎤ 이하의 탄소 농도를 평가하는 것은 곤란하다.
다른 평가 방법으로서, 일본 특허 공개 평 4-344443호는, 실리콘 시료에 전자선을 조사하는 것에 의해 발생된 광의 강도를 측정하고(포토루미네선스법), 또한 탄소 또는 산소 이온을 주입한 후에도 동일한 측정을 행함으로써, 실리콘 중의 탄소 농도를 고감도로 측정할 수 있는 방법을 제안하였다. 그렇지만, 이 문헌은, 측정 가능한 탄소 농도에 대해서는 개시하지 않는다. 더구나, 이온 주입을 행하기 때문에, 주입 손상에 의한 탄소 불순물 이외의 발광이나, 탄소 결함 준위(carbon defect level)를 갖지만 발광은 하지 않는 비발광 센터가 증가한다. 이것은, 본래 함유되어 있는 실리콘 중의 탄소 농도를 정확하게 평가하는 것을 곤란하게 한다.
또 다른 방법으로서, J. Weberand 및 M. Singh는, Appl. Phys. Lett. 49(23), 1986에 있어서, 적외 흡수 분광법(IR)에 의해 탄소 농도가 측정된 샘플에 대하여 루미네선스 측정이 행해지고, IR법에 의해 얻어지는 탄소 농도와 루미네선스 측정에 의해 얻어지는 강도의 관계가 얻어지면, 샘플의 미지의 탄소 농도는 그 샘플에 루미네선스 측정을 행하는 것에 의해 추정될 수 있는 것을 설명하고 있다.
그렇지만, IR로 평가된 최저 탄소 농도는 8.7×1015 atoms/㎤이다. 또한, IR의 검출 한계는 높아도 약 1×1015 atoms/㎤이기 때문에, IR은 그 검출 한계보다 낮은 탄소 농도를 측정할 수는 없다. 그 때문에, 탄소 농도가 낮은 샘플에 대해서는, 루미네선스 측정에 의해 얻어지는 강도를 상기의 관계와 비교할 수 없거나, 또는, 탄소 농도를 높은 정확도로 추정할 수 없다.
상기한 바와 같이, 종래로부터 탄소 농도가 디바이스 특성에 영향을 미치는 것은 알려져 있다. 하지만, 디바이스 특성과 5×1014 atoms/㎤ 이하의 매우 낮은 농도를 갖는 탄소의 관계는 분명하지 않다. 더구나, 상기한 바와 같이, 그 탄소 농도의 평가 방법도 확립되어 있지 않다. 그 때문에, 낮은 탄소 농도의 디바이스에 있어서 소망하는 특성을 달성하기 위해 웨이퍼의 제조 공정을 최적화할 수 없다. 이것은, 디바이스 작성 프로세스의 수율에 중대한 영향을 미칠 가능성이 있다.
그래서, 본 발명의 목적은, 에피택셜층의 탄소 농도가 5×1014 atoms/㎤ 이하인 실리콘 에피택셜 웨이퍼로부터 반도체 디바이스를 높은 수율로 작성하기에 유리한 기술을 제공하는 것에 있다.
본 발명자들은, 상기 상황을 감안하여, 포토루미네선스법에 착안하여 광범위하게 연구하였다. 그 결과, 본 발명자들은, 에피택셜층의 탄소 농도가 5×1014 atoms/㎤ 이하인 낮은 탄소 농도의 실리콘 에피택셜 웨이퍼의 발광 스펙트럼 강도 또는 강도비는, 디바이스 특성으로서의 콜렉터-이미터 사이의 포화 전압과 양의 상관 관계를 갖는 것을 발견하고, 디바이스가 작성되기 전에 콜렉터-이미터 사이의 포화 전압을 추정하는 포화 전압 추정 방법에 이르렀다.
즉, 본 발명자들은, 포토루미네선스법에 의해, 5×1014 atoms/㎤ 이하의 탄소 농도를 정량하는 대신, 실리콘 에피택셜 웨이퍼의 발광 스펙트럼 강도 또는 강도비로부터, 디바이스 작성 전에 디바이스 특성(콜렉터-이미터 포화 전압)을 추정하는 포화 전압 추정 방법에 이르렀다.
또한, 본 발명자들은, 포화 전압 추정 방법을 이용하여, 실리콘 에피택셜 웨이퍼의 품질을 판정하는 실리콘 에피택셜 웨이퍼의 제조 방법에 이르렀다.
본 발명의 제 1 측면에 의하면, 각각이 둘 이상의 제 1 실리콘 에피택셜 웨이퍼를 포함하는 복수의 제 1 로트를 준비하는 제 1 공정으로서, 상기 복수의 제 1 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 1 웨이퍼에 동시에 형성하는 프로세스를 복수의 횟수 행하는 것에 의해 얻어진 것인 제 1 공정과, 상기 복수의 제 1 로트의 각각에 대하여, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정함과 아울러, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 나머지로부터, 각각이 콜렉터와 이미터를 구비한 하나 이상의 반도체 디바이스를 작성하고, 각 디바이스의 콜렉터-이미터 포화 전압을 측정하고, 이것에 의해, 상기 강도 또는 강도비와 상기 포화 전압의 관계를 구하는 제 2 공정과, 둘 이상의 제 2 실리콘 에피택셜 웨이퍼를 포함하는 제 2 로트를 준비하는 제 3 공정으로서, 상기 제 2 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 2 웨이퍼에 동시에 형성하는 프로세스를 행하는 것에 의해 얻어진 것인 제 3 공정과, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정하고, 이 강도 또는 강도비를 상기 관계와 비교하는 것에 의해, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 나머지로부터 작성되는, 콜렉터와 이미터를 구비한 반도체 디바이스의 콜렉터-이미터 포화 전압을 추정하는 제 4 공정을 포함한 포화 전압의 추정 방법이 제공된다.
제 1 측면에 따른 추정 방법에 의하면, 에피택셜층으로서의 실리콘층의 발광을 측정하는 것에 의해, 콜렉터-이미터 포화 전압을 추정할 수 있다. 따라서, 어느 제조 로트의 실리콘 에피택셜 웨이퍼가, 허용 범위 내의 포화 전압을 달성하지 않는 것이 추정된 경우에, 동일한 제조 로트의 다른 웨이퍼를 반도체 디바이스의 작성 프로세스에 공급하지 않으면, 이 프로세스의 수율을 향상시킬 수 있다. 또한, 어느 실리콘 에피택셜 웨이퍼가, 허용 범위 내의 포화 전압을 달성하지 않는 것이 추정된 경우, 그 웨이퍼의 제조 조건이 최적의 조건으로부터 벗어났다고 예상할 수 있다. 따라서, 제 1 측면에 따른 추정 방법은, 웨이퍼의 제조 조건을 최적의 상태로 유지하는 것을 가능하게 하고, 웨이퍼의 제조 프로세스의 수율도 향상시킬 수 있다.
본 발명의 제 2 측면에 의하면, 각각이 둘 이상의 제 1 실리콘 에피택셜 웨이퍼를 포함하는 복수의 제 1 로트를 준비하는 제 1 공정으로서, 상기 복수의 제 1 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 1 웨이퍼에 동시에 형성하는 프로세스를 복수의 횟수 행하는 것에 의해 얻어진 것인 제 1 공정과, 상기 복수의 제 1 로트의 각각에 대하여, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정함과 아울러, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 나머지로부터, 각각이 콜렉터와 이미터를 구비한 하나 이상의 반도체 디바이스를 작성하고, 각 디바이스의 콜렉터-이미터 포화 전압을 측정하고, 이것에 의해, 상기 강도 또는 강도비와 상기 포화 전압의 관계를 구하는 제 2 공정과, 둘 이상의 제 2 실리콘 에피택셜 웨이퍼를 포함하는 제 2 로트를 준비하는 제 3 공정으로서, 상기 제 2 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 2 웨이퍼에 동시에 형성하는 프로세스를 행하는 것에 의해 얻어진 것인 제 3 공정과, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정하고, 이 강도 또는 강도비와, 상기 관계와, 미리 정해져 있는 콜렉터-이미터 포화 전압의 허용 범위로부터, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 품질을 판단하는 제 4 공정을 포함한 실리콘 에피택셜 웨이퍼의 제조 방법이 제공된다.
제 2 측면에 따른 제조 방법에 의하면, 에피택셜층으로서의 실리콘층의 발광을 측정하는 것에 의해, 허용 범위 내에 있는 콜렉터-이미터 포화 전압을 갖는 반도체 디바이스가 그 실리콘 에피택셜 웨이퍼로부터 작성될 수 있는지 여부가 판정될 수 있다. 즉, 반도체 디바이스가 작성되기 전에, 실리콘 에피택셜 웨이퍼의 품질이 판단될 수 있다. 따라서, 반도체 디바이스의 작성 프로세스의 수율이 향상된다. 또한, 어느 제조 로트의 실리콘 에피택셜 웨이퍼가 불량품인 경우, 그 웨이퍼의 제조 조건이 최적의 조건으로부터 벗어났다고 예상할 수 있다. 따라서, 제 2 측면에 따른 제조 방법은, 웨이퍼의 제조 조건을 최적의 상태로 유지하는 것을 가능하게 하고, 웨이퍼의 제조 프로세스의 수율도 향상시킬 수 있다.
도 1은 실리콘 웨이퍼로의 전자선 조사에 의한 탄소 불순물의 발광 활성화를 나타내는 모식도이다.
도 2는 실리콘 웨이퍼의 발광 스펙트럼의 일례를 나타내는 차트이다.
도 3은 에피택셜층의 발광 스펙트럼의 일례를 나타내는 차트이다.
도 4는 격자간 탄소(interstitial carbon)와 치환형 탄소(substitutional carbon)의 복합 결함에 유래하는 발광(G-line 발광)의 강도와 콜렉터-이미터 포화 전압 Vce(sat)의 관계의 일례를 나타내는 그래프이다.
도 5는 G-line 발광 강도와 자유 여기자 발광 강도(FE 발광 강도)의 비율과, 콜렉터-이미터 포화 전압 Vce(sat)의 관계의 일례를 나타내는 그래프이다.
도 6은 본 발명의 일 실시형태에 따른 실리콘 에피택셜 웨이퍼의 제조 방법을 나타내는 플로차트이다.
도 7은 G-line 발광 강도와 FE 발광 강도의 비율의 예를 나타내는 그래프이다.
우선, 본 발명의 실시형태에 있어서 이용하는 원리에 대하여 설명한다.
본 실시형태에서는, 포토루미네선스법을 이용한다. 포토루미네선스법은, 종래로부터 알려진 방법이고, 물질에 여기광을 조사하여 전자가 여기되고, 여기된 전자가 기저 상태로 천이할 때에 발생하는 광을 관측하는 방법이다.
구체적으로는, 반도체(실리콘)에 금제대(forbidden band)보다 높은 에너지를 갖는 광을 조사하면, 전자ㆍ정공쌍이 형성된다. 이때, 반도체(실리콘) 결정 중에는 열평형 상태를 넘는 전자ㆍ정공쌍이 형성된다. 과잉 전자ㆍ정공쌍은 재결합하여 평형 상태로 되돌아간다. 이 재결합 과정에 있어서 광이 방출된다. 이 방출되는 광의 스펙트럼은, 반도체 결정 중의 불순물이나 결함의 영향을 받기 쉽다. 그 때문에, 발광을 분광적으로 상세히 해석하면, 반도체(실리콘) 중의 탄소 불순물의 정보가 얻어진다.
여기광 조사에 앞서, 반도체 결정에 입자선을 조사하면, 이 결정 중의 불순물이 발광 활성화된다. 예컨대, 도 1에 나타내는 바와 같이, 실리콘 웨이퍼(1)에 전자선을 조사하면, 실리콘 결정 중에서는, 이하에 나타내는 바와 같이 방사선 손상 또는 결함이 발생한다.
Figure pat00001
여기서, V는 공공(Vacancy)을 나타내고, e는 전자를 나타내고 있다. (s)는, 그 직전의 원자가 격자점에 위치하고 있는 것을 나타내고 있다(치환형). (i)는, 그 직전의 원자가 격자점 사이에 위치하고 있는 것을 나타내고 있다(치환형). 즉, C(i)는 격자간 탄소를 나타내고, C(s)는 치환형 탄소를 나타내고, O(i)는 격자간 산소를 나타내고 있다. 또한, Ci-Cs는 격자간 탄소와 치환형 탄소의 복합 결함을 나타내고, Ci-Oi는 격자간 탄소와 격자간 산소의 복합 결함을 나타내고 있다.
이와 같이, 1차 결함의 도입에 의해, 복합 결함 Ci-Oi 및 Ci-Cs가 생성된다. 이들 Ci-Oi 및 Ci-Cs 결함은, 여기광, 구체적으로는, 가시광이나 자외광 등의 레이저광이 조사되면 광을 방출한다. 이들 결함이 방출하는 광의 강도 또는 강도비는, 예컨대, 상기 Ci-Oi 및 Ci-Cs 결함의 수의 영향을 받는다. 그 때문에, 이 발광 강도 또는 강도비를 해석하는 것에 의해, 반도체(실리콘) 중의 탄소 불순물의 정보를 얻을 수 있다.
도 2는 실리콘 웨이퍼의 발광 스펙트럼의 일례를 나타낸다. 또, 도 2에 있어서, 세로축은 광발광 강도(Photoluminescence(PL) Intensity)를 나타내고, 가로축은 광자 에너지(Photon Energy)를 나타낸다.
도 2에 나타내는 바와 같이, Ci-Cs 복합 결함의 발광의 광자 에너지는 0.97eV이고, Ci-Oi 복합 결함의 발광의 광자 에너지는 0.79eV이다. 또, 실리콘의 자유 여기 발광의 광자 에너지는 1.1eV이고, 이 값은 실리콘에 고유하다. 이하, 실리콘의 자유 여기 발광을 FE-line이라고 한다. 또한, 실리콘의 전자 정공 액적(EHD) 발광의 광자 에너지는 1.08eV이고, 이 값은 실리콘에 고유하다.
다음으로, 본 실시형태에 따른 포화 전압의 추정 방법에 대하여 설명한다.
일반적으로, 실리콘 에피택셜 웨이퍼의 제조에 있어서, 에피택셜법에 의한 실리콘층의 성막은, 배치 프로세스에 의해 행해진다. 이 배치 프로세스에서는, 1회의 성막 프로세스에서, 복수의 웨이퍼, 예컨대, 실리콘 웨이퍼에 에피택셜층으로서 실리콘층이 형성된다. 동일한 성막 프로세스에서 에피택셜층이 동시에 형성된 실리콘 에피택셜 웨이퍼, 즉, 동일 로트의 실리콘 에피택셜 웨이퍼는, 에피택셜층의 탄소 농도가 거의 같다. 이것에 비하여, 서로 다른 성막 프로세스에서 에피택셜층이 형성된 실리콘 에피택셜 웨이퍼, 즉, 다른 로트의 실리콘 에피택셜 웨이퍼는, 에피택셜층의 탄소 농도에 때때로 변동을 일으킨다.
실리콘 에피택셜 웨이퍼로부터 작성되고, 콜렉터와 이미터를 구비한 반도체 디바이스, 예컨대, 절연 게이트 바이폴라 트랜지스터(IGBT) 등의 바이폴라 트랜지스터의 콜렉터-이미터 포화 전압은, 그 디바이스의 작성 조건이 충분히 관리되면, 에피택셜층의 탄소 농도와 강한 상관을 나타낸다. 본 실시형태에 따른 방법은, 이것을 이용하여, 포화 전압을 추정한다.
이 추정 방법을 이하에 더 상세히 설명한다.
우선, 각각이 둘 이상의 제 1 실리콘 에피택셜 웨이퍼를 포함하는 복수의 제 1 로트를 준비한다. 이들 제 1 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층(에피택셜층)을 에피택셜 성장법으로 복수의 제 1 웨이퍼에 동시에 형성하는 프로세스를 반복하는 것에 의해 얻어진 것이다.
이들 제 1 로트는, 서로 다른 잉곳으로부터 잘라낸 웨이퍼를 제 1 웨이퍼로서 사용하여 준비하더라도 좋다. 단, 보다 정확한 추정을 행하기 위해서는, 이들 제 1 로트는, 동일 잉곳으로부터 잘라낸 웨이퍼를 제 1 웨이퍼로서 사용하여 준비하는 것이 바람직하다.
에피택셜층의 도펀트 농도는, 1×1018 atoms/㎤ 이하인 것이 바람직하다. 이것은, 도펀트 농도가 높은 경우, 오제 재결합(Auger recombination)의 영향에 의해 때때로 발광이 얻어지지 않기 때문이다.
다음으로, 각 제 1 로트로부터, 제 1 실리콘 에피택셜 웨이퍼의 일부를 골라낸다. 그리고, 각각의 골라낸 제 1 실리콘 에피택셜 웨이퍼에 입자선을 조사하여, 에피택셜층 중의 탄소 불순물을 발광 활성화시킨다. 또한, 이 에피택셜층에 여기광을 조사하여 발광을 일으키고, 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 구한다. 또, 여기광의 조사 및 발광 강도의 측정은, 저온에서, 예컨대, 시료를 액체 헬륨으로 식히면서 행한다.
도 3은 에피택셜층의 발광 스펙트럼의 일례를 나타낸다. 도 3에 있어서, 세로축은 광발광 강도(Photoluminescence (PL) Intensity)를 나타내고, 가로축은 광자 에너지(Photon Energy)를 나타낸다. 또, 도 3에 나타낸 전자 정공 액적(Electron-Hole Droplet; EHD) 발광 및 FE 발광의 각각은, 측정된 강도를 5배하여 얻은 값이다.
또한, 각 제 1 로트의 나머지의 제 1 실리콘 에피택셜 웨이퍼로부터, 각각이 콜렉터와 이미터를 구비한 하나 이상의 반도체 디바이스를 작성한다. 여기서는, 반도체 디바이스의 성능의 격차가, 제 1 실리콘 에피택셜 웨이퍼의 특성의 격차에만 기인하도록, 어닐 공정 등의 각 공정을 엄밀히 관리한다. 그 후, 이들 디바이스의 콜렉터-이미터 포화 전압 Vce(sat)를 측정한다. 또, 이 콜렉터-이미터 포화 전압 Vce(sat)는, 그 디바이스의 ON 전압 V(on-switch)에 관련된 파라미터이다.
이상과 같이 하여, 발광 강도 또는 강도비와 포화 전압의 관계를 구한다.
도 4는 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광(G-line 발광)의 강도와 콜렉터-이미터 포화 전압 Vce(sat)의 관계의 일례를 나타내는 그래프이다. 도 4에 있어서, 세로축은 G-line 발광 강도를 나타내고, 가로축은 콜렉터-이미터 포화 전압 Vce(sat)를 나타낸다. 도 4에 나타내는 발광 강도와 포화 전압의 관계는, 13개의 제 1 로트를 준비하고, 각 제 1 로트에 대하여, 발광 강도의 측정 및 디바이스의 작성 및 포화 전압의 측정을 행하는 것에 의해 얻어진 것이다. 준비해야 할 제 1 로트의 수는 둘 이상이다.
다음으로, 둘 이상의 제 2 실리콘 에피택셜 웨이퍼를 포함하는 제 2 로트를 준비한다. 제 2 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 복수의 실리콘층(에피택셜층)을 에피택셜 성장법으로 복수의 제 2 웨이퍼에 동시에 형성하는 프로세스를 행하는 것에 의해 얻어진 것이다.
제 2 로트는, 제 1 웨이퍼를 잘라낸 잉곳과는 다른 잉곳으로부터 잘라낸 웨이퍼를 제 2 웨이퍼로서 사용하여 준비하더라도 좋다. 단, 보다 정확한 추정을 행하기 위해서는, 제 1 웨이퍼를 잘라낸 것과 동일한 잉곳으로부터 잘라낸 웨이퍼를 제 2 웨이퍼로서 사용하는 것이 바람직하다. 또, 제 2 로트에 대해서도, 에피택셜층의 도펀트 농도는, 1×1018 atoms/㎤ 이하인 것이 바람직하다.
다음으로, 제 2 로트로부터, 제 2 실리콘 에피택셜 웨이퍼의 일부를 골라낸다. 그리고, 각각의 골라낸 제 2 실리콘 에피택셜 웨이퍼에 입자선을 조사하여, 에피택셜층 중의 탄소 불순물을 발광 활성화시킨다. 이 입자선의 조사는, 제 1 실리콘 에피택셜 웨이퍼에 대하여 행한 것과 동일한 조건에서 행한다.
또한, 이 에피택셜층에 여기광을 조사하여 발광을 일으키고, 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 구한다. 이 여기광의 조사 및 발광 강도 또는 강도비의 측정은, 제 1 실리콘 에피택셜 웨이퍼에 대하여 행한 것과 동일한 조건에서 행한다.
그 후, 강도 또는 강도비를 상기 관계와 비교하는 것에 의해, 제 2 로트의 나머지의 제 2 실리콘 에피택셜 웨이퍼로부터 작성되는, 콜렉터와 이미터를 구비한 반도체 디바이스의 콜렉터-이미터 포화 전압을 추정한다.
이 추정 방법에 의하면, 에피택셜층으로서의 실리콘층의 발광을 측정하는 것에 의해, 콜렉터-이미터 포화 전압을 추정할 수 있다. 따라서, 예컨대, 어느 제조 로트의 실리콘 에피택셜 웨이퍼가, 허용 범위 내의 포화 전압을 달성하지 않는 것이 추정된 경우에, 상기 제조 로트의 웨이퍼의 나머지를 반도체 디바이스의 작성 프로세스에 공급하지 않으면, 이 프로세스의 수율을 향상시킬 수 있다. 또한, 어느 실리콘 에피택셜 웨이퍼가, 허용 범위 내의 포화 전압을 달성하지 않는 것이 추정된 경우, 그 웨이퍼의 제조 조건이 최적의 조건으로부터 벗어났다고 예상할 수 있다. 따라서, 이 추정 방법은, 웨이퍼의 제조 조건을 최적의 상태로 유지하는 것을 가능하게 하고, 웨이퍼의 제조 프로세스의 수율도 향상시킬 수 있다.
이 추정 방법에서는, 탄소 불순물에 유래하는 발광 중, Ci-Cs 복합 결함의 발광(0.97eV : G-line 발광)의 강도를 이용하는 것이 바람직하다.
실리콘 중의 탄소 농도는, G-line의 발광 강도 또는 Ci-Oi 복합 결함의 발광(0.79eV : 이하, C-line 발광이라고 한다) 강도를 이용하여 평가할 수 있다. 단, 실리콘 에피택셜층의 산소 농도는 1×1016 atoms/㎤ 이하의 낮은 농도이다. 또한, 동일 조건에서 에피택셜 성장시킨 에피택셜층의 산소 농도는 거의 일정하다고 간주할 수 있다. 그러므로, G-line 발광을 이용한 경우, C-line 발광을 이용한 경우와 비교하여 높은 발광 강도가 얻어지고, 또한, C-line 발광은 상기 평가를 방해하지 않는다. 그 때문에, G-line의 발광 강도를 이용하는 것이 바람직하다.
상기 추정 방법에 있어서, 탄소 불순물에 유래하는 발광의 강도를 이용하는 대신, 강도비를 이용하는 경우, 이 강도비는, 탄소 불순물에 유래하는 발광의 강도와 실리콘에 유래하는 발광의 강도의 비율, 예컨대, G-line의 발광 강도와 FE-line의 발광 강도의 비율, 또는, G-line의 발광 강도와 실리콘의 EHD 발광의 강도의 비율인 것이 바람직하다. 이들 강도비를 이용한 경우, 표면 재결합의 영향, 측정 오차, 측정일에 따른 오차 등을 보정할 수 있고, 상기 관계를 높은 정확도로 구할 수 있다.
실리콘 에피택셜 웨이퍼에 조사하여, 탄소 불순물을 발광 활성화시키는 입자선(고에너지 입자)으로서는, 예컨대, 전자선, 양성자빔, 또는 각종 이온빔을 이용할 수 있다.
단, 양성자나 이온은, 전자보다 큰 입자이기 때문에, 단공공(monovacancy)(V)을 도입할 뿐 아니라, 복공공(divacancy) 등의 2차 결함도 많이 생성한다. 복공공 등의 2차 결함이 많이 생성된 경우, 탄소 불순물에 유래하는 발광 이외의 발광이 증가한다. 그 예는, 격자간 실리콘의 발광, 결정 변형(crystal strain)에 의한 발광, 각종 조사 손상에 유래하는 발광이다. 이 경우, 결함 준위를 갖지만 발광은 하지 않는 비발광 센터의 도입량이 증가하고, 탄소 불순물에 유래하는 발광에 기여할 수 있는 캐리어가 감소한다. 탄소와는 관계가 없는 발광 및 비발광 센터의 개수가 감소하면, 탄소 불순물에 유래하는 발광의 강도는, 에피택셜층의 탄소 농도를 보다 정확하게 반영하게 된다. 따라서, 입자선으로서는, 전자선이 가장 적합하다.
전자선의 조사량은, 1×1013 electrons/㎠ 이상인 것이 바람직하다. 이것은, 발광 강도를 정확하게 측정하기 위해, 에피택셜층 중에 최대 5×1014 atoms/㎤의 농도로 존재하고 있는 탄소를 충분히 발광 활성화시키기 위해서이다.
전자선의 조사량은, 1×1017 electrons/㎠ 이하인 것이 바람직하다. 이것은, 조사량이 너무 크면, 웨이퍼에 대한 조사 손상이 커지고, 비발광 센터의 개수가 증가하고, 발광 강도가 감소하기 때문이다.
여기광의 파장은, 에피택셜층의 두께에 따라 적절하게 선택한다. 이것은, 실리콘으로의 여기광의 진입 심도가 파장에 의존하기 때문이다. 예컨대, 에피택셜층의 두께가 10㎛ 이상일 때, 여기광의 파장은 650㎚ 이하가 바람직하다. 또, 에피택셜층이 얇으면, 파장에 따라서는, 발생한 캐리어가 에피택셜층 대신에 실리콘 기판에 흘러들 수 있다. 이 경우, 발광 강도는, 에피택셜층의 탄소 농도를 정확하게 반영하지 않는다.
다음으로, 본 실시형태에 따른 실리콘 에피택셜 웨이퍼의 제조 방법에 대하여 설명한다.
도 5는 G-line 발광 강도와 FE 발광 강도의 비율과, 콜렉터-이미터 포화 전압 Vce(sat)의 관계의 일례를 나타내는 그래프이다. 도 6은 본 발명의 일 실시형태에 따른 실리콘 에피택셜 웨이퍼의 제조 방법을 나타내는 플로차트이다. 도 7은 G-line 발광 강도와 FE 발광 강도의 비율의 예를 나타내는 그래프이다.
이 제조 방법은, 상술한 추정 방법을 이용한다. 즉, 상술한 추정 방법과 동일하게, 발광 강도 또는 강도비와 포화 전압의 관계를 구한다(도 6의 공정 S1).
다음으로, 도 5에 나타내는 바와 같이, 미리 정해져 있는 콜렉터-이미터 포화 전압의 제 1 허용 범위(제 1 규격)를 상기 관계와 비교하여, 발광 강도 또는 강도비의 제 2 허용 범위(제 2 규격)를 구한다(도 6의 공정 S2). 또, 이 공정 S2는 생략할 수 있다.
다음으로, 상술한 추정 방법과 동일하게, 제 2 로트를 준비하고, 이 제 2 로트로부터 제 2 실리콘 에피택셜 웨이퍼의 일부를 골라낸다(도 6의 공정 S3). 골라낸 제 2 실리콘 에피택셜 웨이퍼에 입자선을 조사하여 에피택셜층 중의 탄소 불순물을 발광 활성화시키고, 또한 에피택셜층에 여기광을 조사하여 발광을 일으키고, 발광 스펙트럼을 측정한다(도 6의 공정 S4). 또한, 이 발광 스펙트럼으로부터, 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 구한다(도 6의 공정 S5).
이 강도 또는 강도비와, 상기 관계와, 미리 정해져 있는 콜렉터-이미터 포화 전압의 허용 범위로부터, 제 2 로트의 제 2 실리콘 에피택셜 웨이퍼의 품질을 판단한다. 예컨대, 도 7에 나타내는 바와 같이, 이 강도 또는 강도비가 제 2 허용 범위 내에 있는 경우에는 제 2 로트의 제 2 실리콘 에피택셜 웨이퍼는 양품이라고 판단하고, 이 강도 또는 강도비가 제 2 허용 범위 밖에 있는 경우에는 제 2 로트의 제 2 실리콘 에피택셜 웨이퍼는 불량품이라고 판단한다(도 6의 공정 S6). 혹은, 이 강도 또는 강도비를 상기 관계와 비교하여 포화 전압을 추정한다. 이 포화 전압이 제 1 허용 범위 내에 있는 경우(도 7의 샘플 1 내지 4)에는 제 2 로트의 제 2 실리콘 에피택셜 웨이퍼는 양품이라고 판단한다. 이 포화 전압이 제 1 허용 범위 밖에 있는 경우(도 7의 샘플 5 내지 7)에는 제 2 로트의 제 2 실리콘 에피택셜 웨이퍼는 불량품이라고 판단한다.
양품이라고 판단한 제 2 로트는 출하한다(도 6의 공정 S7). 불량품이라고 판단한 제 2 로트에 대해서는, 예컨대, 제 2 실리콘 에피택셜 웨이퍼를 분석하거나, 또는, 그 제조 프로세스의 조건을 확인하는 것 등에 의해, 불량의 원인을 분석한다(도 6의 공정 S8). 그 결과에 근거하여, 실리콘 에피택셜 웨이퍼의 제조 프로세스를 최적화한다(도 6의 공정 S9).
이 제조 방법에 의하면, 웨이퍼의 에피택셜층으로서의 실리콘층의 발광을 측정하는 것에 의해, 허용 범위 내에 있는 콜렉터-이미터 포화 전압을 갖는 반도체 디바이스를 그 실리콘 에피택셜 웨이퍼로부터 작성할 수 있는지 여부를 판정할 수 있다. 즉, 반도체 디바이스를 작성하기 전에, 실리콘 에피택셜 웨이퍼의 품질을 판단할 수 있다. 따라서, 반도체 디바이스의 작성 프로세스의 수율이 향상된다. 또한, 어느 실리콘 에피택셜 웨이퍼가 불량품인 경우, 그 웨이퍼의 제조 조건이 최적의 조건으로부터 벗어났다고 예상할 수 있다. 따라서, 이 제조 방법은, 웨이퍼의 제조 조건을 최적의 상태로 유지하는 것을 가능하게 하고, 웨이퍼의 제조 프로세스의 수율도 향상시킬 수 있다.
이하에, 본 발명의 예를 기재한다.
[예 1]
경면 연마한 표면을 갖는 2매의 실리콘 웨이퍼(폴리시드 웨이퍼(polished wafer))에, 에피택셜 성장법에 의해, 각각이 50㎛의 두께, 1×1014 atoms/㎤의 도펀트 농도, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층(에피택셜층)을 동시에 형성하여, 2매의 실리콘 에피택셜 웨이퍼를 얻었다.
이들 실리콘 에피택셜 웨이퍼의 한쪽에, 대기 중에서 전자선을 조사했다. 전자선의 조사량은, 1×1015 electrons/㎠로 설정했다. 전자선 조사는, 웨이퍼의 온도가 100℃를 넘지 않도록 실시했다. 이상과 같이 하여, 에피택셜층의 탄소 불순물을 발광 활성화시켰다.
그 후, 이 실리콘 에피택셜 웨이퍼에 대하여, 저온 루미네선스 측정을 행했다. 구체적으로는, 웨이퍼를 4.2K의 액체 헬륨에 담그고, 532㎚의 파장을 갖는 여기 레이저광(가시광)을, 에피택셜층 표면에 있어서의 강도가 100㎽가 되도록 조사하고, 발광 스펙트럼을 측정했다. 이 발광 스펙트럼으로부터, G-line 발광 강도와 FE 발광 강도의 비율을 얻었다.
다음으로, 상기 실리콘 에피택셜 웨이퍼의 다른 쪽으로부터, 바이폴라 트랜지스터를 포함한 반도체 디바이스를 작성하고, 이 트랜지스터의 콜렉터-이미터 포화 전압 Vce(sat)를 측정했다.
실리콘 에피택셜 웨이퍼의 제조, 발광 활성화, 발광 스펙트럼의 측정, 반도체 디바이스의 작성, 및 포화 전압 측정을 포함하는 일련의 조작을 반복했다. 얻어진 데이터, 즉, G-line 발광 강도와 FE 발광 강도의 비율 및 콜렉터-이미터 포화 전압 Vce(sat)를 플롯하여, 도 5에 나타내는 상관 그래프를 얻었다.
상기 실리콘 에피택셜 웨이퍼와 동일 조건에서 복수의 실리콘 에피택셜 웨이퍼를 동시에 제조했다. 이 제조 프로세스를 반복하고, 각 제조 로트로부터 1매의 웨이퍼를 골라냈다. 골라낸 웨이퍼의 각각에, 상기와 동일한 조건에서, 전자선 조사 및 저온 루미네선스 측정을 실시했다. 이것에 의해, G-line 발광 강도와 FE 발광 강도의 비율을, 각 제조 로트에 대하여 얻었다. 이들 비율을 도 5에 나타낸 관계와 비교하는 것에 의해 포화 전압 Vce(sat)를 예측했다. 그리고, 요구 범위 내에 있는 포화 전압 Vce(sat)를 갖는 로트만을 출하했다.
출하 도착지에서, 출하한 각 로트의 실리콘 에피택셜 웨이퍼로부터, 상기 반도체 디바이스가 작성되고, 콜렉터-이미터 포화 전압 Vce(sat)가 측정되었다. 그 결과, 출하한 로트의 웨이퍼로부터 작성한 디바이스의 포화 전압 Vce(sat)는 모두 요구 범위 내에 있었다.
[예 2]
에피택셜층으로서, 각각이 1㎛의 두께, 1×1014 atoms/㎤의 도펀트 농도, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 형성한 것 이외에는 예 1과 동일한 방법에 의해, 실리콘 에피택셜 웨이퍼를 얻었다. 이들 실리콘 에피택셜 웨이퍼를 이용하고, 여기 레이저광으로서 355㎚의 파장을 갖는 자외광을 사용한 것 이외에는 예 1과 동일한 방법에 의해, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구했다.
다음으로, 상기 실리콘 에피택셜 웨이퍼와 동일 조건에서 복수의 실리콘 에피택셜 웨이퍼를 동시에 제조했다. 이 제조 프로세스를 반복하고, 각 제조 로트로부터 1매의 웨이퍼를 골라냈다. 각각의 골라낸 웨이퍼에, 상기와 동일한 조건에서, 전자선 조사 및 저온 루미네선스 측정을 실시했다. 이것에 의해, G-line 발광 강도와 FE 발광 강도의 비율을, 각 제조 로트에 대하여 얻었다. 이들 비율을 상기 관계와 비교하는 것에 의해 포화 전압 Vce(sat)를 예측했다. 그리고, 요구 범위 내에 있는 포화 전압 Vce(sat)를 갖는 로트만을 출하했다.
출하 도착지에서, 출하한 각 로트의 실리콘 에피택셜 웨이퍼로부터, 상기 반도체 디바이스가 작성되고, 콜렉터-이미터 포화 전압 Vce(sat)가 측정되었다. 그 결과, 출하한 로트의 웨이퍼로부터 작성한 디바이스의 포화 전압 Vce(sat)는 모두 요구 범위 내에 있었다.
[비교예 1]
에피택셜층으로서, 각각이 50㎛의 두께, 1×1014 atoms/㎤의 도펀트 농도, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 형성한 것 이외에는 예 1과 동일한 방법에 의해, 실리콘 에피택셜 웨이퍼를 얻었다. 이들 실리콘 에피택셜 웨이퍼를 이용하고, 전자선 조사량을 1×1018 electrons/㎤로 설정한 것 이외에는 예 1과 동일한 방법에 의해, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구하고자 시도했다. 그렇지만, 전자선 조사량이 과잉이었기 때문에, 비발광 센터의 수가 증가하고, 탄소에 유래하는 발광에 기여할 수 있는 캐리어의 개수가 줄고, 전체적으로 발광 강도가 저하했다. 그 결과, 일부의 실리콘 에피택셜 웨이퍼에 대하여, 탄소에 유래하는 발광의 강도가 검출 한계 미만이 되고, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구할 수 없었다.
[비교예 2]
에피택셜층으로서, 각각이 50㎛의 두께, 2×1018 atoms/㎤의 도펀트 농도, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 형성한 것 이외에는 예 1과 동일한 방법에 의해, 실리콘 에피택셜 웨이퍼를 얻었다. 이들 실리콘 에피택셜 웨이퍼를 이용한 것 이외에는 예 1과 동일한 방법에 의해, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구하고자 시도했다. 그렇지만, 발광이 전혀 얻어지지 않았다. 즉, 노이즈만이 있었고, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구할 수 없었다.
[비교예 3]
에피택셜층으로서, 각각이 1㎛의 두께, 1×1014 atoms/㎤의 도펀트 농도, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 형성한 것 이외에는 예 1과 동일한 방법에 의해, 실리콘 에피택셜 웨이퍼를 얻었다. 이들 실리콘 에피택셜 웨이퍼를 이용한 것 이외에는 예 1과 동일한 방법에 의해, 발광 강도비와 포화 전압 Vce(sat)의 관계를 구하고자 시도했다. 그렇지만, 532㎚의 파장을 갖는 여기 레이저광의 실리콘으로의 침입 심도는 2.5㎛이기 때문에, 에피택셜층의 발광 스펙트럼을 얻을 수 없었다.

Claims (10)

  1. 각각이 둘 이상의 제 1 실리콘 에피택셜 웨이퍼를 포함하는 복수의 제 1 로트를 준비하는 제 1 공정으로서, 상기 복수의 제 1 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 1 웨이퍼에 동시에 형성하는 프로세스를 복수의 횟수 행하는 것에 의해 얻어진 것인 제 1 공정과,
    상기 복수의 제 1 로트의 각각에 대하여, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정함과 아울러, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 나머지로부터, 각각이 콜렉터와 이미터를 구비한 하나 이상의 반도체 디바이스를 작성하고, 각 디바이스의 콜렉터-이미터 포화 전압을 측정하고, 이것에 의해, 상기 강도 또는 강도비와 상기 포화 전압의 관계를 구하는 제 2 공정과,
    둘 이상의 제 2 실리콘 에피택셜 웨이퍼를 포함하는 제 2 로트를 준비하는 제 3 공정으로서, 상기 제 2 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 2 웨이퍼에 동시에 형성하는 프로세스를 행하는 것에 의해 얻어진 것인 제 3 공정과,
    상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정하고, 이 강도 또는 강도비를 상기 관계와 비교하는 것에 의해, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 나머지로부터 작성되는, 콜렉터와 이미터를 구비한 반도체 디바이스의 콜렉터-이미터 포화 전압을 추정하는 제 4 공정
    을 포함한 포화 전압의 추정 방법.
  2. 제 1 항에 있어서,
    상기 제 2 및 제 4 공정의 각각에 있어서, 상기 강도 또는 강도비는, 격자간 탄소(interstitial carbon)와 치환형 탄소(substitutional carbon)의 복합 결함에 유래하는 발광의 강도, 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광의 강도와 실리콘의 자유 여기자 발광의 강도의 비율, 또는, 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광의 강도와 실리콘의 전자 정공 액적 발광의 강도의 비율인 포화 전압의 추정 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 및 상기 제 2 웨이퍼는 동일한 잉곳으로부터 잘라내어진 포화 전압의 추정 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 및 제 4 공정의 각각에 있어서, 상기 입자선은 전자선이고, 상기 전자선의 조사량은 1×1013 electrons/㎠에서 1×1017 electrons/㎠인 포화 전압의 추정 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼 및 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 각각에 있어서, 상기 실리콘층의 도펀트 농도는 1×1018 atoms/㎤ 이하인 포화 전압의 추정 방법.
  6. 각각이 둘 이상의 제 1 실리콘 에피택셜 웨이퍼를 포함하는 복수의 제 1 로트를 준비하는 제 1 공정으로서, 상기 복수의 제 1 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 1 웨이퍼에 동시에 형성하는 프로세스를 복수의 횟수 행하는 것에 의해 얻어진 것인 제 1 공정과,
    상기 복수의 제 1 로트의 각각에 대하여, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정함과 아울러, 상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼의 나머지로부터, 각각이 콜렉터와 이미터를 구비한 하나 이상의 반도체 디바이스를 작성하고, 각 디바이스의 콜렉터-이미터 포화 전압을 측정하고, 이것에 의해, 상기 강도 또는 강도비와 상기 포화 전압의 관계를 구하는 제 2 공정과,
    둘 이상의 제 2 실리콘 에피택셜 웨이퍼를 포함하는 제 2 로트를 준비하는 제 3 공정으로서, 상기 제 2 로트는, 5×1014 atoms/㎤ 이하의 탄소 농도를 갖는 실리콘층을 에피택셜 성장법으로 둘 이상의 제 2 웨이퍼에 동시에 형성하는 프로세스를 행하는 것에 의해 얻어진 것인 제 3 공정과,
    상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 일부에 입자선을 조사하여 상기 실리콘층 중의 탄소 불순물을 발광 활성화시키고, 또한 상기 실리콘층에 여기광을 조사하여 발광을 일으키고, 상기 탄소 불순물에 유래하는 발광의 강도 또는 강도비를 측정하고, 이 강도 또는 강도비와, 상기 관계와, 미리 정해져 있는 콜렉터-이미터 포화 전압의 허용 범위로부터, 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 품질을 판단하는 제 4 공정
    을 포함한 실리콘 에피택셜 웨이퍼의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 2 및 제 4 공정의 각각에 있어서, 상기 강도 또는 강도비는, 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광의 강도, 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광의 강도와 실리콘의 자유 여기자 발광의 강도의 비율, 또는, 격자간 탄소와 치환형 탄소의 복합 결함에 유래하는 발광의 강도와 실리콘의 전자 정공 액적 발광의 강도의 비율인 실리콘 에피택셜 웨이퍼의 제조 방법.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 1 및 상기 제 2 웨이퍼는 동일한 잉곳으로부터 잘라내어진 실리콘 에피택셜 웨이퍼의 제조 방법.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 및 제 4 공정의 각각에 있어서, 상기 입자선은 전자선이고, 상기 전자선의 조사량은 1×1013 electrons/㎠에서 1×1017 electrons/㎠인 실리콘 에피택셜 웨이퍼의 제조 방법.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 둘 이상의 제 1 실리콘 에피택셜 웨이퍼 및 상기 둘 이상의 제 2 실리콘 에피택셜 웨이퍼의 각각에 있어서, 상기 실리콘층의 도펀트 농도는 1×1018 atoms/㎤ 이하인 실리콘 에피택셜 웨이퍼의 제조 방법.
KR1020140028153A 2013-03-12 2014-03-11 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법 KR101536512B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-049057 2013-03-12
JP2013049057 2013-03-12

Publications (2)

Publication Number Publication Date
KR20140111973A true KR20140111973A (ko) 2014-09-22
KR101536512B1 KR101536512B1 (ko) 2015-07-13

Family

ID=50241101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140028153A KR101536512B1 (ko) 2013-03-12 2014-03-11 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법

Country Status (4)

Country Link
EP (1) EP2779220B1 (ko)
JP (1) JP5774741B2 (ko)
KR (1) KR101536512B1 (ko)
TW (1) TWI584352B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010187A (ko) * 2015-05-20 2018-01-30 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조방법 및 평가방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098891B2 (ja) * 2013-11-28 2017-03-22 信越半導体株式会社 シリコン単結晶の炭素濃度測定方法
JP6048381B2 (ja) * 2013-12-06 2016-12-21 信越半導体株式会社 シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
JP6805015B2 (ja) * 2017-02-10 2020-12-23 グローバルウェーハズ・ジャパン株式会社 検量線の作成方法、炭素濃度測定方法及びシリコンウェハの製造方法
JP6662330B2 (ja) * 2017-03-06 2020-03-11 信越半導体株式会社 単結晶シリコン中の炭素濃度測定方法
JP7057122B2 (ja) * 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
JP2019124483A (ja) * 2018-01-12 2019-07-25 信越半導体株式会社 炭素濃度評価方法
JP6844561B2 (ja) * 2018-03-09 2021-03-17 信越半導体株式会社 酸素濃度評価方法
JP6933201B2 (ja) * 2018-11-29 2021-09-08 信越半導体株式会社 炭素濃度測定方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63193538A (ja) * 1987-02-06 1988-08-10 Toshiba Corp 半導体素子のウエ−ハテスト方法
US4812756A (en) * 1987-08-26 1989-03-14 International Business Machines Corporation Contactless technique for semicondutor wafer testing
JPH04344443A (ja) 1991-05-21 1992-12-01 Hitachi Ltd シリコン中の炭素および酸素濃度測定方法
DE19610065A1 (de) * 1996-03-14 1997-09-18 Siemens Ag Verfahren zur Abschätzung der Lebensdauer eines Leistungshalbleiter-Bauelements
KR970077183A (ko) * 1996-05-22 1997-12-12 김광호 반도체 소자의 스위칭 특성을 모니터하는 방법
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
JP3929375B2 (ja) * 2002-08-06 2007-06-13 三菱電機株式会社 半導体結晶基板の評価方法
JP4247007B2 (ja) * 2003-01-31 2009-04-02 富士通株式会社 半導体ウエハの評価方法および半導体装置の製造方法
JP4836626B2 (ja) * 2006-03-24 2011-12-14 富士通株式会社 半導体基板の検査方法、半導体基板の検査装置、半導体基板の評価方法、および半導体基板の評価装置
JP5120789B2 (ja) * 2007-06-05 2013-01-16 信越半導体株式会社 半導体製造装置の汚染評価方法
JP5446158B2 (ja) * 2008-07-29 2014-03-19 三菱電機株式会社 半導体装置及びその製造方法
JP5316487B2 (ja) * 2010-06-24 2013-10-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
JP5615303B2 (ja) * 2012-01-24 2014-10-29 三菱電機株式会社 不純物濃度測定方法および不純物濃度測定装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180010187A (ko) * 2015-05-20 2018-01-30 신에쯔 한도타이 가부시키가이샤 실리콘 에피택셜 웨이퍼의 제조방법 및 평가방법

Also Published As

Publication number Publication date
EP2779220A2 (en) 2014-09-17
KR101536512B1 (ko) 2015-07-13
EP2779220A3 (en) 2016-08-31
JP5774741B2 (ja) 2015-09-09
TW201435984A (zh) 2014-09-16
EP2779220B1 (en) 2017-10-25
JP2014199253A (ja) 2014-10-23
TWI584352B (zh) 2017-05-21

Similar Documents

Publication Publication Date Title
KR101536512B1 (ko) 포화 전압 추정 방법 및 실리콘 에피택셜 웨이퍼의 제조 방법
JP6268039B2 (ja) 検量線の作成方法、不純物濃度の測定方法、及び半導体ウェハの製造方法
CN108414499B (zh) 校准曲线的制作方法、碳浓度测定方法及硅晶片的制造方法
CN109314068B (zh) 硅试样的碳浓度评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法、单晶硅锭的制造方法、单晶硅锭以及硅晶片
JP6048381B2 (ja) シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
TWI801586B (zh) 單晶矽基板中的缺陷密度的控制方法
US7009219B1 (en) Diamond ultraviolet light-emitting device
JP6766786B2 (ja) シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法
JP2003168711A (ja) キャリア濃度測定方法及びｉｉｉ−ｖ族化合物半導体ウェーハの製造方法
JP2833479B2 (ja) 液相エピタキシャル成長法ＧａＰ単結晶層中のＳｉ濃度制御方法
Burbaev et al. Comprehensive study of structural and optical properties of LT-GaAs epitaxial structures
Maclean et al. Quantitative comparison of trimethylindium sources and assessment of their suitability for low threshold 980 nm InGaAs/GaAs lasers grown by chemical beam epitaxy
JP2021015905A (ja) シリコン単結晶基板中の炭素濃度評価方法
Stimmer et al. Photoluminescence of erbium-oxygen-doped silicon grown by molecular beam epitaxy
Park et al. Study of ion-beam-induced damage and luminescence properties in terbium-implanted AlGaN
JPH1022353A (ja) エピタキシャル半導体の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 4