JP2014194063A - めっき物 - Google Patents
めっき物 Download PDFInfo
- Publication number
- JP2014194063A JP2014194063A JP2013071436A JP2013071436A JP2014194063A JP 2014194063 A JP2014194063 A JP 2014194063A JP 2013071436 A JP2013071436 A JP 2013071436A JP 2013071436 A JP2013071436 A JP 2013071436A JP 2014194063 A JP2014194063 A JP 2014194063A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- palladium
- layer
- electroless
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Chemically Coating (AREA)
- Preventing Corrosion Or Incrustation Of Metals (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】本発明は、銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成された、リンを含有するニッケルめっき層と、パラジウムめっき層とを有するめっき物において、リンを含有するニッケルめっき層とパラジウム層との界面に、局所的にも最大深さが１００ｎｍを超える大きなボイドが形成されることがなく、めっき膜の密着性や、耐環境試験特性や半田接合性に優れるめっき物を提供することを目的とする。
【解決手段】銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されていることを特徴とするめっき物。
【選択図】図１
【解決手段】銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されていることを特徴とするめっき物。
【選択図】図１
Description
本発明は、銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成された、リンを含有するニッケルめっき層と、パラジウムめっき層とを有するめっき物に関する。
銅表面を有する基板、リードフレームなどの電子部品にははんだ接合する箇所や、銅表面を有する接点やコネクター端子などがあり、基材の銅そのままでは機器の組立て工程や使用中に銅の表面が酸化されるため、その表面を、例えばＮｉ膜を介して、最終的には金皮膜を設ける処理が行われる。最終表面を金とする目的は、優れたはんだ性や接点としての特性を確保することであるが、高価な金を使用するためめっき加工費が高価になる欠点がある。そのため、銅よりも優れた耐酸化性を保持しつつ、金を使わない皮膜として、例えばニッケル−パラジウム皮膜が検討されている。又、ニッケル−金めっきの接合信頼性を向上させるためにニッケルと金の間にパラジウムをはさむニッケル−パラジウム−金めきも広く行われている。この場合はＮｉ皮膜上に置換パラジウムめっき又は還元パラジウムめっきを行う。
又、アルミニウムは半導体ウェハ表面上に乾式めっきなどの方法を用いてアルミニウム層を薄膜で形成させることによって、ウェハ用の電極として用いられている。プリント配線板等の回路基板上にＩＣチップ等の半導体装置（以下ではＩＣチップで代表させる）を搭載する方法として、フリップチップ実装法と呼ばれる方法がある。この実装方法は、ＩＣチップの電極側を回路基板側に向けて搭載し、回路基板の電極とＩＣチップの電極とをはんだ層や導電性接着剤等によって接続する実装方法である。はんだ層を用いて接続する場合には、アルミニウム電極に直接にはんだ接合することが困難であるので、アルミニウム電極上にニッケルめっき膜が形成され、これを介してＩＣチップの電極が回路基板の電極にはんだ接合される。アルミニウム電極上にニッケルめっき膜を形成する方法としては、特許文献１（特開２０００−２３５９６４号公報）等に開示されているような、ジンケート処理による亜鉛膜との置換反応を初段反応とする無電解めっきがある。この無電解めっきで生成されるニッケルめっきはリンを含んだニッケルめっき層となる。このようにして得られたニッケルめっき層についても最終表面処理としてニッケル層上にパラジウムめっきやパラジウム−金めっきが行われることが一般的である。
従来のニッケル−リンめっき皮膜上に無電解パラジウムめっきを施した場合はニッケル皮膜とパラジウム皮膜の界面に大きなボイドが発生しやすい。１００ｎｍを超える大きなボイドが発生し、めっき膜自体に孔が生じると、めっき膜の密着性が低下し、耐環境試験特性や半田接合性が劣化する。
前記大きなボイドの発生を抑える方法として、特許文献２（特許第４７１９４２４号公報）には、リンを含有するニッケルめっき層に硫黄が含有され、リンを含有するニッケルめっき層とパラジウムめっき層との界面には１０ｎｍ以上のボイドが形成されていないパッドが記載されている。
しかし、通常の無電解めっき法によってリン含有ニッケルめっき層を形成し、さらにその上に無電解めっき法でパラジウムめっき層を形成した場合に、１０ｎｍ以上のボイドが存在しない界面を得ることは現実的には難しく、たとえ１０ｎｍ以上のボイドが形成されない領域が形成できても、めっき層の一部に局所的に１００ｎｍを超える大きなボイドが形成される場合が多く、そのような場合には、局所的に形成された１００ｎｍを超えるボイドによってめっき膜自体に孔が生じて、めっき膜の密着性が低下し、耐環境試験特性や半田接合性は劣化する。
前記大きなボイドの発生を抑える方法として、特許文献２（特許第４７１９４２４号公報）には、リンを含有するニッケルめっき層に硫黄が含有され、リンを含有するニッケルめっき層とパラジウムめっき層との界面には１０ｎｍ以上のボイドが形成されていないパッドが記載されている。
しかし、通常の無電解めっき法によってリン含有ニッケルめっき層を形成し、さらにその上に無電解めっき法でパラジウムめっき層を形成した場合に、１０ｎｍ以上のボイドが存在しない界面を得ることは現実的には難しく、たとえ１０ｎｍ以上のボイドが形成されない領域が形成できても、めっき層の一部に局所的に１００ｎｍを超える大きなボイドが形成される場合が多く、そのような場合には、局所的に形成された１００ｎｍを超えるボイドによってめっき膜自体に孔が生じて、めっき膜の密着性が低下し、耐環境試験特性や半田接合性は劣化する。
本発明は、銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成された、リンを含有するニッケルめっき層と、パラジウムめっき層とを有するめっき物において、リンを含有するニッケルめっき層とパラジウム層との界面に、局所的にも最大深さが１００ｎｍを超える大きなボイドが形成されることがなく、めっき膜の密着性や、耐環境試験特性や半田接合性に優れるめっき物を提供することを目的とする。
本発明者らは鋭意検討を行った結果、以下のめっき物により上記課題が解決されることを見い出し、本発明に至った。
即ち、本発明は以下のとおりである。
（１）銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されていることを特徴とするめっき物。
（２）前記めっき物が、前記パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有することを特徴とする前記（１）に記載のめっき物。
（３）前記パラジウムめっき層の膜厚が１００ｎｍ以下であることを特徴とする前記（１）又は（２）に記載のめっき物。
（４）前記無電解パラジウムめっき層上に、パラジウムめっき層の酸化防止処理膜を有することを特徴とする前記（１）〜（３）のいずれか一項に記載のめっき物。
（５）銅またはアルミニウムを主成分とする導体層上に、無電解ニッケルめっき液を用いて、厚さ０．１μｍ以上のリンを含有するニッケルめっき層を形成した後、パラジウム濃度が５ｇ／Ｌ以下である無電解パラジウムめっき液を用いて、６５℃以下の温度でめっきを行いパラジウム層を形成することを特徴とする前記（１）〜（４）のいずれかに記載のめっき物の製造方法。
（６）前記（１）〜（４）のいずれか一項に記載のめっき物を有することを特徴とする電子材料部品。
（１）銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されていることを特徴とするめっき物。
（２）前記めっき物が、前記パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有することを特徴とする前記（１）に記載のめっき物。
（３）前記パラジウムめっき層の膜厚が１００ｎｍ以下であることを特徴とする前記（１）又は（２）に記載のめっき物。
（４）前記無電解パラジウムめっき層上に、パラジウムめっき層の酸化防止処理膜を有することを特徴とする前記（１）〜（３）のいずれか一項に記載のめっき物。
（５）銅またはアルミニウムを主成分とする導体層上に、無電解ニッケルめっき液を用いて、厚さ０．１μｍ以上のリンを含有するニッケルめっき層を形成した後、パラジウム濃度が５ｇ／Ｌ以下である無電解パラジウムめっき液を用いて、６５℃以下の温度でめっきを行いパラジウム層を形成することを特徴とする前記（１）〜（４）のいずれかに記載のめっき物の製造方法。
（６）前記（１）〜（４）のいずれか一項に記載のめっき物を有することを特徴とする電子材料部品。
本発明によると、銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成された、リンを含有するニッケルめっき層と、パラジウムめっき層とを有するめっき物において、リンを含有するニッケルめっき層とパラジウム層との界面に、局所的にも最大深さが１００ｎｍを超える大きなボイドが形成されることがなく、めっき膜の密着性や、耐環境試験特性や半田接合性に優れるめっき物を提供することができる。
本発明のめっき物は、銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されている。
必要に応じて、パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有していても良いし、パラジウムめっき層上に、パラジウムめっき層の酸化防止処理膜を有していても良い。
また、前記パラジウムめっき層の膜厚は１００ｎｍ以下であることが好ましい。
必要に応じて、パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有していても良いし、パラジウムめっき層上に、パラジウムめっき層の酸化防止処理膜を有していても良い。
また、前記パラジウムめっき層の膜厚は１００ｎｍ以下であることが好ましい。
前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの深さは、断面ＴＥＭ像により測定することができる。ＴＥＭ像は高倍率でみることができ、局所的なボイドを見ることができる。
本発明のめっき物は、リンを含有するニッケルめっき層とパラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御され、局所的にも最大深さが１００ｎｍを超える大きなボイドが存在しない。
又、小さいボイドは存在することもあるが、均一に分散しているため、環境試験特性やはんだ接合性の面において良好な特性を有する。
ボイドの最大深さは１０〜８０ｎｍに制御されていることが好ましい。
本発明のめっき物は、リンを含有するニッケルめっき層とパラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御され、局所的にも最大深さが１００ｎｍを超える大きなボイドが存在しない。
又、小さいボイドは存在することもあるが、均一に分散しているため、環境試験特性やはんだ接合性の面において良好な特性を有する。
ボイドの最大深さは１０〜８０ｎｍに制御されていることが好ましい。
前記めっき物は、銅またはアルミニウムを主成分とする導体層上に、無電解ニッケルめっき液を用いて、厚さ０．１μｍ以上のリンを含有するニッケルめっき層を形成した後、パラジウム濃度が５ｇ／Ｌ以下である無電解パラジウムめっき液を用いて、６５℃以下の温度でめっきを行いパラジウム層を形成することにより得ることが出来る。
尚、リンを含有するニッケルめっき層の厚みが０．１μｍ未満であると、パラジウムめっき皮膜は析出しない。リンを含有するニッケルめっき層の厚みは、０．２〜１０μｍがより好ましい。
更にパラジウムめっき皮膜を形成する際にパラジウムめっき液のパラジウム濃度は５ｇ／Ｌを超えたり、処理温度が６５℃を超えるとボイドは最大深さが１００ｎｍを超える場合があり、その場合耐環境試験特性や半田接合性は劣化する。
尚、リンを含有するニッケルめっき層の厚みが０．１μｍ未満であると、パラジウムめっき皮膜は析出しない。リンを含有するニッケルめっき層の厚みは、０．２〜１０μｍがより好ましい。
更にパラジウムめっき皮膜を形成する際にパラジウムめっき液のパラジウム濃度は５ｇ／Ｌを超えたり、処理温度が６５℃を超えるとボイドは最大深さが１００ｎｍを超える場合があり、その場合耐環境試験特性や半田接合性は劣化する。
前記銅又はアルミニウムを主成分とする導体層としては、銅、アルミニウム、及びこれらの合金が挙げられる。これらの合金としては、銅−錫合金、チタン銅合金、コルソン合金、リン青銅、黄銅、洋白、アルミ銅合金、アルミケイ素合金、アルミケイ素チタン合金、アルミケイ素銅合金等が挙げられる。
本発明において、銅又はアルミニウムを主成分とする導体層とは、銅又はアルミニウムを５０質量％以上含有する導体層をいう。
本発明において、銅又はアルミニウムを主成分とする導体層とは、銅又はアルミニウムを５０質量％以上含有する導体層をいう。
前記リンを含有するニッケル層を形成する無電解ニッケルめっき液としては、ニッケル化合物、次亜リン酸ナトリウムを含有し、ニッケル濃度が１ｇ／Ｌ以上であることが好ましい。
前記ニッケル化合物としては、水溶性ニッケル塩を使用することができる。例えば硫酸ニッケル、塩化ニッケル、次亜リン酸ニッケル、などが挙げられる。
ニッケル濃度を１ｇ／Ｌ以上にすることによりリンを含有するニッケルめっき層の厚みを０．１μｍ以上とし易くなる。
前記無電解ニッケルめっき液に次亜リン酸ナトリウムを添加することにより、リンを含有するニッケル層が形成される。
前記ニッケル化合物としては、水溶性ニッケル塩を使用することができる。例えば硫酸ニッケル、塩化ニッケル、次亜リン酸ニッケル、などが挙げられる。
ニッケル濃度を１ｇ／Ｌ以上にすることによりリンを含有するニッケルめっき層の厚みを０．１μｍ以上とし易くなる。
前記無電解ニッケルめっき液に次亜リン酸ナトリウムを添加することにより、リンを含有するニッケル層が形成される。
無電解ニッケルめっき液は、前記ニッケル化合物、次亜リン酸ナトリウム等を水に溶解することにより得られる。
無電解ニッケルめっき方法は、前記無電解ニッケルめっき液に前記導体層を有する被めっき材を浸漬すれば良い。
めっき液の温度は２０〜９５℃が好ましく、めっき時間は５〜１２０分が好ましい。
無電解ニッケルめっき方法は、前記無電解ニッケルめっき液に前記導体層を有する被めっき材を浸漬すれば良い。
めっき液の温度は２０〜９５℃が好ましく、めっき時間は５〜１２０分が好ましい。
前記パラジウム層を形成する無電解パラジウムめっきとしては、パラジウム濃度が５ｇ／Ｌ以下である無電解パラジウムめっき液が好ましい。
前記パラジウム化合物としては、水溶性のパラジウム化合物であればいずれでもよく、塩化パラジウム、酢酸パラジウム、塩化テトラアンミンパラジウム、硝酸パラジウム、硫酸パラジウム、ジニトロジアンミンパラジウムなどが挙げられ、これらを１種単独で又は２種以上を併用して使用することができる。
本発明の無電解パラジウムめっき俗におけるパラジウム化合物の含有量は、０．１〜５ｇ／Ｌが好ましく、特に好ましくは０．２〜２ｇ／Ｌである。
パラジウム化合物の含有量が少なすぎると、十分な膜厚の皮膜が得られず、多すぎるとパラジウムの持ち出しが多く、コスト上のメリットが出ない。
本発明の無電解パラジウムめっき俗におけるパラジウム化合物の含有量は、０．１〜５ｇ／Ｌが好ましく、特に好ましくは０．２〜２ｇ／Ｌである。
パラジウム化合物の含有量が少なすぎると、十分な膜厚の皮膜が得られず、多すぎるとパラジウムの持ち出しが多く、コスト上のメリットが出ない。
無電解パラジウムめっきは、前記無電解パラジウムめっき液に被めっき材を浸漬すれば良く、浸漬することにより、パラジウムめっき層を被めっき材上に形成する。被めっき材としては、前記ニッケル層を形成したものであり、前記ニッケル層上にパラジウムめっき層を形成する。
めっき液温度は、６５℃以下が好ましく、１０〜６０℃がより好ましく、さらに好ましくは１５〜５５℃である。
めっき液温度が低すぎると析出速度が遅くなり、生産性が悪くなり、高すぎるとボイドの最大深さの制御と膜厚の制御が難しくなる。
処理時間は、０．２〜１０ｍｉｎが好ましく、より好ましくは０．５〜５ｍｉｎである。
処理時間が短すぎると、十分な厚さのＰｄめっき皮膜が得られず、長すぎるとＰｄ皮膜が厚くなりすぎたり、生産性が悪くなったりするなどの問題が生じる。
めっき液温度は、６５℃以下が好ましく、１０〜６０℃がより好ましく、さらに好ましくは１５〜５５℃である。
めっき液温度が低すぎると析出速度が遅くなり、生産性が悪くなり、高すぎるとボイドの最大深さの制御と膜厚の制御が難しくなる。
処理時間は、０．２〜１０ｍｉｎが好ましく、より好ましくは０．５〜５ｍｉｎである。
処理時間が短すぎると、十分な厚さのＰｄめっき皮膜が得られず、長すぎるとＰｄ皮膜が厚くなりすぎたり、生産性が悪くなったりするなどの問題が生じる。
得られるＰｄめっき層の厚みは、１００ｎｍ以下が好ましく、より好ましくは５〜１００ｎｍである。
Ｐｄめっき層の厚みが薄すぎるとはんだ接合やワイヤボンディング性に不良を来たす恐れがあり、厚すぎるとコストの面でメリットが無くなる。
めっき層の厚みは、蛍光Ｘ線式膜厚計により測定することができる。
Ｐｄめっき層の厚みが薄すぎるとはんだ接合やワイヤボンディング性に不良を来たす恐れがあり、厚すぎるとコストの面でメリットが無くなる。
めっき層の厚みは、蛍光Ｘ線式膜厚計により測定することができる。
尚、この方法によって得られたＰｄめっき層は酸化防止処理を行い、パラジウム層上に酸化防止処理膜を有していてもよい。酸化防止処理剤としては、窒素やリンを含有する一般的な防錆剤を用いることができる。
酸化防止処理は、公知の酸化防止剤を用いることができ、一般的な方法により処理することができる。
酸化防止処理は、公知の酸化防止剤を用いることができ、一般的な方法により処理することができる。
本発明のめっき物は、パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有していても良い。
金めっき層を形成する無電解金めっき液としては、公知のめっき液を用いることができ、一般的なめっき方法により形成することができる。
金めっき層の厚さは０．０１〜５μｍが好ましい。
金めっき層を形成する無電解金めっき液としては、公知のめっき液を用いることができ、一般的なめっき方法により形成することができる。
金めっき層の厚さは０．０１〜５μｍが好ましい。
本発明のめっき物を有する電子材料部品の具体例としては、プリント基板、フレキシブルプリント基板、コネクタ、端子、ウェハ、チップ部品、リードフレームなどが挙げられる。
以下に示す実施例及び比較例により更に本発明を説明する。
実施例１〜８、比較例１〜３
銅またはアルミニウムを主成分とする導体層上に無電解ニッケルめっきによりリンを含有するニッケル層を形成し、さらに無電解パラジウムめっきによりパラジウム層を形成した。実施例５及び６においては、パラジウム層上に、無電解金めっきにより金めっき層を形成した。
銅またはアルミニウムを主成分とする導体層としては、以下の銅、銅−錫合金、アルミニウムテストパッドを用いた。材質は問わず、面積は全て５×５ｍｍのテストパッドである。
銅 ：厚さ５０μｍの電解銅箔を用いてエポキシ基板上に形成されたパッド
銅−錫 ：錫０．１５％を含有する厚さ３０μｍの圧延銅箔を用いてエポキシ基板
上に形成されたパッド
アルミニウム：厚さ１μｍのスパッタ皮膜
実施例１〜８、比較例１〜３
銅またはアルミニウムを主成分とする導体層上に無電解ニッケルめっきによりリンを含有するニッケル層を形成し、さらに無電解パラジウムめっきによりパラジウム層を形成した。実施例５及び６においては、パラジウム層上に、無電解金めっきにより金めっき層を形成した。
銅またはアルミニウムを主成分とする導体層としては、以下の銅、銅−錫合金、アルミニウムテストパッドを用いた。材質は問わず、面積は全て５×５ｍｍのテストパッドである。
銅 ：厚さ５０μｍの電解銅箔を用いてエポキシ基板上に形成されたパッド
銅−錫 ：錫０．１５％を含有する厚さ３０μｍの圧延銅箔を用いてエポキシ基板
上に形成されたパッド
アルミニウム：厚さ１μｍのスパッタ皮膜
無電解パラジウムめっきは、以下のＰｄめっき液Ａ〜Ｃのいずれかを用い、表１に記載の条件で行った。
Ｐｄめっき液Ａ・・・パラジウム化合物、カルボン酸、アミノ化合物などを主成分とする
無電解Ｐｄめっき液、Ｐｄ濃度１ｇ／Ｌ
Ｐｄめっき液Ｂ・・・パラジウム化合物、次亜リン酸ナトリウム、カルボン酸などを主成
分とする無電解Ｐｄめっき液Ｐｄ濃度３ｇ／Ｌ
Ｐｄめっき液Ｃ・・・パラジウム化合物、次亜リン酸ナトリウム、カルボン酸などを主成
分とする無電解Ｐｄめっき液Ｐｄ濃度６ｇ／Ｌ
Ｐｄめっき液Ａ・・・パラジウム化合物、カルボン酸、アミノ化合物などを主成分とする
無電解Ｐｄめっき液、Ｐｄ濃度１ｇ／Ｌ
Ｐｄめっき液Ｂ・・・パラジウム化合物、次亜リン酸ナトリウム、カルボン酸などを主成
分とする無電解Ｐｄめっき液Ｐｄ濃度３ｇ／Ｌ
Ｐｄめっき液Ｃ・・・パラジウム化合物、次亜リン酸ナトリウム、カルボン酸などを主成
分とする無電解Ｐｄめっき液Ｐｄ濃度６ｇ／Ｌ
実施例５及び６で行った無電解金めっきは、以下の金めっき液Ｄ又はＥを用い、表１に記載の条件で行った。
Ａｕめっき液Ｄ・・・シアン化金カリウム化合物、カルボン酸、アミノ化合物を主成分と
する無電解Ａｕめっき液
Ａｕめっき液Ｅ・・・亜硫酸金化合物、アミン化合物、カルボン酸を主成分とする無電解
Ａｕめっき液
Ａｕめっき液Ｄ・・・シアン化金カリウム化合物、カルボン酸、アミノ化合物を主成分と
する無電解Ａｕめっき液
Ａｕめっき液Ｅ・・・亜硫酸金化合物、アミン化合物、カルボン酸を主成分とする無電解
Ａｕめっき液
得られためっき物をＦＩＢで加工後、ＴＥＭで観察し、最大ボイド深さを求めた。実施例１及び比較例３のＴＥＭ像を図１及び図２に示す。
図１及び図２において、薄い白っぽい部分がＰｄめっき皮膜であり、下部のグレーの部分がＮｉめっき皮膜である。Ｐｄめっき皮膜とＮｉめっき皮膜の界面〜Ｎｉ皮膜中に存在する黒い部分がボイドを表し、図１（実施例１）は小さく、図２（比較例３）は深さが深くなっていることがわかる。
図１及び図２において、薄い白っぽい部分がＰｄめっき皮膜であり、下部のグレーの部分がＮｉめっき皮膜である。Ｐｄめっき皮膜とＮｉめっき皮膜の界面〜Ｎｉ皮膜中に存在する黒い部分がボイドを表し、図１（実施例１）は小さく、図２（比較例３）は深さが深くなっていることがわかる。
また、耐環境試験特性としてＳＯ2試験を行った。
ＳＯ2試験は、ＪＩＳ Ｈ８５０２めっきの耐食性試験方法に基づいて試験し、条件は４０℃、８０％ＲＨ、ＳＯ2濃度が１０ｐｐｍ、１２時間放置後の外観を観察した。評価基準は以下の通りである。
○…腐食なし
△…一部斑点状の腐食
×…全面腐食
ＳＯ2試験は、ＪＩＳ Ｈ８５０２めっきの耐食性試験方法に基づいて試験し、条件は４０℃、８０％ＲＨ、ＳＯ2濃度が１０ｐｐｍ、１２時間放置後の外観を観察した。評価基準は以下の通りである。
○…腐食なし
△…一部斑点状の腐食
×…全面腐食
はんだ接合性
Ｄａｇｅ社製ボンドテスタＳＥＲＩＥＳ４０００により、下記の測定条件ではんだシェアテストを行い、以下の基準で評価した。
１条件につき２０点評価し、
はんだの断裂・・・Ａ
はんだ・めっき界面での断裂（露出したＮｉ面が５０％以下）・・・Ｂ
はんだ・めっき界面での断裂（露出したＮｉ面が５０％以上）・・・Ｃ
はんだ・めっき界面での断裂（露出したＮｉ面が１００％）・・・Ｄ
とし、断裂モードがＡ・Ｂのみの場合を「○」、１回でもＣやＤのモードで断裂した場合を「×」とした。
〔測定条件〕
測定方式：はんだシェアテスト
基板：ＢＧＡ基板（パット径 φ０．４ｍｍ）
半田ボール：千住金属製 φ０．４ｍｍ Ｓｎ−３．０Ａｇ−０．５Ｃｕ
リフロー：マルチリフロー（日本パルス製、ＲＦ−３３０）
リフロー条件：Ｔｏｐ ２６０℃
リフロー回数：５回
フラックス：３０％ロジンフラックス
シェア速度：３８０μｍ／秒
シェア高度：５０μｍ／秒
降下速度：３００μｍ／秒
結果を表１に示す。
Ｄａｇｅ社製ボンドテスタＳＥＲＩＥＳ４０００により、下記の測定条件ではんだシェアテストを行い、以下の基準で評価した。
１条件につき２０点評価し、
はんだの断裂・・・Ａ
はんだ・めっき界面での断裂（露出したＮｉ面が５０％以下）・・・Ｂ
はんだ・めっき界面での断裂（露出したＮｉ面が５０％以上）・・・Ｃ
はんだ・めっき界面での断裂（露出したＮｉ面が１００％）・・・Ｄ
とし、断裂モードがＡ・Ｂのみの場合を「○」、１回でもＣやＤのモードで断裂した場合を「×」とした。
〔測定条件〕
測定方式：はんだシェアテスト
基板：ＢＧＡ基板（パット径 φ０．４ｍｍ）
半田ボール：千住金属製 φ０．４ｍｍ Ｓｎ−３．０Ａｇ−０．５Ｃｕ
リフロー：マルチリフロー（日本パルス製、ＲＦ−３３０）
リフロー条件：Ｔｏｐ ２６０℃
リフロー回数：５回
フラックス：３０％ロジンフラックス
シェア速度：３８０μｍ／秒
シェア高度：５０μｍ／秒
降下速度：３００μｍ／秒
結果を表１に示す。
Claims (6)
- 銅またはアルミニウムを主成分とする導体層上に無電解めっき法を用いて形成されたリンを含有するニッケルめっき層と、前記リンを含有するニッケルめっき層上に無電解めっき法を用いて形成されたパラジウムめっき層とを有し、前記リンを含有するニッケルめっき層と前記パラジウムめっき層との界面に存在するボイドの最大深さが１０〜１００ｎｍに制御されていることを特徴とするめっき物。
- 前記めっき物が、前記パラジウムめっき層上に無電解めっき法を用いて形成された金めっき層を有することを特徴とする請求項１に記載のめっき物。
- 前記パラジウムめっき層の膜厚が１００ｎｍ以下であることを特徴とする請求項１又は２に記載のめっき物。
- 前記無電解パラジウムめっき層上に、パラジウムめっき層の酸化防止処理膜を有することを特徴とする請求項１〜３のいずれか一項に記載のめっき物。
- 銅またはアルミニウムを主成分とする導体層上に、無電解ニッケルめっき液を用いて、厚さ０．１μｍ以上のリンを含有するニッケルめっき層を形成した後、パラジウム濃度が５ｇ／Ｌ以下である無電解パラジウムめっき液を用いて、６５℃以下の温度でめっきを行いパラジウム層を形成することを特徴とする請求項１〜４のいずれかに記載のめっき物の製造方法。
- 請求項１〜４のいずれか一項に記載のめっき物を有することを特徴とする電子材料部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013071436A JP6025259B2 (ja) | 2013-03-29 | 2013-03-29 | めっき物 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013071436A JP6025259B2 (ja) | 2013-03-29 | 2013-03-29 | めっき物 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014194063A true JP2014194063A (ja) | 2014-10-09 |
| JP6025259B2 JP6025259B2 (ja) | 2016-11-16 |
Family
ID=51839488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013071436A Active JP6025259B2 (ja) | 2013-03-29 | 2013-03-29 | めっき物 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6025259B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200087789A (ko) * | 2017-12-19 | 2020-07-21 | 제이엑스금속주식회사 | 반도체 웨이퍼, 및 그 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293817A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electron Corp | 電子部品 |
| JP2002256454A (ja) * | 2001-03-06 | 2002-09-11 | Toyoda Gosei Co Ltd | めっき製品の製造方法 |
| WO2005087980A2 (ja) * | 2004-03-15 | 2005-09-22 | Renesas Tech Corp | 半導体装置、半導体装置の製造方法および配線基板の製造方法 |
| JP2005256128A (ja) * | 2004-03-15 | 2005-09-22 | Renesas Technology Corp | めっき方法 |
| JP2006237400A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Photo Film Co Ltd | 導電性パターンの形成方法 |
| JP2009155668A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi Chem Co Ltd | 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法 |
| JP2012505964A (ja) * | 2008-10-17 | 2012-03-08 | アトテック・ドイチュラント・ゲーエムベーハー | 接合可能なウェハ表面のための応力が低減されたＮｉ−Ｐ／Ｐｄ積層 |
| JP2012046792A (ja) * | 2010-08-27 | 2012-03-08 | Electroplating Eng Of Japan Co | 置換金めっき液及び接合部の形成方法 |
-
2013
- 2013-03-29 JP JP2013071436A patent/JP6025259B2/ja active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293817A (ja) * | 1996-04-26 | 1997-11-11 | Matsushita Electron Corp | 電子部品 |
| JP2002256454A (ja) * | 2001-03-06 | 2002-09-11 | Toyoda Gosei Co Ltd | めっき製品の製造方法 |
| WO2005087980A2 (ja) * | 2004-03-15 | 2005-09-22 | Renesas Tech Corp | 半導体装置、半導体装置の製造方法および配線基板の製造方法 |
| JP2005256128A (ja) * | 2004-03-15 | 2005-09-22 | Renesas Technology Corp | めっき方法 |
| JP2006237400A (ja) * | 2005-02-25 | 2006-09-07 | Fuji Photo Film Co Ltd | 導電性パターンの形成方法 |
| JP2009155668A (ja) * | 2007-12-25 | 2009-07-16 | Hitachi Chem Co Ltd | 無電解パラジウムめっき反応開始促進前処理液、この前処理液を用いた無電解めっき方法、無電解めっき方法で形成された接続端子並びにこの接続端子を用いた半導体パッケージ及びその製造方法 |
| JP2012505964A (ja) * | 2008-10-17 | 2012-03-08 | アトテック・ドイチュラント・ゲーエムベーハー | 接合可能なウェハ表面のための応力が低減されたＮｉ−Ｐ／Ｐｄ積層 |
| JP2012046792A (ja) * | 2010-08-27 | 2012-03-08 | Electroplating Eng Of Japan Co | 置換金めっき液及び接合部の形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200087789A (ko) * | 2017-12-19 | 2020-07-21 | 제이엑스금속주식회사 | 반도체 웨이퍼, 및 그 제조 방법 |
| KR102438957B1 (ko) | 2017-12-19 | 2022-09-02 | 제이엑스금속주식회사 | 반도체 웨이퍼, 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6025259B2 (ja) | 2016-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5679216B2 (ja) | 電気部品の製造方法 | |
| TWI618798B (zh) | Lead-free solder alloy | |
| JP5679094B1 (ja) | 鉛フリーはんだ合金 | |
| CN109312463B (zh) | 皮膜形成方法 | |
| JP5874827B2 (ja) | 接合用部材 | |
| JP2012140705A (ja) | 基板構造物及びその製造方法 | |
| JP6280754B2 (ja) | 配線基板、及び配線基板の製造方法 | |
| JP2013108180A (ja) | 基板及びその製造方法 | |
| KR102641047B1 (ko) | 도전성 범프, 전자 부품, 및 무전해 Pt 도금욕 | |
| JP6025259B2 (ja) | めっき物 | |
| JP2013012739A (ja) | 電気接続端子構造体及びその製造方法 | |
| JP2005314749A (ja) | 電子部品及びその表面処理方法 | |
| JP2005054267A (ja) | 無電解金めっき方法 | |
| JP2005163153A (ja) | 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法 | |
| JP2020105543A (ja) | 置換金めっき液および置換金めっき方法 | |
| JP2008147495A (ja) | 接続端子、接続端子を用いた半導体チップ搭載用基板、半導体パッケージとその製造方法及び配線板とその製造方法 | |
| US6533849B1 (en) | Electroless gold plated electronic components and method of producing the same | |
| JP6754152B1 (ja) | めっき積層体 | |
| JP6754151B1 (ja) | めっき積層体 | |
| JP2006083410A (ja) | 電子部品の製造方法 | |
| TWI463021B (zh) | 具電磁遮蔽之無鍍層銅線及其製造方法 | |
| JP2007217798A (ja) | コネクタ用接続端子の表面処理方法 | |
| JP2004022849A (ja) | フレキシブルプリント配線基板並びに無鉛半田付け方法 | |
| Dennis et al. | Effect of electroless palladium immersion Gold deposit properties on Gold wire bonding | |
| Puttlitz et al. | Lead-Free Finishes for Printed Circuit Boards and Components Rob Schetty |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160414 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160905 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161007 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6025259 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |