TWI463021B - 具電磁遮蔽之無鍍層銅線及其製造方法 - Google Patents

具電磁遮蔽之無鍍層銅線及其製造方法 Download PDF

Info

Publication number
TWI463021B
TWI463021B TW102133411A TW102133411A TWI463021B TW I463021 B TWI463021 B TW I463021B TW 102133411 A TW102133411 A TW 102133411A TW 102133411 A TW102133411 A TW 102133411A TW I463021 B TWI463021 B TW I463021B
Authority
TW
Taiwan
Prior art keywords
alloy layer
titanium
wire
copper
gold
Prior art date
Application number
TW102133411A
Other languages
English (en)
Other versions
TW201510246A (zh
Inventor
Truan Sheng Lui
Fei Yi Hung
Original Assignee
Truan Sheng Lui
Fei Yi Hung
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Truan Sheng Lui, Fei Yi Hung filed Critical Truan Sheng Lui
Priority to TW102133411A priority Critical patent/TWI463021B/zh
Application granted granted Critical
Publication of TWI463021B publication Critical patent/TWI463021B/zh
Publication of TW201510246A publication Critical patent/TW201510246A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/43848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45666—Titanium (Ti) as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

具電磁遮蔽之無鍍層銅線及其製造方法
本發明係有關於一種具電磁遮蔽之無鍍層銅線及其製造方法，尤其是指一種以真空熱處理製程將銅芯線表面之鈦錫合金層以及金鎳合金層完全擴散至芯線基地組織，並於芯線基地組織中形成有Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 之表面層，不僅可避免傳統接合線因環境氧化、氯離子腐蝕，以及硫化等所產生之可靠度降低等問題，且能適用於各式高頻電子產品，以及防電磁干擾之醫療傳輸線者。
按，半導體封裝在打線接合（Ｗｉｒｅ－Ｂｏｎｄｉｎｇ，ＷＢ）製程時，常因銅線的硬度較高且易氧化的問題造成封裝製程上的缺失；舉例而言，使用銅導線時，由於封裝用樹脂與導線的熱膨脹係數差異過大，隨著半導體晶片啟動後溫度上升，因熱形成之體積膨脹對形成迴路的銅接合線產生外部應力，特別是對暴露於嚴酷的熱循環條件下的半導體元件，更容易使銅接合線發生界面剝離與斷線問題；因此，針對上述缺失，雖有業者針對封裝用之接合銅線改良，請參閱中華民國發明專利公開第２０１２０７１２９號所揭露之『封裝用之接合銅線及其製造方法』，其中揭露一種封裝用之接合銅線，成分包括有銀（Ａｇ）、添加物、以及銅（Ｃｕ）；其中，銀含量係０﹒１～３ｗｔ％；添加物係至少一選自由鎳（Ｎｉ）、鉑（Ｐｔ）、鈀（Ｐｄ）、錫（Ｓｎ）、及金（Ａｕ）所組成之群組，且添加物之含量係０﹒１～３ｗｔ％；再者，銅與銀共晶相體積率佔全部體積的０﹒１～８％，且接合銅線抗拉強度２５０ＭＰａ以上，導電率在７０％ＩＡＣＳ以上；藉此，不僅使得阻抗和傳統金線相當或甚至更低（＞７０％ＩＡＣＳ），可達到更佳導電率，且硬度適中並易於銲接，更能進行球型銲接，於耐熱循環之嚴苛條件下亦能使用。
然，上述之接合銅線雖能滿足成本與銲接的要求，但卻有易氧化、壽命短的缺失，因此有業者進一步藉由一表面塗層，其能為積體電路封裝，提供更佳之引線接合性能；請參閱中華民國發明專利公告第４８０２９２號所揭露之『適用於引線接合之鈀表面塗層及形成鈀表面塗層之方法』，其表面塗層係形成於一基板之上，包含一鈀層與一種或多種材料層；該一種或多種材料層係夾在基板與鈀層之間；當至少一種材料之硬度少於２５０（ＫＨＮ５０）時，該鈀層之硬度少於大約５００（ＫＨＮ５０）；其中該鈀層之厚度最好大於０﹒０７５微米，以避免氧化物在其下材料層上形成；上述之基板材料可包含有銅或銅合金，藉由鍍鈀銅線來取代金線，不但可以節省約七成的材料成本，而且鍍鈀銅線被使用時的可靠度(如耐高溫、高濕能力)也能符合要求；此外，亦請一併參閱新日鐵高新材料股份有限公司與日鐵微金屬股份有限公司所申請一系列有關半導體裝置用合接線之中華民國發明專利，公告第Ｉ３４２８０９所揭露之『半導體裝置用合接線』、公告第Ｉ３６４８０６所揭露之『半導體裝置用合接線』、公告第Ｉ３６４８０６所揭露之『半導體用接合導線』、公開第２０１１０７４９９之『半導體用銅合金接合線』、公開第２０１１４０７１８之『半導體用銅接合線及其接合構造』以及公開第２０１２３０９０３之『複數層銅接合線的接合構造』；上述前案之接合線結構大抵皆係於一芯材（可為銅、金、銀等金屬所構成）表面設有一表皮層（可為鈀、釕、銠、鉑，以及銀所構成），導致上述之接合線於實際實施使用時常產生下述缺失：（ａ）因鍍鈀銅線（芯材）的表面具有一鈀層（表皮層），使得硬度偏高，且製程電流控制不易，常導致鍍鈀層厚度不均，造成封裝過程整體產出率差、良率偏低；（ｂ）銅或銅合金鍍上鈀層於燒球成型（ｅｌｅｃｔｒｉｃ　ｆｒａｍｅ　ｏｆｆ，ＥＦＯ）時，因表面之鈀層使得成球（ｆｒｅｅ　ａｉｒ　ｂａｌｌ，ＦＡＢ）之球心硬度過硬，造成銲球上方頸部之強度不足，於打線（ｗｉｒｅ　ｂｏｎｄｉｎｇ，ＷＢ）後，常發生頸部斷裂問題，進而導致接合界面剝離的問題發生；（ｃ）銅或銅合金上形成的表面塗層在高溫下（１６０℃，２４小時）的保存試驗不佳，易導致表面起泡的現象，造成接合強度降低，由可靠性的觀點來看，存有問題；（ｄ）成球後，鈀元素幾乎於頸部區域偏析，對抑制金屬間化合物（Ｉｎｔｅｒｍｅｔａｌｌｉｃ　Ｃｏｍｐｏｕｎｄ，ＩＭＣ）成長不彰；以及(e)不具有電磁遮蔽特性和抗硫、耐氯阻抗之功效。
據此，本發明人於１０２年２月１９日以『固相擴散反應銅鈀合金線及其製造方法』（申請案號第１０２１０５７５６號）向　鈞局申請發明專利；惟，原案之結構雖具有較佳之球心硬度以及頸部降伏强度，並於打線接合封裝製程後產生較優異之界面接合抗拉強度，但尚有未臻妥善之處，舉例而言，一般所謂之胃鏡檢查，全名為『上消化道內視鏡檢查』，其用以檢查食道、胃、十二指腸球部及十二指腸第二部分之傳輸線易受醫療電子儀器設備所釋出的電磁波干擾，當電磁發生干擾時，傳輸線之訊號可能出現錯誤；又例如打線接合為半導體封裝及發光二極體（ＬＥＤ）封裝的製程上極為重要步驟，以提供晶片與基板之訊號與功率傳輸，而一般用以封裝之高分子封膠常含有高含量腐蝕性氯離子，且高分子封膠本身具環境吸濕性，不僅使得線材容易因氯離子的腐蝕外，也會因環境氧化、硫化等降低其導電性，甚至造成斷線情形；再者，當線材應用在高頻時，會產生表面效應（ｓｋｉｎ　ｅｆｆｅｃｔ），此因線材在高頻時受到自身渦電流影響，致使電流流動範圍只集中於線材表面邊緣部分，造成線材交流電阻的增加；因此，先前之銅鈀合金線仍無法達到適用各式高頻電子產品、防電磁干擾之醫療傳輸線，以及優良抗氯離子、硫化腐蝕性等缺失；本發明人有鑑於此，乃一本創作改良之初衷，務求精益求精、盡善盡美之精神，遂決心再予改良，在幾經苦思與實驗之後，終研創出本發明。
今，發明人即是鑑於上述現有之銅芯接合線在實際實施上仍具有多處之缺失，於是乃一本孜孜不倦之精神，並藉由其豐富之專業知識及多年之實務經驗所輔佐，而加以改善，並據此研創出本發明。
本發明主要目的為提供一種具電磁遮蔽之無鍍層銅線的製備方法，係主要包含有下述步驟：首先，準備一純銅所製成之芯線；然後，將一鈦錫合金層形成於芯線之表面，其中鈦錫合金層係由包含６５重量百分比至７５重量百分比之鈦，以及剩餘重量百分比之錫所構成；接著，於鈦錫合金層之表面形成一金鎳合金層，其中金鎳合金層係由包含９２重量百分比至９９重量百分比之金，以及剩餘重量百分比之鎳所構成；最後，將上述芯線進行真空熱處理，使得鈦錫合金層以及金鎳合金層可完全擴散至芯線之基地組織中，並於芯線組織中形成均勻Ｃｕ（ＴｉＳｎ）ｘＡｕｙＮｉｚ合金層，其中０＜ｘ＜１，０＜ｙ＜１，０＜ｚ＜１，且ｘ＋ｙ＋ｚ＝１；藉此，由於表面鍍層完全擴散至芯線之基地組織中，不僅可解決習知因鍍鈀層厚度不均，造成封裝過程整體產出率差、良率偏低的問題，且因芯線組織中形成有Ｃｕ（ＴｉＳｎ）ｘＡｕｙＮｉｚ之表面層，不僅可在芯線外圍形成遮蔽層，避免外在之電磁干擾，且亦能改善高頻之表面效應，進而達到降低高頻交流電阻之功效；同時，亦具有良好的抗氧化性與耐腐蝕性，解決傳統封裝製程時，線材因環境氧化、氯離子腐蝕，以及硫化等所產生之可靠度降低等問題，符合市場殷切需求之產出率以及良率者。
再者，於上述之製備步驟中，鈦錫合金層與金鎳合金層可分別以一濺鍍、一蒸鍍或一沈積的方式形成，且鈦錫合金層較佳係以７０重量百分比之鈦，以及３０重量百分比之錫所構成；再者，鈦錫合金層以及金鎳合金層所形成之總厚度係介於７５～８５奈米，較佳為８０奈米，而其中之鈦錫合金層厚度係介於３～７奈米之間；較佳約為５奈米。
此外，於上述之製備步驟中，真空熱處理之溫度範圍可介於５００℃～７００℃之間，處理時間為３０～９０分鐘之間；較佳係以溫度６００℃、時間６０分鐘之方式處理，以便總厚度約為８０奈米的鈦錫合金層以及金鎳合金層可完全擴散至芯線之基地組織中，形成一無鍍層銅線。
本發明之另一目的為提供一種以上述製備方法製得之具電磁遮蔽之無鍍層銅線；其中，電磁遮蔽之判定係以頻率數１ＭＨｚ～３ＧＨｚ之電磁波量測屏蔽性具有－１０ｄＢ以內。
本發明之目的及其結構功能上的優點，將依據以下圖面所示之結構，配合具體實施例予以說明，俾使審查委員能對本發明有更深入且具體之瞭解。
首先，本發明製造方法所製成之具電磁遮蔽之無鍍層銅線可例如適用於印刷電路板之電路、ＩＣ封裝、ＩＴＯ基板、ＩＣ卡等之電子工業零件之端子或電路表面，亦或是需防電磁干擾之醫療傳輸線，以及惡劣環境下（例如氯離子、硫化腐蝕）之封裝製程；請參閱第一圖所示，為本發明具電磁遮蔽之無鍍層銅線之製備方法步驟流程圖，係包括有下述步驟：
步驟一（Ｓ１）：準備一純銅所製成之芯線；
步驟二（Ｓ２）：將一鈦錫合金層形成於芯線之表面，鈦錫合金層係由包含６５重量百分比至７５重量百分比之鈦，以及剩餘重量百分比之錫所構成；較佳之鈦錫合金層係以７０重量百分比之鈦，以及３０重量百分比之錫所構成；
步驟三（Ｓ３）：於鈦錫合金層之表面形成一金鎳合金層，金鎳合金層係由包含９２重量百分比至９９重量百分比之金，以及剩餘重量百分比之鎳所構成；值得注意的，上述之鈦錫合金層與金鎳合金層可分別以一濺鍍、一蒸鍍或一沈積的方式形成，在此並不限定；且鈦錫合金層以及金鎳合金層所形成之總厚度係介於７５～８５奈米，較佳為８０奈米，而其中之鈦錫合金層厚度係介於３～７奈米之間；以及
步驟四（Ｓ４）：於步驟三（Ｓ３）完成後，進行真空熱處理，使得鈦錫合金層以及金鎳合金層可完全擴散至芯線之基地組織中，亦即於芯線表面無先前技術中所述之表皮層，並於芯線組織中形成均勻Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 合金層，其中０＜ｘ＜１，０＜ｙ＜１，０＜ｚ＜１，且ｘ＋ｙ＋ｚ＝１；且真空熱處理之溫度範圍可介於５００℃～７００℃之間，處理時間為３０～９０分鐘之間；較佳係以溫度６００℃，時間６０分鐘之方式處理，以便鈦錫合金層以及金鎳合金層可完全擴散至芯線之基地組織中，形成一無鍍層銅線。　　接著，為使　貴審查委員能進一步瞭解本發明之目的、特徵以及所達成之功效，以下茲舉本發明所製備出具電磁遮蔽之無鍍層銅線一些具體實際實施例，並進一步證明本發明之製造方法可實際應用之範圍，但不意欲以任何形式限制本發明之範圍：首先，準備一線徑（φ）為２０μｍ之純銅芯線（４Ｎ）；接著，於芯線表面鍍上一厚度約為８０奈米之金鎳合金層，其中金鎳合金層分別為９９％Ａｕ１％Ｎｉ、９７％Ａｕ３％Ｎｉ、９４％Ａｕ６％Ｎｉ、５５％Ａｕ４５％Ｎｉ，以及１０％Ａｕ９０％Ｎｉ不同比例所組成的實施例，同時以１００％鍍鈀層、１００％鍍金層以及１００％鍍鎳層作為比較組，並進行鹽霧試驗、硫化處理以及電磁屏蔽之試驗；其中本案之鹽霧試驗係以１００％、ｐＨ值介於７～８的ＮａＣｌ於３５℃下，進行５００小時，而硫化處理則以純硫蒸氣（含硫化合物）於２６０℃下，進行２４小時為本案實施例中所示範使用者，電磁屏蔽試驗係以頻率數１ＭＨｚ～３ＧＨｚ之電磁波量測屏蔽性是否具有－１０ｄＢ以內之返回損失結果來判斷；其實驗結果如下表所示，可清楚得知，１００％鍍鈀層、１００％鍍金層之線材樣品不僅無法通過鹽霧試驗與硫化處理，亦不具有電磁屏蔽之功效，而１００％鍍鎳層、１０％Ａｕ９０％Ｎｉ，以及５５％Ａｕ４５％Ｎｉ則無法通過上述之電磁屏蔽試驗，其原因可能為鎳含量過高，雖可使線材本身避免電磁波之干擾，但對其鄰近之電路卻同樣產生遮蔽，影響訊號之傳遞或接收，故本試驗將返回損失儘可能控制在－１０ｄＢ以內；然，鎳含量若過低，如９９％Ａｕ１％Ｎｉ樣品則無法通過鹽霧試驗與硫化處理，足見鎳含量範圍係為本案之一重要技術特徵。樣品鹽霧試驗硫化處理電磁屏蔽Coated Pd (100%)XXXCoated Au (100%)XXXCoated 99%Au1%NiXXOCoated 97%Au3%NiOOOCoated 94%Au6%NiOOOCoated 55%Au45%NiOOXCoated 10%Au90%NiOOXCoated Ni (100%)OOX
然後，將９９％Ａｕ１％Ｎｉ、９７％Ａｕ３％Ｎｉ、９４％Ａｕ６％Ｎｉ、５５％Ａｕ４５％Ｎｉ四線材樣品以４００℃真空熱處理０﹒５小時後，再進行與上述相同之試驗；實驗結果如下表所示，可清楚得知，真空熱處理後可提高線材表面之抗鹽氯和抗硫化特性，使得９９％Ａｕ１％Ｎｉ可通過鹽霧試驗和硫化處理。樣品鹽霧試驗硫化處理電磁屏蔽Coated 99%Au1%NiOOOCoated 97%Au3%NiOOOCoated 94%Au6%NiOOOCoated 55%Au45%NiOOX
接續，將上述通過所有試驗之三線材樣品９９％Ａｕ１％Ｎｉ、９７％Ａｕ３％Ｎｉ、９４％Ａｕ６％Ｎｉ進行表面電壓試驗，其試驗係藉由在４４０伏特之電壓下進行線材表面電壓測試，結果如下表所示，僅９４％Ａｕ６％Ｎｉ線材通過測試，表示９９％Ａｕ１％Ｎｉ、９７％Ａｕ３％Ｎｉ兩線材應用在高頻時，會產生較高的表面效應，造成線材交流電阻的大幅增加而導致擊穿的現象發生。樣品殘留鍍層厚度(nm)鍍層表面皺摺表面電壓試驗Coated 99%Au1%Ni63無擊穿Coated 97%Au3%Ni51少許擊穿Coated 94%Au6%Ni38少許ok
據此，為使本發明之無鍍層銅線達到適用各式高頻電子產品，於金鎳合金層形成於芯線表面前，先將一鈦錫合金層形成於芯線之表面，於本具體實施例中，係將約５奈米厚度之鈦錫合金層鍍於芯線表面作為緩衝層，其中鈦錫合金層為含鈦又含錫的金屬間化合物層，其以７０重量百分比之鈦，以及３０重量百分比之錫所構成，之後再將約７５奈米之金鎳合金層形成於鈦錫合金層之表面，並以４００℃真空熱處理０﹒５小時後，再進行與上述相同之試驗；實驗結果如下表所示，可清楚得知，先於芯線表面形成鈦錫合金層所製成之線材已可通過表面電壓之試驗，並無擊穿的現象發生，亦即９４％Ａｕ６％Ｎｉ、９９％Ａｕ１％Ｎｉ以及９７％Ａｕ３％Ｎｉ三線材皆可應用適用於高頻之環境；再者，上述經熱處理後之三線材，其殘留之鍍層表面並無皺摺，可同時提高線材之成球性（真圓度）以及與鋁墊之打線接合強度；其中，有關上述量測打線接合強度之具體作法，可參考本案申請人於於１０２年２月１９日申請之『固相擴散反應銅鈀合金線及其製造方法』（申請案號第１０２１０５７５６號）；因非本案重點，在此不詳細說明，特將其所有內容包含於此作為參考。樣品殘留鍍層厚度(nm)鍍層表 面皺摺表面電 壓試驗線材拉 伸強度 (g)線材成 球性打線接 合強度(g)5nmTiSn + 99%Au1%Ni74無ok9.5ok4.35nmTiSn + 97%Au3%Ni66無ok12.5ok4.65nmTiSn + 94%Au6%Ni53無ok13.8ok4.1
然，上述之三線材因表面仍分別殘留有７４ｎｍ、６６ｎｍ以及５３ｎｍ厚度之鍍層，可合理地解釋，線材之端部於燒球成型為銲球後，銲球所含的金屬大多聚積於靠近頸部處，導致頸部成為線材結構強度之相對弱點，而易於此處發生斷裂問題，使得線材拉伸強度與打線接合強度仍有改善之空間；於是，發明人本於精益求精之精神，在幾經苦思與實驗之後，將上述真空熱處理之條件以６００℃處理１小時後，使得芯線表面之鈦錫合金層以及金鎳合金層完全擴散至芯線基地組織中，且芯線基地組織因上述之固相擴散反應形成有Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 之表面層，請一併參閱第二圖所示，為本發明具電磁遮蔽之無鍍層銅線其芯線表面之鍍層完全擴散至芯線基地組織中之顯微鏡照片電子圖，由圖中可清楚看出，圖中均勻散部在線材內部之小顆粒係Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 合金層經固態熱擴散轉化而成的小顆粒；如同上述之實驗方法所得出之下表數據可知，線材樣品不僅皆可通過鹽霧試驗、硫化處理、電磁屏蔽、線材成球性，以及表面電壓試驗，且由於芯線表面之鍍層（包含鈦錫合金層以及金鎳合金層）已完全擴散至芯線基地組織中，線材拉伸強度與打線接合強度之測試結果顯示明顯優於芯線表面仍有鍍層之線材，其平均數據分別約增加１５％與３２％，大幅提昇適用本發明無鍍層銅線之半導體封裝或ＩＣ封裝等製程之可靠度。樣品鹽霧試驗硫化處理電磁屏蔽表面電壓試驗線材拉 伸強度 (g)線材成 球性打線接 合強度(g)5nmTiSn + 99%Au1%Niokokokok12.5ok5.75nmTiSn + 97%Au3%Niokokokok13.9ok6.25nmTiSn + 94%Au6%Niokokokok15.2ok5.3
由上述之實施說明可知，本發明與現有技術相較之下，本發明具有以下優點：
1.本發明將具有鈦錫合金層與金鎳合金層二鍍層之芯線進行真空熱處理，使得表面鍍層完全擴散至芯線之基地組織中並形成有Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 之表面層，與習知具表面被覆層之芯線相較下，具有較佳之線材拉伸強度與打線接合強度，不僅可避免習知接合線於實施使用時常造成頸部斷裂，導致接合界面剝離的問題發生外，且由於本發明之表面鍍層完全擴散至芯線基地組織中，亦可解決習知因鍍鈀層厚度不均，造成封裝過程整體產出率差、良率偏低的問題。
2.本發明因芯線之基地組織形成有Ｃｕ（ＴｉＳｎ）ｘ Ａｕｙ Ｎｉｚ 之表面層，不僅可在芯線外圍形成遮蔽層，避免外在之電磁干擾，且亦能改善高頻之表面效應，進而達到降低高頻交流電阻之功效，使得本發明之無鍍層銅線可適用各式高頻電子產品，以及防電磁干擾之醫療傳輸線；同時，亦可具有良好的抗氧化性與耐腐蝕性，解決傳統於半導體封裝及發光二極體封裝製程上，線材因環境氧化、氯離子腐蝕，以及硫化等所產生之可靠度降低等問題。
綜上所述，本發明之具電磁遮蔽之無鍍層銅線及其製造方法，的確能藉由上述所揭露之實施例，達到所預期之使用功效，且本發明亦未曾公開於申請前，誠已完全符合專利法之規定與要求。爰依法提出發明專利之申請，懇請惠予審查，並賜准專利，則實感德便。
惟，上述所揭之圖示及說明，僅為本發明之較佳實施例，非為限定本發明之保護範圍；大凡熟悉該項技藝之人士，其所依本發明之特徵範疇，所作之其它等效變化或修飾，皆應視為不脫離本發明之設計範疇。
（Ｓ１）‧‧‧步驟一
（Ｓ２）‧‧‧步驟二
（Ｓ３）‧‧‧步驟三
（Ｓ４）‧‧‧步驟四
第一圖：本發明具電磁遮蔽之無鍍層銅線其製備方法步驟流程圖
第二圖：本發明具電磁遮蔽之無鍍層銅線其芯線表面之鍍層完全擴散至芯線基地組織中之顯微鏡照片電子圖
(S1)‧‧‧步驟一
(S2)‧‧‧步驟二
(S3)‧‧‧步驟三
(S4)‧‧‧步驟四

Claims (9)

  1. 一種具電磁遮蔽之無鍍層銅線製造方法，係包括有下述步驟：步驟一：準備一純銅所製成之芯線；步驟二：將一鈦錫合金層形成於該芯線之表面，該鈦錫合金層係由包含６５重量百分比至７５重量百分比之鈦，以及剩餘重量百分比之錫所構成；步驟三：於該鈦錫合金層之表面形成一金鎳合金層，該金鎳合金層係由包含９２重量百分比至９９重量百分比之金，以及剩餘重量百分比之鎳所構成；以及步驟四：進行真空熱處理，使該鈦錫合金層以及該金鎳合金層完全擴散至該芯線之基地組織中，並於該芯線組織中形成均勻Ｃｕ（ＴｉＳｎ）ｘＡｕｙＮｉｚ合金層；其中０＜ｘ＜１，０＜ｙ＜１，０＜ｚ＜１，且ｘ＋ｙ＋ｚ＝１。
  2. 如申請專利範圍第1項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該鈦錫合金層係由７０重量百分比之鈦，以及３０重量百分比之錫所構成。
  3. 如申請專利範圍第1項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該鈦錫合金層以及該金鎳合金層之總厚度係介於７５～８５奈米。
  4. 如申請專利範圍第1項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該鈦錫合金層之厚度介於３～７奈米。
  5. 如申請專利範圍第1項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該鈦錫合金層與該金鎳合金層係分別以一濺鍍、一蒸鍍或一沈積的方式形成。
  6. 如申請專利範圍第1項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該真空熱處理之溫度範圍介於５００℃～７００℃之間，且處理時間為３０～９０分鐘之間。
  7. 如申請專利範圍第6項所述之具電磁遮蔽之無鍍層銅線製造方法，其中該真空熱處理係以溫度６００℃，時間６０分鐘之方式處理。
  8. 一種藉由如申請專利範圍第１至７項中任一項所述之方法製備之具電磁遮蔽之無鍍層銅線。
  9. 如申請專利範圍第8項所述之具電磁遮蔽之無鍍層銅線，其中無鍍層銅線係以頻率數１ＭＨｚ～３ＧＨｚ之電磁波量測屏蔽性具有－１０ｄＢ以內。
TW102133411A 2013-09-14 2013-09-14 具電磁遮蔽之無鍍層銅線及其製造方法 TWI463021B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102133411A TWI463021B (zh) 2013-09-14 2013-09-14 具電磁遮蔽之無鍍層銅線及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102133411A TWI463021B (zh) 2013-09-14 2013-09-14 具電磁遮蔽之無鍍層銅線及其製造方法

Publications (2)

Publication Number Publication Date
TWI463021B true TWI463021B (zh) 2014-12-01
TW201510246A TW201510246A (zh) 2015-03-16

Family

ID=52575732

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133411A TWI463021B (zh) 2013-09-14 2013-09-14 具電磁遮蔽之無鍍層銅線及其製造方法

Country Status (1)

Country Link
TW (1) TWI463021B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820913B2 (en) * 2005-01-05 2010-10-26 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7820913B2 (en) * 2005-01-05 2010-10-26 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device

Also Published As

Publication number Publication date
TW201510246A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
US10325876B2 (en) Surface finish for wirebonding
WO2014027418A1 (ja) 電子部品および電子部品の製造方法
TWI403596B (zh) 半導體封裝用之銅合金線
CN108122877A (zh) 薄金铜合金线及其制造方法
TW202100808A (zh) 導線架
JP5264939B2 (ja) パッケージ部品及び半導体パッケージ
TW201131673A (en) Quad flat no-lead package and method for forming the same
JP2009010407A (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
TW201803065A (zh) 引線框架材及其製造方法
TWI413702B (zh) 固相擴散反應銅鈀合金線及其製造方法
TW201330716A (zh) 基板及準備其之方法
TW201204843A (en) Bonding silver wire for packaging and manufacturing method thereof
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
TWI463021B (zh) 具電磁遮蔽之無鍍層銅線及其製造方法
JP4628263B2 (ja) パッケージ部品及びその製造方法ならびに半導体パッケージ
TW202036824A (zh) 導線架
TWI820313B (zh) 導線架
WO2013081306A1 (en) Lead frame and semiconductor package including the same
JP6025259B2 (ja) めっき物
TWI500788B (zh) 耐磨抗蝕無鍍層銅線及其製造方法
TW202100807A (zh) 導線架
TW201230265A (en) Package structure, packaging substrate and chip
Jung et al. Effects of Pd distribution at free air ball in Pd coated Cu wire
CN104060281A (zh) 固相扩散反应铜钯合金线及其制造方法
CN104517687B (zh) 具电磁遮蔽的无镀层铜线及其制造方法