TW201330716A - 基板及準備其之方法 - Google Patents

基板及準備其之方法 Download PDF

Info

Publication number
TW201330716A
TW201330716A TW101140278A TW101140278A TW201330716A TW 201330716 A TW201330716 A TW 201330716A TW 101140278 A TW101140278 A TW 101140278A TW 101140278 A TW101140278 A TW 101140278A TW 201330716 A TW201330716 A TW 201330716A
Authority
TW
Taiwan
Prior art keywords
layer
gold
substrate
plating
palladium
Prior art date
Application number
TW101140278A
Other languages
English (en)
Inventor
Teruaki Shimoji
Seong-Min Cho
Eun-Heay Lee
Jung-Youn Pang
Dong-Ju Jeon
Jung-Suk Kim
Dong-Jun Lee
Chi-Seong Kim
Original Assignee
Samsung Electro Mech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mech filed Critical Samsung Electro Mech
Publication of TW201330716A publication Critical patent/TW201330716A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明係有關於一種基板及準備其之方法。基板包括一金(Au)層/一鈀(Pd)層/一金(Au)層所組成之一表面處理電鍍層。基板具有一電路圖案。根據本發明，包括表面處理電鍍層之基板可以克服傳統問題中由無電電鍍鈀之穩定度的損壞所產生之異常沉積，且以較ENIGAG更低的成本來形成電鍍層。其中基板包括表面處理電鍍層。表面處理電鍍層藉由取代反應金電鍍製程直接形成於具有銅或銀線路之一獨立線路基板之線路上或於執行無電電鍍鎳電鍍製程之後，並於鍍金上執行無電電鍍鈀製程，且最後執行還原的無電電鍍金電鍍製程。

Description

基板及準備其之方法
本發明是有關於一種基板及準備其之方法。且特別的是，一種包括無電電鍍表面處理電鍍層之基板及準備其之方法。
無電電鍍因其特性而被使用於許多領域中。特別的是，由於薄膜的性質，貴金屬無電電鍍溶液被廣泛地使用於多數高階電子產業中，例如是電子元件或基板。
於傳統電子元件或基板中，一種執行無電電鍍鎳電鍍製程於銅(Cu)線路及執行金電鍍製程於鍍鎳上之所謂的無電電鍍鎳浸金(electroless nickel immersion gold/ENIG)方法係為主流。
由於ENIG方法藉由取代反應來沉積金於鎳薄膜上，金薄膜具有許多針孔，且藉由取代反應引起鎳薄膜之侵蝕。因此，銲錫連接失敗或銲線連接失敗頻繁的發生。
為了彌補缺陷，一種形成厚金電鍍製程於取代反應之金(Au)的ENIGAG方法被採用。然而，金之增厚造成成本增加，且由於不可能完全地去除針孔，相較於ENIG方法而言，連接穩定度之改善是不足地。
再者，有一種形成自動催化無電鍍靶薄膜於無電電鍍鎳上及執行金電鍍製程於鈀薄膜上之ENEPIG方法。即使 連接穩定度獲得改善，但由於使用了自動催化鈀，化學穩定度會衰退、早期沉積、異常沉積於非導電部，且化學之分解浴將會發生。
而且，甚至加入添加物以改善穩定度，由於穩定劑濃度之調整或改變困難，無沉積或沉積速率之降低將會發生，所以穩定使用之技術是需要。另外，當金屬(如鎳或銅)被浸入於非電鍍鈀溶液中時，介於金屬中之鈀離子會發生取代反應，而導致連接失敗。
本發明是為了克服製造一基板時，形成無電電鍍層之傳統問題。因此，本發明係提供一種基板，基板包括一無電電鍍層。無電電鍍層可以克服無電電鍍鈀之穩定度破壞而造成的異常沉積，且在成本而言，具有比ENIGAG更好之效果。
再者，本發明之另一目的係提供一種準備基板之方法。
依據達成本發明達成目的之一方面，提供一種基板。基板包括由一金(Au)/一鈀(Pd)層/一金(Au)層所組成之一表面處理電鍍層。表面處理電鍍層位於基板上。基板具有一電路圖案。電路圖案形成於基板上。
依據本發明之一實施例，電路圖案可以由銅(Cu)或銀(Ag)所形成。
依據本發明之一實施例，基板可以包括一外部連接端。
外部連接端可以使用銲錫連接或銲線接合。
依據本發明之一實施例，表面處理電鍍層可以在形成金(Au)層之前更包括一鎳(Ni)層。
依據本發明之一實施例，金(Au)層/鈀(Pd)層/金(Au)層之厚度可以是0.005至0.1微米/0.005至0.5微米/0.005至0.2微米。
依據達成本發明達成目的之另一方面，提供一種準備基板之方法。準備基板之方法包括一表面處理電鍍層形成之步驟。表面處理成形成之步驟係由電鍍一金(Au)層於具有一電路圖案於上之基板的第一步驟，電鍍一鈀(Pb)層於金(Au)層之第二步驟，及電鍍一金(Au)層於鈀(Pd)層之第三步驟所組成。
依據本發明之一實施例，金(Au)層較佳地係由取代反應金電鍍製程(displacement gold(Au)plating)所形成。
依據本發明之一實施例，鈀(Pd)層較佳地係由無電電鍍製程所形成。
依據本發明之一實施例，鈀(Pd)層之電鍍製程較佳地係執行於0至100℃及酸鹼值2至14之條件下。
依據本發明之一實施例，鈀(Pd)層之電鍍製程較佳地係使用金(Au)、或金(Au)合金、或已覆蓋金(Au)或金(Au)合金之待電鍍物件。
於第三步驟中形成於鈀(Pd)層之金(Au)層較佳地係藉由取代反應還原電鍍製程(displacement-reduction plating)所形成。
依據本發明之一實施例，準備基板之方法，更包括於電鍍金(Au)層之第一步驟前，電鍍鎳(Ni)層之步驟。
鎳(Ni)層可以藉由無電電鍍製程所形成。
以下，本發明將進一步詳細敘述。
本文所稱之術語係用以解釋特殊之實施例，並不用以限制本發明。於全份說明書中，除上下文清楚界定外單一形式亦包括複數形式。再者，本文所使用之”包括”一詞明確的說明對所述之形狀、數量、步驟、運作、項次、元件及/或其組件，但不排除所存在或附加之一或更多進一步之形狀、數量、步驟、運作、項次、元件及/或其組件。
本發明係有關於一基板，包括一表面處理電鍍層及其準備方法。
根據本發明之一實施例中之基板包括一表面處理電鍍層。表面處理電鍍層位於基板上，且由金(Au)層/鈀(Pd)層/金(Au)層組成。基板具有電路圖案形成於其上。
第1圖及第2圖繪示根據本發明之一實施例之表面處理電鍍層之結構。詳細的說明將參考第1圖及第2圖來做描述。
首先，使用具有銅(Cu)或銀(Ag)電路圖案10之獨立線路基板。取代反應金電鍍製程30直接被執行於(第1圖)電路圖案上、或執行於無電電鍍鎳電鍍製程(第2圖中之20)之後的電路圖案上。然後採用高催化性質還原劑，將無電電鍍鈀(Pd)電鍍層40形成於金(Au)上。最後，形成一取代反應還原金(Au)層50。
本發明中獨立線路基板之目的係為用以嵌設一半導體之一封裝基板、用以嵌鑲一元件之高密部互連(HDI)基板、及個人電腦之主機板等。所有具有用以外部連接或嵌鑲元件、半導體之焊接凸塊或線路接合端之基板皆包含在內。本發明之電鍍層係作為基板之最終表面處理。
根據本發明之一實施例，電路圖案10可以由銅(Cu)或銀(Ag)所形成。
根據本發明之一實施例，基板可以包括用以連接外部元件之外部連接端(未個別地繪示於圖中)。外部連接端可以使用銲錫連接或銲線連接，其連接形式並非用以特別限定。
根據本發明之一實施例，如第2圖所示，表面處理電鍍層可以於金(Au)層30形成之前更包括鎳(Ni)層20。
根據本發明之一實施例，金(Au)層30/鈀(Pd)層40/金(Au)層50之厚度可以為0.005至0.1微米/0.005至0.5微米/0.005至0.2微米。
金(Au)層30為一取代反應金(Au)層，且金(Au)層30之厚度較佳地係為0.005至0.1微米。當少於0.005 微米時，由於非連續薄膜形成，取代反應金(Au)層30變成具有顯著缺陷之薄膜，所以當之後的鈀(Pd)層40進行電鍍時，侵蝕或無電鍍將會發生，或者接觸失敗將會發生。當超過0.1微米時，由於取代反應金(Au)層30將導致顯著缺陷產生於銅10之表面或位於銅上之鎳層20之表面，而引起接觸失敗或銲錫連接失敗，所以超過0.1微米是不建議的。
再者，鈀(Pd)層40較佳地以0.005至0.5微米之厚度來形成。當鈀(Pd)層之厚度少於0.005微米時，由於電鍍金(Au)層50時，無法保證薄膜之連續性，且可能會發生鎳層20或銅10之局部侵蝕、或鈀(Pd)層40之薄膜的溶解，所以鈀(Pd)層之厚度少於0.005微米是不建議的。再者，當超過0.5微米時，由於銲錫連接期間導致強度下降之合金層已形成，使得銲錫連接之可靠度惡化且對於成本不利。
最後，金(Au)層50形成於鈀(Pd)層40上。金(Au)層50可以使用取代反應金電鍍溶液，且金(Au)層50之厚度較佳地係為0.005至0.2微米。當厚度少於0.005微米時，難以確保金(Au)層50之連續性，且可能會發生銲線連接失敗或銲料浸潤失敗。當超過0.2微米時，在效能上並無太大問題，但對成本是不利的。
以下，本發明之製造一基板的製程將詳細地描述。製造基板之製程包括一表面處理電鍍層之形成步驟。
本發明製造一基板之製程包括一表面處理電鍍層形 成步驟。表面處理電鍍層形成步驟係由電鍍金(Au)層於具有電路圖案之基板之第一步驟、電鍍鈀(Pd)層於金(Au)層上之第二步驟、及電鍍金(Au)層於鈀(Pd)層上之第三步驟所組成。
首先，取代反應金電鍍製程直接執行於具有銅或銀電路圖案之基板上、或執行於無電電鍍鎳電鍍製程執行於基板上之後。銅或銀線路是藉由典型銅電鍍製程所形成之線路、藉由蝕刻等製程所形成之線路、或使用金屬散佈於玻璃或樹脂接著劑之膏狀物所形成之線路。
以及，除了傳統樹脂(玻璃、環氧樹脂)以外，本發明之基板可以採用使用於一可撓式基板之聚合物薄膜(例如是聚亞醯胺)、或使用於低溫共燒之陶瓷(low temperature co-firing，LTCC)、或適當與使用上述材料。
取代反應金電鍍製程直接執行於線路基板上、或執行於無電電鍍鎳層形成於線路基板上之後。鎳層可以藉由無電電鍍製程所形成。當執行無電電鍍鎳電鍍製程時，可以使用一般使用於基板之無電電鍍鎳電鍍製程。這裡對無電電鍍鎳電鍍製程並無太大之限制，但鎳層具有通常採用的薄膜厚度及磷含量。
再者，所使用之取代反應金電鍍製程可以是市場上已銷售之用於銅或鎳之取代反應金電鍍製程。更進一步，取代反應金電鍍製程之薄膜厚度較佳地係為0.005至0.1微米。其他條件則應遵守市場上取代反應金電鍍溶液之使用條件。
第二步驟係為電鍍鈀(Pd)層於金(Au)層上。根據本發明之一實施例，鈀(Pd)層較佳地係藉由無電電鍍所形成。
本發明使用於鈀之鈀電鍍溶液較佳地係為非傳統自動催化之鈀電鍍溶液，而是使用具有催化性質鹽基之還原劑反應之鈀電鍍溶液。鈀電鍍溶液可以包括鈀鹽、複合劑及還原劑。
所使用之鈀鹽的濃度會被複合劑之比率所影響，鈀鹽的濃度較佳地是介於0.001至0.1體積莫耳濃度(mol/L)之範圍內。當鈀鹽濃度過低時，沉積速率會降低，且形成薄膜變的耗費時間。相反地，當鈀鹽濃度過高時，拖延所導致的損失將會增加且對成本是不利的。
再者，複合劑應具有用於鈀鹽之複合穩定係數。複合劑最大濃度並無確定，但有關鈀離子之複合劑最大濃度較佳地係大於10莫耳(mol)。
由於還原劑對於做為基底層之金(Au)層30具有高催化性質，較佳地係為使用低催化性質之還原劑。由於還原劑對金之催化性質，本發明之還原劑放射電子於金上。因此，若金(Au)層30不存在，則無法進行還原反應。
因此，根據本發明之一實施例，鈀(Pd)層之電鍍製程較佳地使用金(Au)或金(Au)合金、或已電鍍金(Au)或金(Au)合金之物件。除了金層以外之其他表面而言，由於還原劑之電子射出反應不會發生、或者鈀與一金屬相互取代，電鍍溶液之溶解、沉積速率之降低、沉澱作用以 及連接失敗等失敗將會發生。
有關於鈀離子之還原劑濃度較佳地係為1至20莫耳(mol)。當少於1莫耳(mol)時，電鍍之沉積速率將會降低，且由於還原劑濃度之嚴重改變，而不可能獲得穩定的電鍍厚度。當超過20莫耳(mol)時，由於比重的增加，而造成穩定度下降，且對成本是不利的。
根據本發明之一實施例，除非是冷凍的或煮沸的情況外，鈀(Pd)層之電鍍製程可以穩定地使用於0至100℃。再者，鈀(Pd)層之電鍍製程較佳地係執行於酸鹼值2至14之情況下。當酸鹼值少於2時，除了複合穩定度之衰退及還原劑之化學勢增加，電鍍之沉積特性會衰退。當酸鹼值超過14時，還原劑會產生自我分解，而導致溶液之使用壽命的降低。
以及，於本發明中，不會干擾電鍍溶液之效果的材料可以個別地加入電鍍溶液中。舉例來說，一pH調節劑(例如是氫氧化鈉或硫酸)，一pH緩衝劑(例如是包含檸檬酸或甘氨酸)、一表面活性劑、用以分析之一指示劑等可以被包括。
最後步驟是形成於鈀(Pd)層上最終表面處理之取代反應還原金(Au)層(displacement reduction gold(Au)layer)。取代反應還原電鍍金溶液可以使用市場上之化學製品。然而，由於取代反應金電鍍溶液會溶解下方之鈀層並腐蝕位於鈀層下方之鎳或銅，而導致銲錫連接之穩定度下降或連接失敗，所以取代反應金電鍍溶液(非取代反應 還原金電鍍溶液)則不建議這樣使用。
於本發明中，於形成表面處理電鍍層之前，基板可以預先被處理。預先處理的方法可以是傳統典型之方法，而不特別限定。再者，由於基板材料是與傳統基板相同，傳統產線所使用之設備可以有效率的採用，而不需要特別的設備。
以下，詳細敘述本發明之較佳實施例。下述實施例僅為說明本發明，及不應被理解為限制本發明之範圍。再者，雖然某些化合物被使用於下述實施例，凡熟習此技術人士，在不脫離本發明之精神和範圍內，可進行各種更動及修改。
第一實施例
在粗糙化具有0.2毫米厚度之FR-4雙面基板之表面後，以防焊劑(solder resist)準備好具有Φ 0.5毫米之接墊、、長度截面比為50：30(L/S=50/30)之線路連接端、及20x20毫米銲焊錫附著性試驗接墊之測試基板。
由一金層/一鈀層及一金層所組成之一表面處理電鍍層藉由執行下述表1之製程於基板上，而形成於一銅線路上。
第二實施例
由一鎳層/一金層/一鈀層/一金層所組成之一表面處理電鍍層係使用下述表2之製程而形成於銅線路上。各種電鍍條件具體說明於下述表2中。
比較例1
由一金層所組成之一表面處理電鍍層使用下述表3之製程而形成於一銅線路上。各種電鍍條件具體說明於下述表3中。
比較例2
使用下述表4之製程所準備之ENIG基板做為比較例。各種電鍍條件具體說明於下述表4中。
實驗範例
實施例及比較例之表面處理電鍍層形成後，於165℃熱處理16小時後執行一線路接合測試(wire bonding test，WBR)。0.4毫米之SAC 305銲球接合於焊球接墊及銲錫浸潤試驗接墊上，且於迴焊後，測量一銲球拉力測試(solder ball test，SJR)及焊料浸潤直徑。測量之結果繪示於下述表5中。
於電鍍後，比較例之薄膜厚度透過X-Ray螢光分析薄膜厚度測量裝置來準確測量，並且為了實施例之薄膜厚度的測量，於電鍍後，準備好用以測量一薄膜厚度之基板且使用X-Ray螢光分析儀來進行測量。
如上述表5之結果，觀察到比較例顯示出熱處理後的特性衰退。特別地是，在銅/銀(比較例1)例子中，第2次接合失敗經常發生於線路接合測試。再者，在比較例2之ENIG例子中，觀察即使薄膜形成後(如電鍍)，線路接合仍然困難。
相反地，在本發明之表面處理電鍍層中，即使在薄膜形成及熱處理後，特性都沒有出現問題的。特別地是，對於銲錫浸潤來說，浸潤面積超過兩倍ENEPIG的浸潤面積。
根據本發明中，包括表面處理電鍍層之基板可以克服傳統問題中無電電路鎳之穩定度衰退所導致的異常沉積，且可以形成較ENIGAG更低成本的電鍍層。表面處理電鍍層藉由以下步驟所形成。取代反應金電鍍製程直接執行於具有銅或銀線路之一獨立線路基板之一線路上、或執行於無電電鍍鎳電鍍製程之後。執行無電電鍍鈀電鍍製程 於金電鍍上。最後執行還原無電電金電鍍製程。
雖然本發明已利用上述之較佳實施例予以詳細揭示，然其並非用以限定本發明，凡熟習此技術人士，在不脫離本發明之精神和範圍內，可進行各種更動及修改，因此本發明之保護範圍當以後附之申請專利範圍所界定者為準。
10‧‧‧電路圖案
20‧‧‧鎳(Ni)層
30‧‧‧金(Au)層
40‧‧‧鈀(Pd)層
50‧‧‧金(Au)層
第1圖及第2圖繪示依據本發明之一實施例之一表面處理電鍍層的結構。
10‧‧‧電路圖案
30‧‧‧金(Au)層
40‧‧‧鈀(Pd)層
50‧‧‧金(Au)層

Claims (14)

  1. 一種基板，包括：一表面處理電鍍層，該表面處理電鍍層位於一基板上，該表面處理電鍍層係由一金(Au)層/一鈀(Pd)層/一金(Au)層所組成，該基板具有一電路圖案，電路圖案形成於該基板上。
  2. 如申請專利範圍第1項所述之基板，其中該電路圖案係由銅(Cu)或銀(Ag)所形成。
  3. 如申請專利範圍第1項所述之基板，其中該基板包括一外部連接端。
  4. 如申請專利範圍第3項所述之基板，其中該外部連接端使用銲錫連接或銲線連接。
  5. 如申請專利範圍第1項所述之基板，其中該表面處理電鍍層於形成該金(Au)層之前更包括一鎳(Ni)層。
  6. 如申請專利範圍第1項所述之基板，其中該金(Au)層/該鈀(Pd)層/該金(Au)層之厚度係為0.005至0.1微米/0.005至0.5微米/0.005至0.2微米。
  7. 一種方法，用以準備一基板，該方法包括：一表面處理電鍍層之形成步驟，係由電鍍一金(Au)層於一基板之第一步驟，該基板具有一電路圖案形成於其上，電鍍一鈀(Pd)層於該金(Au)層之第二步驟，及電鍍該金(Au)層於該鈀(Pd)層之第三步驟所組成。
  8. 如申請專利範圍第7項所述之準備該基板之方法，其中該金(Au)層係以取代反應金電鍍製程所形成。
  9. 如申請專利範圍第7項所述之準備該基板之方 法，其中該鈀(Pd)層係以無電電鍍製程所形成。
  10. 如申請專利範圍第7項所述之準備該基板之方法，其中該鈀(Pd)層之電鍍製程係執行於0至100℃及酸鹼值2至14之條件下。
  11. 如申請專利範圍第7項所述之準備該基板之方法，其中該鈀(Pd)層之電鍍製程係使用金(Au)或金(Au)合金、或已電鍍金(Au)或金(Au)合金之物件。
  12. 如申請專利範圍第7項所述之準備該基板之方法，其中形成該金(Au)層於該鈀(Pd)層上之該第三步驟係藉由取代反應還原電鍍製程所完成。
  13. 如申請專利範圍第7項所述之準備該基板之方法，更包括於電鍍該金(Au)層之第一步驟前，電鍍一鎳(Ni)層。
  14. 如申請專利範圍第13項所述之準備該基板之方法，其中該鎳(Ni)層係以無電電鍍製程形成。
TW101140278A 2011-11-22 2012-10-31 基板及準備其之方法 TW201330716A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110122342A KR20130056629A (ko) 2011-11-22 2011-11-22 기판 및 이의 제조방법

Publications (1)

Publication Number Publication Date
TW201330716A true TW201330716A (zh) 2013-07-16

Family

ID=48664611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101140278A TW201330716A (zh) 2011-11-22 2012-10-31 基板及準備其之方法

Country Status (3)

Country Link
JP (1) JP2013108180A (zh)
KR (1) KR20130056629A (zh)
TW (1) TW201330716A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6329589B2 (ja) 2016-06-13 2018-05-23 上村工業株式会社 皮膜形成方法
KR102001546B1 (ko) 2017-10-26 2019-07-17 주식회사 미디어프론트 휴대용 증강현실 체험 시스템
JP7285123B2 (ja) 2019-04-10 2023-06-01 上村工業株式会社 金めっき方法及びめっき皮膜
JP6754151B1 (ja) 2020-02-18 2020-09-09 日本高純度化学株式会社 めっき積層体
JP6754152B1 (ja) * 2020-02-18 2020-09-09 日本高純度化学株式会社 めっき積層体

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3605425A1 (de) * 1986-02-20 1987-08-27 Standard Elektrik Lorenz Ag Duennschichtschaltung und ein verfahren zu ihrer herstellung
JP4941650B2 (ja) * 2007-01-11 2012-05-30 上村工業株式会社 無電解金めっき浴のめっき能維持管理方法
KR101639084B1 (ko) * 2008-07-08 2016-07-12 니혼 고쥰도가가쿠 가부시키가이샤 팔라듐 도금용 촉매 부여액
JP5573429B2 (ja) * 2009-08-10 2014-08-20 住友ベークライト株式会社 無電解ニッケル−パラジウム−金めっき方法、めっき処理物、プリント配線板、インターポーザ、および半導体装置

Also Published As

Publication number Publication date
JP2013108180A (ja) 2013-06-06
KR20130056629A (ko) 2013-05-30

Similar Documents

Publication Publication Date Title
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
KR102096117B1 (ko) 플렉시블 기판 상의 무전해 니켈 인 합금 성막 방법
JP2010261082A (ja) 無電解パラジウムめっき液
TW201330716A (zh) 基板及準備其之方法
JP4792045B2 (ja) パラジウム層を堆積する方法およびこのためのパラジウム浴
JP2012140705A (ja) 基板構造物及びその製造方法
KR20190102097A (ko) 무전해 도금 프로세스
CN102482781B (zh) 锡和锡合金的无电镀覆方法
JP2016160504A (ja) 無電解Ｎｉ／Ａｕめっき皮膜の形成方法及びその形成方法で得られた無電解Ｎｉ／Ａｕめっき皮膜
JP6280754B2 (ja) 配線基板、及び配線基板の製造方法
TWI408252B (zh) 非氰化物無電黃金電鍍液及無電黃金電鍍方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
KR102641047B1 (ko) 도전성 범프, 전자 부품, 및 무전해 Pt 도금욕
JP4831710B1 (ja) 無電解金めっき液及び無電解金めっき方法
JP2013012739A (ja) 電気接続端子構造体及びその製造方法
CN105051254B (zh) 供无电电镀的铜表面活化的方法
JP2001107259A (ja) 置換型無電解金めっき液及び無電解金めっき方法
JP2010196121A (ja) 無電解パラジウムめっき浴及び無電解パラジウムめっき方法
JP2005163153A (ja) 無電解ニッケル置換金めっき処理層、無電解ニッケルめっき液、および無電解ニッケル置換金めっき処理方法
JP4798451B2 (ja) 配線板とその製造方法
JP2005054267A (ja) 無電解金めっき方法
JP5620798B2 (ja) 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
TW201539597A (zh) 印刷電路板及ｉｃ基板上之銀打線接合
JP2005317729A (ja) 接続端子、その接続端子を用いた半導体パッケージ及び半導体パッケージの製造方法