CN104517687B - 具电磁遮蔽的无镀层铜线及其制造方法 - Google Patents

具电磁遮蔽的无镀层铜线及其制造方法 Download PDF

Info

Publication number
CN104517687B
CN104517687B CN201310466029.4A CN201310466029A CN104517687B CN 104517687 B CN104517687 B CN 104517687B CN 201310466029 A CN201310466029 A CN 201310466029A CN 104517687 B CN104517687 B CN 104517687B
Authority
CN
China
Prior art keywords
coating
alloy layer
titanium
copper cash
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310466029.4A
Other languages
English (en)
Other versions
CN104517687A (zh
Inventor
吕传盛
洪飞义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Junma Science And Technology Hong Kong Co ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201310466029.4A priority Critical patent/CN104517687B/zh
Publication of CN104517687A publication Critical patent/CN104517687A/zh
Application granted granted Critical
Publication of CN104517687B publication Critical patent/CN104517687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明是有关于一种具电磁遮蔽的无镀层铜线及其制造方法，所述方法是首先将钛锡合金层形成于铜芯线的表面，再将金镍合金层形成于钛锡合金层的表面，最后将铜芯线进行真空热处理，使得钛锡合金层以及金镍合金层可完全扩散至芯线的基地组织，并于芯线组织中形成均匀的Cu(TiSn)xAuyNiz合金层；藉此，本发明的无镀层铜线不仅具有抗电磁干扰以及改善高频的表面效应，亦可大幅提升线材拉伸强度与打线接合强度，进而提高接合线后续工艺的可靠度。

Description

具电磁遮蔽的无镀层铜线及其制造方法
技术领域
本发明是有关于一种具电磁遮蔽的无镀层铜线及其制造方法，尤其是指一种以真空热处理工艺将铜芯线表面的钛锡合金层以及金镍合金层完全扩散至芯线基地组织并于芯线基地组织中形成有Cu(TiSn)xAuyNiz的表面层的技术，不仅可避免传统接合线因环境氧化、氯离子腐蚀以及硫化等所产生的可靠度降低等问题，且能适用于各式高频电子产品以及防电磁干扰的医疗传输线。
背景技术
半导体封装在打线接合(Wire-Bonding，WB)工艺时，常因铜线的硬度较高且易氧化的问题造成封装工艺上的缺失；举例而言，使用铜导线时，由于封装用树脂与导线的热膨胀系数差异过大，随着半导体晶片启动后温度上升，因热形成的体积膨胀对形成回路的铜接合线产生外部应力，特别是对暴露于严酷的热循环条件下的半导体元件，更容易使铜接合线发生界面剥离与断线问题；因此，针对上述缺失，虽有业者针对封装用的接合铜线改良，请参阅中国台湾发明专利公开第201207129号所揭露的『封装用之接合铜线及其制造方法』，其中揭露一种封装用的接合铜线，成分包括有银(Ag)、添加物、以及铜(Cu)；其中，银含量系0.1～3wt%；添加物是至少一选自由镍(Ni)、铂(Pt)、钯(Pd)、锡(Sn)、及金(Au)所组成的群组，且添加物的含量是0.1～3wt%；再者，铜与银共晶相体积率占全部体积的0.1～8%，且接合铜线抗拉强度250MPa以上，导电率在70%IACS以上；藉此，不仅使得阻抗和传统金线相当或甚至更低(>70%IACS)，可达到更佳导电率，且硬度适中并易于焊接，更能进行球型焊接，于耐热循环的严苛条件下亦能使用。
然而，上述的接合铜线虽能满足成本与焊接的要求，但却有易氧化、寿命短的缺失，因此有业者进一步藉由一表面涂层，其能为积体电路封装，提供更佳的引线接合性能；请参阅中国台湾发明专利公告第480292号所揭露的『适用于引线接合之钯表面涂层及形成钯表面涂层之方法』，其表面涂层是形成于一基板之上，包含一钯层与一种或多种材料层；该一种或多种材料层是夹在基板与钯层之间；当至少一种材料的硬度少于250(KHN50)时，该钯层的硬度少于大约500(KHN50)；其中该钯层的厚度最好大于0.075微米，以避免氧化物在其下材料层上形成；上述的基板材料可包含有铜或铜合金，藉由镀钯铜线来取代金线，不但可以节省约七成的材料成本，而且镀钯铜线被使用时的可靠度(如耐高温、高湿能力)也能符合要求；此外，亦请一并参阅新日铁高新材料股份有限公司与日铁微金属股份有限公司所申请一系列有关半导体装置用合接线的中国台湾发明专利公告第I342809所揭露的『半导体装置用合接线』、公告第I364806所揭露的『半导体装置用合接线』、公告第I364806所揭露的『半导体用接合导线』、公开第201107499的『半导体用铜合金接合线』、公开第201140718的『半导体用铜接合线及其接合构造』以及公开第201230903的『复数层铜接合线的接合构造』；上述前案的接合线结构大抵皆是于一芯材(可为铜、金、银等金属所构成)表面设有一表皮层(可为钯、钌、铑、铂，以及银所构成)，导致上述的接合线于实际实施使用时常产生下述缺失：(a)因镀钯铜线(芯材)的表面具有一钯层(表皮层)，使得硬度偏高，且工艺电流控制不易，常导致镀钯层厚度不均，造成封装过程整体产出率差、良率偏低；(b)铜或铜合金镀上钯层于烧球成型(electric frame off，EFO)时，因表面的钯层使得成球(free air ball，FAB)的球心硬度过硬，造成焊球上方颈部的强度不足，于打线(wire bonding，WB)后，常发生颈部断裂问题，进而导致接合界面剥离的问题发生；(c)铜或铜合金上形成的表面涂层在高温下(160℃，24小时)的保存试验不佳，易导致表面起泡的现象，造成接合强度降低，由可靠性的观点来看，存有问题；(d)成球后，钯元素几乎于颈部区域偏析，对抑制金属间化合物(IntermetallicCompound，IMC)成长不彰；以及(e)不具有电磁遮蔽特性和抗硫、耐氯阻抗的功效。
据此，本案发明人于2013年2月19日以『固相扩散反应铜钯合金线及其制造方法』(中国台湾申请案号第102105756号)向中国台湾申请发明专利；但是，原案的结构虽具有较佳的球心硬度以及颈部降伏强度，并于打线接合封装工艺后产生较优异的界面接合抗拉强度，但尚有未臻妥善之处，举例而言，一般所谓的胃镜检查，全名为『上消化道内视镜检查』，其用以检查食道、胃、十二指肠球部及十二指肠第二部分的传输线易受医疗电子仪器设备所释出的电磁波干扰，当电磁发生干扰时，传输线的讯号可能出现错误；又例如打线接合为半导体封装及发光二极体(LED)封装的工艺上极为重要步骤，以提供晶片与基板的讯号与功率传输，而一般用以封装的高分子封胶常含有高含量腐蚀性氯离子，且高分子封胶本身具环境吸湿性，不仅使得线材容易因氯离子的腐蚀外，也会因环境氧化、硫化等降低其导电性，甚至造成断线情形；再者，当线材应用在高频时，会产生表面效应(skin effect)，此因线材在高频时受到自身涡电流影响，致使电流流动范围只集中于线材表面边缘部分，造成线材交流电阻的增加。因此，先前的铜钯合金线仍无法达到适用各式高频电子产品、防电磁干扰的医疗传输线，以及优良抗氯离子、硫化腐蚀性等缺失。本案发明人有鉴于此，乃本着创作改良的初衷，务求精益求精、尽善尽美的精神，遂决心再予改良，在几经苦思与实验之后，终研创出本发明。
发明内容
发明人即是鉴于上述现有的铜芯接合线在实际实施上仍具有多处的缺失，于是乃本着孜孜不倦的精神，并藉由其丰富的专业知识及多年的实务经验所辅佐，而加以改善，并据此研创出本发明。
本发明主要目的为提供一种具电磁遮蔽的无镀层铜线的制备方法。
本发明的另一目的为提供一种以上述制备方法制得的具电磁遮蔽的无镀层铜线。
一方面，本发明提供了一种具电磁遮蔽的无镀层铜线的制备方法，该方法主要包含有下述步骤：
步骤一：准备纯铜所制成的芯线；
步骤二：将钛锡合金层形成于所述芯线的表面，所述钛锡合金层是由包含65重量百分比至75重量百分比的钛以及剩余重量百分比的锡所构成；
步骤三：于所述钛锡合金层的表面形成金镍合金层，所述金镍合金层是由包含92重量百分比至99重量百分比的金以及剩余重量百分比的镍所构成；以及
步骤四：进行真空热处理，使所述钛锡合金层以及金镍合金层可完全扩散至芯线的基地组织(即上述纯铜所制成的芯线)中，并于芯线组织中形成均匀Cu(TiSn)xAuyNiz合金层；其中0<x<1，0<y<1，0<z<1，且x+y+z=1。
藉此，由于表面镀层完全扩散至芯线的基地组织中，不仅可解决习知因镀钯层厚度不均造成封装过程整体产出率差、良率偏低的问题，且因芯线组织中形成有Cu(TiSn)xAuyNiz的表面层，不仅可在芯线外围形成遮蔽层，避免外在的电磁干扰，且亦能改善高频的表面效应，进而达到降低高频交流电阻的功效；同时，亦具有良好的抗氧化性与耐腐蚀性，解决传统封装工艺制程时线材因环境氧化、氯离子腐蚀以及硫化等所产生的可靠度降低等问题，符合市场殷切需求的产出率以及优良率。
再者，于上述的制备步骤中，钛锡合金层与金镍合金层可分别以溅镀、蒸镀或沉积的方式形成，且钛锡合金层较佳是以70重量百分比的钛以及30重量百分比的锡所构成；再者，钛锡合金层以及金镍合金层所形成的总厚度介于75～85纳米，较佳为80纳米，而其中的钛锡合金层厚度介于3～7纳米之间；较佳约为5纳米。
此外，于上述的制备步骤中，真空热处理的温度范围可介于500℃～700℃之间，处理时间为30～90分钟；较佳是以温度600℃、时间60分钟的方式处理，以便总厚度约为80纳米的钛锡合金层以及金镍合金层可完全扩散至芯线的基地组织中，形成无镀层铜线。
另一方面，本发明提供了一种以上述制备方法制得的具电磁遮蔽的无镀层铜线；其中，电磁遮蔽的判定是以频率数1MHz～3GHz的电磁波测量屏蔽性具有-10dB以内。
本发明的无镀层铜线不仅具有抗电磁干扰以及改善高频的表面效应，亦可大幅提升线材拉伸强度与打线接合强度，进而提高接合线后续工艺的可靠度。
附图说明
图1：本发明具电磁遮蔽的无镀层铜线的制备方法步骤流程示意图。
图2：本发明具电磁遮蔽的无镀层铜线其芯线表面的镀层完全扩散至芯线基地组织中的显微镜照片电子图。
具体实施方式
本发明的目的及其结构功能上的优点，将依据附图所示并配合具体实施例予以说明，以使阅读者能对本发明有更深入且具体的了解。
首先，本发明制造方法所制成的具电磁遮蔽的无镀层铜线可例如适用于印刷电路板的电路、IC封装、ITO基板、IC卡等的电子工业零件的端子或电路表面，亦或是需防电磁干扰的医疗传输线，以及恶劣环境下(例如氯离子、硫化腐蚀)的封装工艺；请参阅图1所示，为本发明具电磁遮蔽的无镀层铜线的制备方法步骤流程示意图，所述方法包括有下述步骤：
步骤一(S1)：准备纯铜所制成的芯线；
步骤二(S2)：将钛锡合金层形成于芯线的表面，钛锡合金层是由包含65重量百分比至75重量百分比的钛以及剩余重量百分比的锡所构成；较佳的钛锡合金层是以70重量百分比的钛以及30重量百分比的锡所构成；
步骤三(S3)：于钛锡合金层的表面形成金镍合金层，金镍合金层是由包含92重量百分比至99重量百分比的金，以及剩余重量百分比的镍所构成；值得注意的，上述的钛锡合金层与金镍合金层可分别以溅镀、蒸镀或沉积的方式形成，在此并不限定；且钛锡合金层以及金镍合金层所形成的总厚度介于75～85纳米，较佳为80纳米，而其中的钛锡合金层厚度介于3～7纳米之间；以及
步骤四(S4)：于步骤三(S3)完成后，进行真空热处理，使得钛锡合金层以及金镍合金层可完全扩散至芯线的基地组织中，亦即于芯线表面无先前技术中所述的表皮层，并于芯线组织中形成均匀Cu(TiSn)xAuyNiz合金层，其中0<x<1，0<y<1，0<z<1，且x+y+z=1；且真空热处理的温度范围可介于500℃～700℃之间，处理时间为30～90分钟之间；较佳是以温度600℃，时间60分钟的方式处理，以便钛锡合金层以及金镍合金层可完全扩散至芯线的基地组织中，形成无镀层铜线。
接着，为使阅读者能进一步了解本发明的目的、特征以及所达成的功效，以下兹举本发明所制备出具电磁遮蔽的无镀层铜线一些具体实际实施例，并进一步证明本发明的制造方法可实际应用的范围，但不意欲以任何形式限制本发明的范围：
首先，准备一线径为20μm的纯铜芯线(4N)；接着，于芯线表面镀上一厚度约为80纳米的金镍合金层，其中金镍合金层分别为99%Au1%Ni、97%Au3%Ni、94%Au6%Ni、55%Au45%Ni，以及10%Au90%Ni不同比例所组成的实施例，同时以100%镀钯层、100%镀金层以及100%镀镍层作为比较组，并进行盐雾试验、硫化处理以及电磁屏蔽的试验；其中本案的盐雾试验是以100%、pH值介于7～8的NaCl于35℃下进行500小时，而硫化处理则以纯硫蒸气(含硫化合物)于260℃下进行24小时为本案实施例中所示范使用者，电磁屏蔽试验是以频率数1MHz～3GHz的电磁波测量屏蔽性是否具有-10dB以内的返回损失结果来判断；其实验结果如下表所示。可清楚得知，100%镀钯层、100%镀金层的线材样品不仅无法通过盐雾试验与硫化处理，亦不具有电磁屏蔽的功效，而100%镀镍层、10%Au90%Ni，以及55%Au45%Ni则无法通过上述的电磁屏蔽试验，其原因可能为镍含量过高，虽可使线材本身避免电磁波的干扰，但对其邻近的电路却同样产生遮蔽，影响讯号的传递或接收，故本试验将返回损失尽可能控制在-10dB以内；然而，镍含量若过低，如99%Au1%Ni样品则无法通过盐雾试验与硫化处理，足见镍含量范围为本案的一个重要技术特征。
样品 盐雾试验 硫化处理 电磁屏蔽
覆(Coated)Pd(100%) X X X
覆(Coated)Au(100%) X X X
覆(Coated)99%Au1%Ni X X O
覆(Coated)97%Au3%Ni O O O
覆(Coated)94%Au6%Ni O O O
覆(Coated)55%Au45%Ni O O X
覆(Coated)10%Au90%Ni O O X
覆(Coated)Ni(100%) O O X
然后，将99%Au1%Ni、97%Au3%Ni、94%Au6%Ni、55%Au45%Ni四线材样品以400℃真空热处理0.5小时后，再进行与上述相同的试验；实验结果如下表所示，可清楚得知，真空热处理后可提高线材表面的抗盐氯和抗硫化特性，使得99%Au1%Ni可通过盐雾试验和硫化处理。
样品 盐雾试验 硫化处理 电磁屏蔽
覆(Coated)99%Au1%Ni O O O
覆(Coated)97%Au3%Ni O O O
覆(Coated)94%Au6%Ni O O O
覆(Coated)55%Au45%Ni O O X
接续，将上述通过所有试验的三线材样品99%Au1%Ni、97%Au3%Ni、94%Au6%Ni进行表面电压试验，其试验是藉由在440伏特的电压下进行线材表面电压测试，结果如下表所示，仅94%Au6%Ni线材通过测试，表示99%Au1%Ni、97%Au3%Ni两线材应用在高频时，会产生较高的表面效应，造成线材交流电阻的大幅增加而导致击穿的现象发生。
据此，为使本发明的无镀层铜线达到适用各式高频电子产品，于金镍合金层形成于芯线表面前，先将一钛锡合金层形成于芯线的表面，于本具体实施例中，是将约5纳米厚度的钛锡合金层镀于芯线表面作为缓冲层，其中钛锡合金层为含钛又含锡的金属间化合物层，其以70重量百分比的钛以及30重量百分比的锡所构成，之后再将约75纳米的金镍合金层形成于钛锡合金层的表面，并以400℃真空热处理0.5小时后，再进行与上述相同的试验。实验结果如下表所示。可清楚得知，先于芯线表面形成钛锡合金层所制成的线材已可通过表面电压的试验，并无击穿的现象发生，亦即94%Au6%Ni、99%Au1%Ni以及97%Au3%Ni三线材皆可应用适用于高频的环境；再者，上述经热处理后的三线材，其残留的镀层表面并无皱折，可同时提高线材的成球性(真圆度)以及与铝垫的打线接合强度；其中，有关上述测量打线接合强度的具体作法，可参考本案申请人于2013年2月19日申请的『固相扩散反应铜钯合金线及其制造方法』(中国台湾申请案号第102105756号)；因非本案重点，在此不详细说明，特将其所有内容包含于此作为参考。
然而，上述的三线材因表面仍分别残留有74nm、66nm以及53nm厚度的镀层，可合理地解释，线材的端部于烧球成型为焊球后，焊球所含的金属大多聚积于靠近颈部处，导致颈部成为线材结构强度的相对弱点，而易于此处发生断裂问题，使得线材拉伸强度与打线接合强度仍有改善的空间。于是，本案发明人本于精益求精的精神，在几经苦思与实验之后，将上述真空热处理的条件以600℃处理1小时后，使得芯线表面的钛锡合金层以及金镍合金层完全扩散至芯线基地组织中，且芯线基地组织因上述的固相扩散反应形成有Cu(TiSn)xAuyNiz的表面层，请一并参阅图2所示，为本发明具电磁遮蔽的无镀层铜线其芯线表面的镀层完全扩散至芯线基地组织中的显微镜照片电子图，由图中可清楚看出，图中均匀散部在线材内部的小颗粒是Cu(TiSn)xAuyNiz合金层经固态热扩散转化而成的小颗粒；如同上述的实验方法所得出的下表数据可知，线材样品不仅皆可通过盐雾试验、硫化处理、电磁屏蔽、线材成球性以及表面电压试验，且由于芯线表面的镀层(包含钛锡合金层以及金镍合金层)已完全扩散至芯线基地组织中，线材拉伸强度与打线接合强度的测试结果显示明显优于芯线表面仍有镀层的线材，其平均数据分别约增加15%与32%，大幅提升适用本发明无镀层铜线的半导体封装或IC封装等工艺的可靠度。
由上述的实施说明可知，本发明与现有技术相较之下，本发明至少具有以下优点：
1.本发明将具有钛锡合金层与金镍合金层二镀层的芯线进行真空热处理，使得表面镀层完全扩散至芯线的基地组织中并形成有Cu(TiSn)xAuyNiz的表面层，与习知具表面被覆层的芯线相较下，具有较佳的线材拉伸强度与打线接合强度，不仅可避免习知接合线于实施使用时常造成颈部断裂导致接合界面剥离的问题发生外，且由于本发明的表面镀层完全扩散至芯线基地组织中，亦可解决习知因镀钯层厚度不均造成封装过程整体产出率差、良率偏低的问题。
2.本发明因芯线的基地组织形成有Cu(TiSn)xAuyNiz的表面层，不仅可在芯线外围形成遮蔽层，避免外在的电磁干扰，且亦能改善高频的表面效应，进而达到降低高频交流电阻的功效，使得本发明的无镀层铜线可适用各式高频电子产品，以及防电磁干扰的医疗传输线；同时，亦可具有良好的抗氧化性与耐腐蚀性，解决传统于半导体封装及发光二极体封装工艺上线材因环境氧化、氯离子腐蚀以及硫化等所产生的可靠度降低等问题。

Claims (9)

1.一种具电磁遮蔽的无镀层铜线的制造方法，该方法包括有下述步骤：
步骤一：准备纯铜所制成的芯线；
步骤二：将钛锡合金层形成于所述芯线的表面，所述钛锡合金层是由包含65重量百分比至75重量百分比的钛以及剩余重量百分比的锡所构成；
步骤三：于所述钛锡合金层的表面形成金镍合金层，所述金镍合金层是由包含92重量百分比至99重量百分比的金以及剩余重量百分比的镍所构成；以及
步骤四：进行真空热处理，使所述钛锡合金层以及金镍合金层完全扩散至芯线的基地组织中，并于芯线组织的表面形成均匀Cu(TiSn)xAuyNiz合金层；其中0<x<1，0<y<1，0<z<1，且x+y+z＝1。
2.如权利要求1所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述钛锡合金层是由70重量百分比的钛以及30重量百分比的锡所构成。
3.如权利要求1所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述钛锡合金层以及金镍合金层的总厚度介于75～85纳米。
4.如权利要求1所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述钛锡合金层的厚度介于3～7纳米。
5.如权利要求1所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述钛锡合金层与金镍合金层是分别以溅镀、蒸镀或沉积的方式形成。
6.如权利要求1所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述真空热处理的温度范围介于500℃～700℃之间，且处理时间为30～90分钟之间。
7.如权利要求6所述的具电磁遮蔽的无镀层铜线的制造方法，其中所述真空热处理是以温度600℃、时间60分钟的方式处理。
8.一种以如权利要求1～7任一项所述的方法制得的具电磁遮蔽的无镀层铜线。
9.如权利要求8所述的具电磁遮蔽的无镀层铜线，其中无镀层铜线以频率数1MHz～3GHz的电磁波测量屏蔽性具有-10dB以内。
CN201310466029.4A 2013-09-30 2013-09-30 具电磁遮蔽的无镀层铜线及其制造方法 Active CN104517687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310466029.4A CN104517687B (zh) 2013-09-30 2013-09-30 具电磁遮蔽的无镀层铜线及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310466029.4A CN104517687B (zh) 2013-09-30 2013-09-30 具电磁遮蔽的无镀层铜线及其制造方法

Publications (2)

Publication Number Publication Date
CN104517687A CN104517687A (zh) 2015-04-15
CN104517687B true CN104517687B (zh) 2017-01-04

Family

ID=52792865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310466029.4A Active CN104517687B (zh) 2013-09-30 2013-09-30 具电磁遮蔽的无镀层铜线及其制造方法

Country Status (1)

Country Link
CN (1) CN104517687B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575512A (zh) * 2001-10-23 2005-02-02 住友电工运泰克株式会社 键合线
CN101204860A (zh) * 2007-12-12 2008-06-25 山东天诺光电材料有限公司 一种复合金属的铝箔带及制备方法和用途
US7820913B2 (en) * 2005-01-05 2010-10-26 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device
TW201326435A (zh) * 2013-02-19 2013-07-01 Truan-Sheng Lui 固相擴散反應銅鈀合金線及其製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01259541A (ja) * 1988-04-11 1989-10-17 Kobe Steel Ltd 複合ボンディングワイヤの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1575512A (zh) * 2001-10-23 2005-02-02 住友电工运泰克株式会社 键合线
US7820913B2 (en) * 2005-01-05 2010-10-26 Nippon Steel Materials Co., Ltd. Bonding wire for semiconductor device
CN101204860A (zh) * 2007-12-12 2008-06-25 山东天诺光电材料有限公司 一种复合金属的铝箔带及制备方法和用途
TW201326435A (zh) * 2013-02-19 2013-07-01 Truan-Sheng Lui 固相擴散反應銅鈀合金線及其製造方法

Also Published As

Publication number Publication date
CN104517687A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
US8129229B1 (en) Method of manufacturing semiconductor package containing flip-chip arrangement
CN106067511A (zh) 带树脂引线框、半导体装置及其制造方法
TW201137187A (en) Silver-coated composite material for movable contact component, method for producing same, and movable contact component
TWI751150B (zh) 引線框架材及其製造方法
CN105063407B (zh) 一种led封装用银合金键合丝及其制造方法
TWI343112B (en) Package substrate having electrical connection structure and method for fabricating the same
CN103988301B (zh) 引线框架和使用该引线框架制造的半导体封装件
TW200541036A (en) Lead frame for semiconductor device
CN104685101B (zh) 电子零件用金属材料及其制造方法
JP3897596B2 (ja) 半導体装置と配線基板との実装体
CN109997419A (zh) 多层布线板的制造方法
JP5671512B2 (ja) ボンディング用ワイヤ
WO2009116426A1 (ja) 電子部品およびその製造方法
CN104517687B (zh) 具电磁遮蔽的无镀层铜线及其制造方法
JP2021027027A (ja) 導電粒子、導電材料および接続構造体
US20120175758A1 (en) Lead frame and semiconductor package including the same
KR101384793B1 (ko) 내식성 및 내마모성이 우수한 단자를 구비하는 인쇄회로기판 및 그 제조 방법
TWI413702B (zh) 固相擴散反應銅鈀合金線及其製造方法
Tang et al. Pitfalls and solutions of replacing gold wire with palladium coated copper wire in IC wire bonding
TWI463021B (zh) 具電磁遮蔽之無鍍層銅線及其製造方法
CN104778992B (zh) 耐磨抗蚀无镀层铜线及其制造方法
TWI500788B (zh) 耐磨抗蝕無鍍層銅線及其製造方法
CN109845041A (zh) 连接端子及连接端子的制造方法
TW201230265A (en) Package structure, packaging substrate and chip
CN113026009A (zh) 钝化液、提高金属材料键合性能的方法、键合丝、应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201231

Address after: 4th floor, No.20, Lane 22, Daxue Road, Eastern District, Tainan, Taiwan, China

Patentee after: Hong Feiyi

Address before: Taiwan, Taipei, China Zhongshan District, No. 34 Xingan street, No. 1

Patentee before: Lv Chuansheng

Patentee before: Hong Feiyi

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210209

Address after: Unit 8, 21 / F, Futura Plaza, 111-113 Haoming street, Kwun Tong, Hong Kong, China

Patentee after: Zhuowang International Ltd.

Address before: 4th floor, No.20, Lane 22, Daxue Road, Eastern District, Tainan, Taiwan, China

Patentee before: Hong Feiyi

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210309

Address after: Room 208, New Territories apartment, Pak Shek Kok, Hong Kong Science Park, lakeside phase I phase II, Hong Kong, China

Patentee after: JUNMA SCIENCE AND TECHNOLOGY (HONG KONG) Co.,Ltd.

Address before: Unit 8, 21 / F, Futura Plaza, 111-113 Haoming street, Kwun Tong, Hong Kong, China

Patentee before: Zhuowang International Ltd.