JP2014187216A - 積層セラミックコンデンサの製造方法 - Google Patents

積層セラミックコンデンサの製造方法 Download PDF

Info

Publication number
JP2014187216A
JP2014187216A JP2013061183A JP2013061183A JP2014187216A JP 2014187216 A JP2014187216 A JP 2014187216A JP 2013061183 A JP2013061183 A JP 2013061183A JP 2013061183 A JP2013061183 A JP 2013061183A JP 2014187216 A JP2014187216 A JP 2014187216A
Authority
JP
Japan
Prior art keywords
conductor paste
multilayer ceramic
ceramic capacitor
multilayer
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013061183A
Other languages
English (en)
Inventor
Yuki Baji
佑記 馬地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013061183A priority Critical patent/JP2014187216A/ja
Publication of JP2014187216A publication Critical patent/JP2014187216A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】 外部電極をマザー積層体の状態で形成することによって外部電極の寸法が大きくなるのを抑制することができる積層セラミックコンデンサの製造方法を提供する。
【解決手段】 誘電体層2と内部電極3とが交互に積層された積層体1aの両端面に内部電極3に接続された外部電極4を有する積層セラミックコンデンサ1の製造方法であって、切断溝13を形成する工程と、切断溝13内に外部電極4となる外部導体ペースト12を付与する工程と、マザー積層体1Aを切断溝13に垂直な方向に切断して、内部導体ペースト層11を切断するとともに切断された面に内部導体ペースト層11を露出させる工程と、切断溝13内の外部導体ペースト12を2分割するように切断してマザー積層体1Aから複数の積層セラミックコンデンサ1の積層体1aを形成する工程を含む。
【選択図】 図6

Description

本発明は、誘電体層と内部電極とが交互に積層された積層体の端面に内部電極に接続された外部電極を有する積層セラミックコンデンサの製造方法に関するものである。
一般に、積層セラミックコンデンサは、複数の誘電体層と、各誘電体層の間に配置された複数の内部電極と、誘電体層と内部電極との積層体の両端面において内部電極に接続された外部電極とから構成されている。
近年、積層セラミックコンデンサの小型化、高容量化が進む中、内部電極の面積をできるだけ大きくするために、すなわち、内部電極の容量形成面積を大きくするために、積層セラミックコンデンサは、内部電極の両側端縁が積層セラミックコンデンサの両側面に近づくように設けられている。また、外部電極は、誘電体層と内部電極とを同時焼成で形成した積層体を作製した後に、この積層体の両端面に形成されている。このような積層セラミックコンデンサは、例えば、特許文献1に開示されているものがある。
特開平11−340081号公報
しかしながら、従来の積層セラミックコンデンサは、焼成した積層体を作製した後に、外部電極を形成しているので外部電極の寸法が大きくなり、小型化しにくいという問題点があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、外部電極の寸法が大きくなるのを抑制することができる積層セラミックコンデンサの製造方法を提供することにある。
本発明の積層セラミックコンデンサの製造方法は、誘電体層と内部電極とが交互に積層された積層体の両端面に内部電極に接続された外部電極を有する積層セラミックコンデンサの製造方法であって、切断されて個々の前記内部電極となる複数の内部導体ペースト層が所定の間隔をもって配列されて形成された複数のセラミックグリーンシートを準備し、該セラミックグリーンシートを介して、配列方向に隣接する2つの前記内部導体ペースト層に対して1つの前記内部導体ペースト層が共通に対向するとともに、隣接する2つの前記内部導体ペースト層の間で規定される帯状部分が積層方向に整列するように、複数の前記セラミックグリーンシートを積層して、複数の前記積層セラミックコンデンサのためのマザー積層体を作製する工程と、該マザー積層体を前記帯状部分で切断する切断溝を形成する工程と、該切断溝内に外部電極となる外部導体ペーストを付与する工程と、前記マザー積層体を前記切断溝に垂直な方向に切断して、前記内部導体ペースト層を切断するとともに切断された面に前記内部導体ペースト層を露出させる工程と、前記切断溝内の前記外部導体ペーストを2分割するように切断して前記マザー積層体から複数の前記積層セラミックコンデンサの積層体を形成する工程と、該形成された前記積層セラミックコンデンサの積層体を焼成する工程と、該焼成された前記積層セラミックコンデンサの積層体の前記内部電極が露出している側面を覆うように絶縁層を形成する工程とを備えることを特徴と
するものである。
また、本発明の他の積層セラミックコンデンサの製造方法は、誘電体層と内部電極とが交互に積層された積層体の両端面に内部電極に接続された外部電極を有する積層セラミックコンデンサの製造方法であって、切断されて個々の前記内部電極となる複数の内部導体ペースト層が所定の間隔をもって配列されて形成された複数のセラミックグリーンシートを準備し、該セラミックグリーンシートを介して、配列方向に隣接する2つの前記内部導体ペースト層に対して1つの前記内部導体ペースト層が共通に対向するとともに、隣接する2つの前記内部導体ペースト層の間で規定される帯状部分が積層方向に整列するように、複数の前記セラミックグリーンシートを積層して、複数の前記積層セラミックコンデンサのためのマザー積層体を作製する工程と、該マザー積層体を前記帯状部分で切断する切断溝を形成する工程と、該切断溝内に外部電極となる外部導体ペーストを付与する工程と、前記切断溝内の前記外部導体ペーストを2分割するように切断する工程と、前記マザー積層体を前記切断溝に垂直な方向に切断して、前記内部導体ペースト層を切断するとともに切断された面に前記内部導体ペースト層を露出させて、前記マザー積層体から複数の前記積層セラミックコンデンサの積層体を形成する工程と、該形成された前記積層セラミックコンデンサの積層体を焼成する工程と、該焼成された前記積層セラミックコンデンサの積層体の前記内部電極が露出している側面を覆うように絶縁層を形成する工程とを備えることを特徴とするものである。
本発明の積層セラミックコンデンサの製造方法によれば、外部電極をマザー積層体の状態で形成することによって外部電極の寸法が大きくなるのを抑制することができる。
実施の形態に係る積層セラミックコンデンサの製造方法で製造される積層セラミックコンデンサであって、(a)は、概略斜視図、(b)は、(a)の積層セラミックコンデンサのA−Aにおける断面図、(c)は、(a)の積層セラミックコンデンサのB−Bにおける断面図である。 (a)および(b)は、図1に示す積層セラミックコンデンサの内部電極を説明するための説明図である。 (a)〜(c)は、セラミックグリーンシートの積層について説明するための説明図である。 積層セラミックコンデンサの製造方法を説明するための斜視図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、斜視図、(b)は、平面図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、斜視図、(b)は、平面図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、斜視図、(b)は、平面図である。 積層セラミックコンデンサの製造方法を説明するための斜視図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、斜視図、(b)は、平面図である。 積層セラミックコンデンサの製造方法を説明するための説明図であって、(a)は、斜視図、(b)は、平面図である。 積層セラミックコンデンサの他の製造方法を説明するための説明図である。 図1に示す積層セラミックコンデンサの積層体であって、(a)は、斜視図、(b)は、(a)積層体のC−Cにおける断面図である。 (a)および(b)は、図1に示す積層セラミックコンデンサの他の例を示す積層セラミックコンデンサを説明するための説明図である。
<実施の形態>
以下、本発明の実施の形態に係る積層セラミックコンデンサ1の製造方法について図面を参照しながら説明する。
まず、本発明の実施の形態に係る積層セラミックコンデンサ1の製造方法で製造される積層セラミックコンデンサ1について説明する。
図1(a)は、本発明の実施の形態に係る積層セラミックコンデンサ1の製造方法で製造される積層セラミックコンデンサ1を示す概略斜視図であり、図1(b)は図1(a)に示している積層セラミックコンデンサ1のA−Aにおける断面図であり、図1(c)は図1(a)に示している積層セラミックコンデンサ1のB−Bにおける断面図である。なお、積層セラミックコンデンサ1は、いずれの方向が上方もしくは下方とされてもよいものであるが、便宜的に、直交座標系XYZを定義するとともに、Z方向の正側を上方として、上面もしくは下面の用語を用いるものとする。
積層セラミックコンデンサ1は、図1に示すように、基本的な構成として、積層セラミックコンデンサ1の本体である積層体1aと外部電極4と絶縁層5とからなる。積層体1aは、複数の積層された誘電体層2および誘電体層2の層間に配置された複数の内部電極3を含んでいる。すなわち、積層セラミックコンデンサ1は、誘電体層2と内部電極3とが交互に積層された積層体1aの両端面に内部電極3に接続された外部電極4を有している。
積層セラミックコンデンサ1の積層体1aは、略直方体状に形成されており、互いに対向する第1の主面1a1(上面)および第2の主面1a2(下面)と、互いに対向する第1の側面1a3および第2の側面1a4と、互いに対向する第1の端面1a5および第2の端面1a6とを有している。また、積層体1aの寸法は、積層体1aの長辺の長さが、例えば、0.4(mm)〜4.5(mm)、積層体1aの短辺の長さが、例えば、0.2(mm)〜3.2(mm)である。
内部電極3は、積層体1aの誘電体層2間にそれぞれ配置されており、図1(b)に示すように、一端が積層体1aの第1の端面1a5または第2の端面1a6に露出するように設けられている。すなわち、内部電極3は、一端が積層体1aの第1の端面1a5または第2の端面1a6に至るように設けられており、第1の端面1a5および第2の端面1a6に露出している部分が外部電極4に接続している。内部電極3は、第1の端面1a5または第2の端面1a6に露出しており、誘電体層2を介して一部が互いに対向するように交互に配置されている。これにより、積層セラミックコンデンサ1は、静電容量が得られるようになっている。
また、図2は、積層セラミックコンデンサ1の内部電極3の誘電体層2での形成領域を説明するための平面図である。内部電極3は、図2に示すように、Y方向の一端が第1の側面1a3に、また、Y方向の他端が第2の側面1a4に至るように設けられている。すなわち、内部電極3は、Y方向の両側端縁が積層体1aの第1の側面1a3および第2の側面1a4に露出している。このように、内部電極3が積層体1aの両側面に露出している状態において、内部電極3は形成面積が大きくなり、同形状で静電容量を最大するにすることができる。
次に、図1に示している積層セラミックコンデンサ1を製造する積層セラミックコンデンサ1の製造方法について図面を参照しながら説明する。
図3(a)は、実施の形態に係る積層セラミックコンデンサ1の製造方法において準備される第1のセラミックグリーンシート10aおよび第2のセラミックグリーンシート10bを示すための平面図である。複数の積層セラミックコンデンサ1のためのマザー積層体1Aを得るため、第1のセラミックグリーンシート10aと第2のセラミックグリーンシート10bとは交互に積層される。
図3に示すように、複数の第1のセラミックグリーンシート10aおよび第2のセラミックグリーンシート10bは、切断されて個々の内部電極3となる複数の内部導体ペースト層11が同一平面上に平行に所定の間隔をもって配列されて形成されている。なお、セラミックグリーンシート10は誘電体層2となり、内部導体ペースト層11は内部電極3となる。また、セラミックグリーンシート10は、内部導体ペースト層11がY方向の縁部に位置するように形成されているが、これに限らず、内部導体ペースト層11がY方向の端部の内側に位置するように形成されていてもよい。
また、第1のセラミックグリーンシート10aは、隣接する内部導体ペースト層11a間で規定される帯状部分11cが形成されるように内部導体ペースト層11aが所定の間隔で配列されている。すなわち、第1のセラミックグリーンシート10aは、隣接する2つの内部導体ペースト11aの間には内部導体ペースト層11aが存在しない帯状部分11cがある。
また、同様に、第2のセラミックグリーンシート10bは、隣接する内部導体ペースト層11b間で規定される帯状部分11cが形成されるように内部導体ペースト層11bが所定の間隔で配列されている。
誘電体層2となるセラミックグリーンシート10の材料としては、例えば、BaTiO、CaTiO、SrTiOまたはCaZrO等の誘電体セラミックスを主成分とするものである。副成分として、例えば、Mn化合物、Fe化合物、Cr化合物、Co化合物またはNi化合物等が添加されたものであってもよい。
この第1のセラミックグリーンシート10aおよび第2のセラミックグリーンシート10bは、誘電体セラミックスの原料粉末および有機バインダに適当な有機溶剤等を添加し混合することによって泥漿状のセラミックスラリーを作製し、これをドクターブレード法等によって成形することによって得られる。
内部電極3となる第1の内部導体ペースト層11aは、第1のセラミックグリーンシート10a上にスクリーン印刷法等によって、導体ペーストを所定形状に印刷して形成される。また、同様にして、内部電極3となる内部導体ペースト層11bは、セラミックグリーンシート10b上にスクリーン印刷法等によって、導体ペーストを所定形状に印刷して形成される。なお、図3に示すように、多数個の積層セラミックコンデンサ1を同時に得るために、複数の内部導体ペースト層11が1枚のセラミックグリーンシート10上に所定の間隔で形成されている。
内部導体ペースト層11の導体ペーストは、内部電極3の導体材料(金属)の粉末に添加剤(誘電体材料)、バインダ、溶剤、分散剤等を加えて混練することで作製される。内部電極3の導電材料は、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、パラジウム(Pd)または金(Au)等の金属あるいはこれらの金属の一種以上を含む、例えば、Ag−Pd合金等の合金が挙げられる。全ての内部電極3は、同一の金属または合金により形成することが好ましい。
図3および図4に示すように、複数の第1のセラミックグリーンシート10aは内部導体ペースト層11aが形成されており、複数の第2のセラミックグリーンシート10bは内部導体ペースト層11bが形成されており、これらのセラミックグリーンシート10は粘着性シート20上で交互に積層される。また、内部導体ペースト層11を形成していないセラミックグリーンシート10が最上層および最下層に積層される。積層された複数のセラミックグリーンシート10は、プレスして一体化することで、図4に示すような、多数個の生積層体1aを含む大型のマザー生積層体となる。これによって、複数の積層セラミックコンデンサ1のためのマザー積層体1Aが作製される。
複数の第1のセラミックグリーンシート10aと複数の第2のセラミックグリーンシート10bとは、図3および図4に示すように、配列方向に隣接する2つの内部導体ペースト層11aに対して1つの内部導体ペースト層11bが共通に対向するように積層され、配列方向に隣接する2つの内部導体ペースト層11bに対して1つの内部導体ペースト層11aが共通に対向するように積層される。そして、隣接する2つの内部導体ペースト層11の間で規定される帯状部分11cが積層方向に整列するように積層される。
このように、マザー積層体1Aは、図3(c)に示すように、隣接する第1のセラミックグリーンシート10aの第1の内部導体ペースト層11aと第2のセラミックグリーンシート10bの第2の内部導体ペースト層11bとを左右方向に幾分ずらした態様で積層されている。すなわち、マザー積層体1Aは、図3(c)に矢印で示している隣接する2つの内部導体ペースト層11aの間が隣接するセラミックグリーンシートの内部導体ペースト層11bの中央部に位置するように積層されている。また、図3(c)に矢印で示している隣接する2つの内部導体ペースト層11bの間が隣接するセラミックグリーンシートの内部導体ペースト層11aの中央部に位置するように積層されている。
次に、マザー積層体1Aは、図5に示すように、帯状部分11cを切断する切断溝13が形成される。すなわち、マザー積層体1Aは、帯状部分11cに切断溝13が積層方向に形成されて内部導体ペースト層11が切断される。すなわち、内部導体ペースト層11は、外部電極4が形成されるべき面に沿ってマザー積層体1Aに切断溝13を形成することによって切断される。切断溝13は、例えば、厚みが、100(μm)〜1,000(μm)を備えるダイシングブレード等を用いて形成すればよい。また、切断溝13の幅は、外部電極4の厚みまたは切断溝13内に付与される外部導体ペースト12を2分割にする際に用いるブレードの厚み等を考慮して適宜設定される。また、外部電極4は、厚みが、20(μm)〜400(μm)である。
そして、マザー積層体1Aは、図6に示すように、切断溝13内に外部電極4となる外部導体ペースト12が付与される。外部導体ペースト12は、例えば、印刷法等を用いて切断溝13内に充填するようにして設けられる。このように、複数の積層セラミックコンデンサ1の生積層体1aからなるマザー積層体1Aに対して、外部導体ペースト12が切断溝13内に同時に付与される。すなわち、複数の積層セラミックコンデンサ1の生積層体1aは、外部電極4になる外部導体ペースト12が同時に付与されることになる。
したがって、積層セラミックコンデンサ1は、従来のめっき法または蒸着等を用いて外部電極4を付与する積層セラミックコンデンサに比べて、量産性に優れ、生産性が向上する。
また、マザー積層体1Aは、切断溝13内に付与した外部導体ペースト12の上面とマザー積層体1Aの主面とがほぼ同一平面内に位置するように、スキージ等を用いて外部導体ペースの上面とマザー積層体1Aの主面とが揃えられる。すなわち、マザー積層体1Aは、切断溝13から外部導体ペースト12が出っ張ったりしないように、外部導体ペース
ト12の上面とマザー積層体1Aの主面とがほぼ同一平面となるように揃えられる。また、外部導体ペースト12は、例えば、ディスペンサー法等を用いて切断溝13に付与されてもよい。ディスペンサー法を用いて外部導体ペースト12を付与した後、外部導体ペースト12の上面とマザー積層体1Aの主面とがほぼ同一平面になるようにスキージ等を用いて揃えられてもよい。
このように、切断溝13内にマザー積層体1Aの主面とほぼ一致するように外部導体ペースト12を設けることによって、積層セラミックコンデンサ1は、外部電極4の突出部がなくなる。すなわち、積層セラミックコンデンサ1は、第1の主面1a1(上面)および第2の主面1a2(下面)とほぼ同一面となる外部電極4が形成される。したがって、積層セラミックコンデンサ1は、第1の主面1a1および第2の主面1a2から外部電極4が突出することなく製造される。
マザー積層体1Aは、外部導体ペースト12が付与された後に、例えば、オーブン等を用いて、150(℃)〜220(℃)の乾燥温度、2(分)〜10(分)の乾燥時間で乾燥処理される。この乾燥処理で外部導体ペースト12は乾燥される。なお、乾燥温度および乾燥時間は、外部導体ペースト12の種類またはマザー積層体1Aの大きさ等によって適宜設定される。
外部導体ペースト12の導体ペーストは、外部電極4の導体材料(金属)の粉末に添加剤(誘電体材料)、バインダ、溶剤、分散剤等を加えて混練することで作製される。外部電極4の導電材料は、例えば、内部電極3の導電材料と同じ材料を使用することができる。また、外部導電ペースト12は、生積層体1aとの接合力を向上させるためにガラス粉末を含んでいてもよい。また、内部導体ペースト層11と外部導体ペースト12とを同じ材料で形成することによって、生積層体1aは同時に焼成することができる。
次に、図7に示すように、マザー積層体1Aは、切断溝13に垂直な方向に切断溝14を形成することによって切断される。そして、マザー積層体1Aは、内部導体ペースト層11が切断されるとともに切断された面には内部導体ペースト層11が露出する。マザー積層体1Aは、切断溝14によって第1の側面1a3および第2の側面1a4が形成され、第1の側面1a3および第2の側面1a4には内部導体ペースト層11が露出している。
これによって、積層セラミックコンデンサ1は、マザー積層体1aの切断面、すなわち、積層体1aの第1の側面1a3および第2の側面1a4とほぼ同一面となる外部電極4を形成することができる。このようにして、積層セラミックコンデンサ1は、内部電極3の両側端縁が第1の側面1a3および第2の側面1a4に至るように配置されることになる。
したがって、一連の工程を経ることによって、積層セラミックコンデンサ1は、両主面(1a1、1a2)および両側面(1a3、1a4)とほぼ同一面となる外部電極4が形成されることになる。したがって、積層セラミックコンデンサ1は、積層体1aの両主面(1a1、1a2)および両側面(1a3、1a4)から外部電極4が突出することなく製造される。
また、マザー積層体1Aは、切断溝14を形成せずに、図8に示すように、所定の位置を線状にダイシングしてもよい。すなわち、マザー積層体1Aは、積層体1aが所定の形状になるように切断線L1に沿って切断してもよい。
そして、マザー積層体1Aは、切断溝13内の外部導体ペースト12を2分割にするこ
とによって個々の積層体1aを形成することができる。すなわち、外部導体ペースト12は、2分割されて、隣接する積層体1aのそれぞれの外部電極4になる。
外部導体ペースト12は、例えば、図9に示すように、内部に切断溝15を形成することによって2分割にされる。この切断溝15は、図9(b)に示すように、外部導体ペースト12上の2本の切断線L2の間隔と同じ厚みを有するブレードを用いて形成される。すなわち、外部導体ペースト12の内部に切断溝15を形成して、この切断溝15でもって外部導電ペースト12は2分割にされる。そして、外部導体ペースト12を2分割にすることによって、複数の積層セラミックコンデンサ1の生積層体1aがマザー積層体1Aからを個々に分離される。
このように、複数の積層セラミックコンデンサ1の生積層体1aは、切断溝13内の外部導体ペースト12が2分割されてマザー積層体1Aから形成されることになる。そして、形成された積層セラミックコンデンサ1の生積層体1aは粘着性シート20から剥がされる。このように、複数の積層セラミックコンデンサ1の生積層体1aがマザー積層体1Aから効率良く得られる。
また、外部導体ペースト12は、切断溝13を形成するために用いたブレードよりも薄いブレードを用いて2分割にされる。このように、切断溝13を形成するためのブレードと切断溝15を形成するためのブレードのそれぞれの厚みを選択することによって、外部電極4は厚みを容易に制御することができる。
また、マザー積層体1Aは、図10に示すように、積層体1aが所定の形状になるように切断線L3に沿って外部導体ペースト12が2分割にされてもよい。
また、複数の積層セラミックコンデンサ1の生積層体1aは、以下のようにして、マザー積層体1Aから形成してもよい。
まず、マザー積層体1Aは、図11に示すように、切断線L4に沿って、切断溝13内の外部導体ペースト12を2分割にするように切断される。
そして、マザー積層体1Aは、外部導体ペースト12が2分割されており、図11に示すように、切断溝13に垂直な方向に切断線L5に沿って切断される。このように、切断線L5に沿ってマザー積層体1Aを切断することによって、複数の積層セラミックコンデンサ1の生積層体1aがマザー積層体1Aから個々に分離される。すなわち、マザー積層体1Aは、切断線L4および切断線L5に沿って切断されて個々の積層体1aが形成される。
マザー積層体1Aは、第1の側面1a3および第2の側面1a4に内部導体ペースト層11が露出することになる。このようにマザー積層体1Aを切断することによって、マザー積層体1aは粘着性シート20上で安定した状態で切断されることになる。
また、外部導体ペースト12は、図9に示すように、内部に切断溝を形成して2分割にすることができる。切断溝は、図9(a)と同様に、外部導体ペースト12上に切断線L4を2本設けて、この2本の切断線L4の間隔と同じ厚みを有するブレードを用いることによって形成することができる。また、マザー積層体1Aは、切断線L5に沿った切断に限らず、図7に示すように、切断溝でもって切断溝13に垂直な方向に切断することができる。
次に、分離された個々の積層セラミックコンデンサ1の生積層体1aは焼成される。す
なわち、積層セラミックコンデンサ1の生積層体1aは、例えば、800(℃)〜1050(℃)で焼成されて、積層セラミックコンデンサ1の積層体1aを得ることができる。この焼成工程を経ることによって、積層セラミックコンデンサ1の積層体1aは、図12に示すように、セラミックグリーンシート10が誘電体層2となり、内部導体ペースト層11が内部電極3となる。これによって、誘電体層2と内部電極3と外部電極4とが一体的に焼結された積層セラミックコンデンサ1の積層体1aが得られる。
また、焼成後の積層セラミックコンデンサ1の積層体1aは、第1の側面1a3および第2の側面1a4に内部電極3が露出しているので、焼成後の脱バインダなどの焼成処理を容易に行なうことができる。これによって、積層セラミックコンデンサ1は、誘電体層2の比誘電率等の誘電特性を高めることができる。
最後に、焼成された積層セラミックコンデンサの積層体1aは、図13に示すように、内部電極3が露出した第1の側面1a3および第2の側面1a4を覆うように絶縁層5が形成される。絶縁層5は、例えば、ディップ法、印刷法、テーピング法またはスパッタリング法等を用いて第1の側面1a3および第2の側面1a4を覆うように形成さる。
また、絶縁層5は、例えば、BaTiO、CaTiO、SrTiOまたはCaZrO等の誘電体材料またはシリコーン樹脂等の絶縁性樹脂材料からなる。また、上記の誘電体材料はガラス粉末を含んでいてもよい。また、絶縁層5は、厚みが、例えば、1(μm)〜100(μm)である。なお、絶縁層5は、図13に示すように、積層体1aの角部の丸みを維持した態様で第1の側面1a3および第2の側面1a4に形成される。
さらに、焼成された積層セラミックコンデンサ1の積層体1aを焼成した後に、焼成された積層体1aをバレル処理することができる。バレル処理は、例えば、積層セラミックコンデンサ1の積層体1aをメディアボールおよびセラミック粒子を用いて行なう。このバレル処理によって積層体1aの表面に付着した残渣が除去される。すなわち、積層体1aは、バレル処理によって、主面(1a1、1a2)および側面(1a3、1a4)に付着した残渣が取り除かれる。
例えば、外部導体ペースト12の形成時にスキージ等を用いると、外部導体ペースト12が積層体1aの第1の主面1a1(上面)に残渣として残る虞があるが、この外部導体ペースト12の残渣は、バレル処理によって取り除くことができる。
また、このバレル処理によって、積層セラミックコンデンサ1の積層体1aは、内部電極3が露出している第1の側面1a3または第2の側面1a4での内部電極3同士の短絡が取り除かれる。また、積層体1aの角部が、すなわち、外部電極4の角部が削れて丸められる。これによって、積層体1aは、角部が丸くなり、欠け難いものとなる。
上述した製造方法においては、大型のマザー積層体1Aを作製する方法としてグリーンシート積層法を用いる例で説明したが、これに限らず、セラミックスラリーの印刷塗布・乾燥と内部電極3となる導体ペーストの印刷塗布・乾燥を繰り返して行う印刷積層法を用いてもよい。
ここで、積層セラミックコンデンサ1について説明する。
積層セラミックコンデンサ1の誘電体層2は、平面視で矩形状であり、1層当たりの厚みが、例えば、0.5(μm)〜5(μm)である。この誘電体層2は、積層体1a中において、例えば、50(層)〜300(層)が積層される。
また、積層セラミックコンデンサ1の内部電極3は、図2に示すように、Y方向の一端が第1の側面1a3に、また、Y方向の他端が第2の側面1a4に至るように設けられている。すなわち、内部電極3は、Y方向の両側端が積層体1aの第1の側面1a3および第2の側面1a4に露出している。
このように、内部電極3はY方向の両側端が積層体1aの第1の側面1a3および第2の側面1a4に露出しているので、積層セラミックコンデンサ1は、平面視において隣接する内部電極3の重なり面積である有効面積比率が大きくなる。したがって、積層セラミックコンデンサ1は、内部電極3の有効面積比率が大きく、静電容量の取得効率が高くなり、静電容量を大きくすることができる。したがって、積層セラミックコンデンサ1は、小型化で高容量化することができる。
また、内部電極3は、積層体1aの長辺方向(図1におけるX方向)の寸法が、例えば、0.3(mm)〜4.4(mm)であり、積層体1aの短辺方向(図1におけるY方向)の寸法が、例えば、0.2(mm)〜3.2(mm)である。また、内部電極3の厚さは、特に限定されないが、例えば、0.5(μm)〜5(μm)である。
外部電極4は、図1に示すように、積層体1aの第1の端面1a5および第2の端面1a6に露出した内部電極3を互いに接続するように、第1の端面1a5および第2の端面1a6にそれぞれ設けられている。
外部電極4は、図1に示すように、上面4aが積層体1aの第1の主面1a1(上面)に揃ってほぼ同一平面内に位置しており、下面4bが積層体1aの第2の主面1a2(下面)に揃ってほぼ同一平面内に位置している。すなわち、積層セラミックコンデンサ1は、外部電極4の上面4aと積層体1aの第1の主面1a1(上面)とがほぼ同一面になり、また、外部電極4の下面4bと積層体1aの第2の主面1a2(下面)とがほぼ同一面になる。
また、外部電極4は、図1に示すように、側面4cが第1の側面1a3に揃ってほぼ同一平面内に位置しており、側面4dが第2の側面1a4に揃ってほぼ同一平面内に位置している。すなわち、積層セラミックコンデンサ1は、外部電極4の側面4cと第1の側面1a3とがほぼ同一面になり、外部電極4の側面4dと第2の側面1a4とがほぼ同一面になる。
したがって、積層セラミックコンデンサ1は、積層体1aの主面(1a1、1a2)および側面(1a3、1a4)から外部電極4の突出がない形状にすることができる。
また、主面から突出している外部電極を有する積層セラミックコンデンサは、半田や導電性接着材等を用いて回路基板等に実装する際に、積層セラミックコンデンサの主面から突出している外部電極を支点として、積層セラミックコンデンサが起立して、一方の外部電極4が回路基板から離れてしまうマンハッタン現象が発生するという問題があった。
しかしながら、積層セラミックコンデンサ1は、図1に示すように、外部電極4の上面4aが第1の主面1a1(上面)に揃い、外部電極4の下面4bが第2の主面1a2(下面)に揃っており、半田または導電性接着材等で回路基板に実装する際に、外部電極4に加わる引っ張りモーメント(積層セラミックコンデンサを垂直方向に起立させるモーメント)が抑制されるので、マンハッタン現象が生じにくくなる。
さらに、積層セラミックコンデンサ1は、外部電極4の側面4cが第1の側面1a3に揃い、外部電極4の側面4dが第2の側面1a4に揃っているので、外部電極4が積層体
1aの表面から外側に突出していない。したがって、積層セラミックコンデンサ1は、外部電極4が積層体1aに効果的に形成されるので、外形寸法が小さくなり、全体として小型化することができる。
また、積層セラミックコンデンサ1は、外部電極4の上面4aと第1の主面1a1(上面)とがほぼ同一平面内にあり、下面4bと第2の主面1a2(下面)とがほぼ同一平面内にあるので、外部電極4の上面4aを含む第1の主面1a1(上面)および下面4bを含む第2の主面1a2(下面)が平坦になり、積層セラミックコンデンサ1を電子機器の回路基板上に実装する際の実装性が向上する。
例えば、吸引ノズルを備えた自動実装機を用いて積層セラミックコンデンサ1を回路基板上に搭載する際に、仮に積層セラミックコンデンサ1に対して吸引ノズルの位置ずれが発生したとしても、積層セラミックコンデンサ1は、第1の主面1a1(上面)と外部電極4の上面4cとがほぼ同一面になっており、また、第2の主面1a2と外部電極の下面4bとがほぼ同一面となっているので平坦であり、第1の主面1a1と外部電極4の上面4aとの間および第2の主面1a2と外部電極4の下面4bとの間で段差が生じにくい。
したがって、積層セラミックコンデンサ1は、第1の主面1a1または第2の主面1a2と吸引ノズルとの間に隙間が生じにくくなり、吸引ノズルのエア漏れの発生が抑制される。このように、積層セラミックコンデンサ1を使用することによって、自動実装機は、吸引ノズルの吸引性が向上し、積層セラミックコンデンサ1を確実に回路基板上へ移動して搭載することができる。なお、ここでは、説明の便宜上、積層セラミックコンデンサ1において、第1の主面1a1(上面)は外部電極4の上面4aを含むものとし、第2の主面1a2(下面)は外部電極の下面4bを含むものとしている。
このように、積層セラミックコンデンサ1は、マンハッタン現象の抑制と合わせて、回路基板等に対する実装の精度が向上する。
また、積層セラミックコンデンサ1は、第1の側面1a3および第2の側面1a4が絶縁層5で覆われているので側面の絶縁特性が向上し、積層セラミックコンデンサ1の側面同士が密着して実装されても短絡が抑制される。したがって、積層セラミックコンデンサ1は、電子部品等に近接して回路基板上に実装することができるので、高密度実装が可能となる。
また、外部電極4は、外部電極4の保護および積層セラミックコンデンサ1の実装性の向上等のために、例えば、Niめっき膜やSnめっき膜などの1または複数のめっき膜が表面に形成されていることが好ましい。外部電極4は、例えば、表面にNiめっき膜とSnめっき膜との積層体を形成してもよい。
本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。
1 積層セラミックコンデンサ
1A マザー積層体
1a 積層体
2 誘電体層
3 内部電極
4 外部電極
5 絶縁層
10 セラミックグリーンシート
10a 第1のセラミックグリーンシート
10b 第2のセラミックグリーンシート
11 内部導体ペースト層
11a 第1の内部導体ペースト層
11b 第2の内部導体ペースト層
12 外部導体ペースト
13〜15 切断溝
L1〜L5 切断線
20 粘着性シート

Claims (3)

  1. 誘電体層と内部電極とが交互に積層された積層体の両端面に内部電極に接続された外部電極を有する積層セラミックコンデンサの製造方法であって、
    切断されて個々の前記内部電極となる複数の内部導体ペースト層が所定の間隔をもって配列されて形成された複数のセラミックグリーンシートを準備し、該セラミックグリーンシートを介して、配列方向に隣接する2つの前記内部導体ペースト層に対して1つの前記内部導体ペースト層が共通に対向するとともに、隣接する2つの前記内部導体ペースト層の間で規定される帯状部分が積層方向に整列するように、複数の前記セラミックグリーンシートを積層して、複数の前記積層セラミックコンデンサのためのマザー積層体を作製する工程と、
    該マザー積層体を前記帯状部分で切断する切断溝を形成する工程と、
    該切断溝内に外部電極となる外部導体ペーストを付与する工程と、
    前記マザー積層体を前記切断溝に垂直な方向に切断して、前記内部導体ペースト層を切断するとともに切断された面に前記内部導体ペースト層を露出させる工程と、
    前記切断溝内の前記外部導体ペーストを2分割するように切断して前記マザー積層体から複数の前記積層セラミックコンデンサの積層体を形成する工程と、
    該形成された前記積層セラミックコンデンサの積層体を焼成する工程と、
    該焼成された前記積層セラミックコンデンサの積層体の前記内部電極が露出している側面を覆うように絶縁層を形成する工程と
    を備えることを特徴とする積層セラミックコンデンサの製造方法。
  2. 誘電体層と内部電極とが交互に積層された積層体の両端面に内部電極に接続された外部電極を有する積層セラミックコンデンサの製造方法であって、
    切断されて個々の前記内部電極となる複数の内部導体ペースト層が所定の間隔をもって配列されて形成された複数のセラミックグリーンシートを準備し、該セラミックグリーンシートを介して、配列方向に隣接する2つの前記内部導体ペースト層に対して1つの前記内部導体ペースト層が共通に対向するとともに、隣接する2つの前記内部導体ペースト層の間で規定される帯状部分が積層方向に整列するように、複数の前記セラミックグリーンシートを積層して、複数の前記積層セラミックコンデンサのためのマザー積層体を作製する工程と、
    該マザー積層体を前記帯状部分で切断する切断溝を形成する工程と、
    該切断溝内に外部電極となる外部導体ペーストを付与する工程と、
    前記切断溝内の前記外部導体ペーストを2分割するように切断する工程と、
    前記マザー積層体を前記切断溝に垂直な方向に切断して、前記内部導体ペースト層を切断するとともに切断された面に前記内部導体ペースト層を露出させて、前記マザー積層体から複数の前記積層セラミックコンデンサの積層体を形成する工程と、
    該形成された前記積層セラミックコンデンサの積層体を焼成する工程と、
    該焼成された前記積層セラミックコンデンサの積層体の前記内部電極が露出している側面を覆うように絶縁層を形成する工程と
    を備えることを特徴とする積層セラミックコンデンサの製造方法。
  3. 前記積層セラミックコンデンサの積層体を焼成する工程の後に、焼成された前記積層体をバレル処理する工程をさらに備えることを特徴とする請求項1または請求項2に記載の積層セラミックコンデンサの製造方法。




JP2013061183A 2013-03-23 2013-03-23 積層セラミックコンデンサの製造方法 Pending JP2014187216A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013061183A JP2014187216A (ja) 2013-03-23 2013-03-23 積層セラミックコンデンサの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013061183A JP2014187216A (ja) 2013-03-23 2013-03-23 積層セラミックコンデンサの製造方法

Publications (1)

Publication Number Publication Date
JP2014187216A true JP2014187216A (ja) 2014-10-02

Family

ID=51834474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013061183A Pending JP2014187216A (ja) 2013-03-23 2013-03-23 積層セラミックコンデンサの製造方法

Country Status (1)

Country Link
JP (1) JP2014187216A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206012A (zh) * 2015-05-25 2016-12-07 株式会社村田制作所 层叠陶瓷电子部件的制造方法
JP2017120880A (ja) * 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2017135177A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
US20180027658A1 (en) * 2016-07-21 2018-01-25 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
US20180090275A1 (en) * 2016-09-26 2018-03-29 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP2019009266A (ja) * 2017-06-23 2019-01-17 株式会社村田製作所 積層セラミック電子部品の製造方法、及び、積層セラミック電子部品
JP2019169588A (ja) * 2018-03-23 2019-10-03 太陽誘電株式会社 積層セラミック電子部品の製造方法
US10510487B2 (en) 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP2021097246A (ja) * 2019-04-26 2021-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JPWO2022270299A1 (ja) * 2021-06-23 2022-12-29
CN119920624A (zh) * 2025-03-06 2025-05-02 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法
JPH05101996A (ja) * 1991-10-03 1993-04-23 Murata Mfg Co Ltd チツプ部品の製造方法
JPH09153433A (ja) * 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225904A (ja) * 1990-01-31 1991-10-04 Taiyo Yuden Co Ltd 積層チップへの導電ペースト塗布方法
JPH05101996A (ja) * 1991-10-03 1993-04-23 Murata Mfg Co Ltd チツプ部品の製造方法
JPH09153433A (ja) * 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206012A (zh) * 2015-05-25 2016-12-07 株式会社村田制作所 层叠陶瓷电子部件的制造方法
JP2017120880A (ja) * 2015-12-25 2017-07-06 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US10510487B2 (en) 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP2017135177A (ja) * 2016-01-26 2017-08-03 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びにセラミック素体
US10172238B2 (en) * 2016-07-21 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
US20180027658A1 (en) * 2016-07-21 2018-01-25 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
US10269496B2 (en) * 2016-09-26 2019-04-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
KR20180033710A (ko) * 2016-09-26 2018-04-04 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US20180090275A1 (en) * 2016-09-26 2018-03-29 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor and board having the same
KR102505446B1 (ko) * 2016-09-26 2023-03-06 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102385725B1 (ko) * 2016-10-17 2022-04-12 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP2018067566A (ja) * 2016-10-17 2018-04-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10622152B2 (en) 2016-10-17 2020-04-14 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP2019009266A (ja) * 2017-06-23 2019-01-17 株式会社村田製作所 積層セラミック電子部品の製造方法、及び、積層セラミック電子部品
JP2019169588A (ja) * 2018-03-23 2019-10-03 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7116520B2 (ja) 2018-03-23 2022-08-10 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP7162690B2 (ja) 2019-04-26 2022-10-28 太陽誘電株式会社 積層セラミックコンデンサ
JP2021097246A (ja) * 2019-04-26 2021-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JPWO2022270299A1 (ja) * 2021-06-23 2022-12-29
WO2022270299A1 (ja) * 2021-06-23 2022-12-29 京セラ株式会社 積層セラミック電子部品およびその製造方法
JP7602637B2 (ja) 2021-06-23 2024-12-18 京セラ株式会社 積層セラミック電子部品およびその製造方法
CN119920624A (zh) * 2025-03-06 2025-05-02 广东风华高新科技股份有限公司 一种多层陶瓷电容器及其制备方法

Similar Documents

Publication Publication Date Title
JP7315138B2 (ja) 積層セラミックキャパシタ
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
JP5751080B2 (ja) 積層セラミック電子部品
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101971870B1 (ko) 전자부품의 제조 방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP5777179B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
US9039859B2 (en) Method for manufacturing monolithic ceramic electronic components
JP2022034017A (ja) 積層セラミック電子部品の製造方法
KR20180028237A (ko) 적층 세라믹 전자부품 및 그 제조방법
US10699849B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US10115528B2 (en) Multilayer ceramic electronic component
JP5725678B2 (ja) 積層セラミック電子部品、その製造方法及びその実装基板
KR101933415B1 (ko) 커패시터 및 그의 제조 방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
CN108183024B (zh) 层叠陶瓷电子部件的制造方法
JP6261855B2 (ja) 積層セラミック電子部品及びその製造方法
KR20140046301A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5769487B2 (ja) コンデンサ
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2012009680A (ja) セラミック電子部品
JP2014187304A (ja) 積層セラミック電子部品の製造方法
KR101761945B1 (ko) 적층 커패시터
JP2021072325A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2012142348A (ja) 積層型電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171017