JP2014187180A - Assembly for semiconductor device, substrate for power module and power module - Google Patents
Assembly for semiconductor device, substrate for power module and power module Download PDFInfo
- Publication number
- JP2014187180A JP2014187180A JP2013061018A JP2013061018A JP2014187180A JP 2014187180 A JP2014187180 A JP 2014187180A JP 2013061018 A JP2013061018 A JP 2013061018A JP 2013061018 A JP2013061018 A JP 2013061018A JP 2014187180 A JP2014187180 A JP 2014187180A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- power module
- metal layer
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 43
- 229910000679 solder Inorganic materials 0.000 claims abstract description 35
- 229910052802 copper Inorganic materials 0.000 claims abstract description 30
- 239000010949 copper Substances 0.000 claims abstract description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 230000017525 heat dissipation Effects 0.000 claims description 9
- 229920005989 resin Polymers 0.000 abstract description 25
- 239000011347 resin Substances 0.000 abstract description 25
- 238000007789 sealing Methods 0.000 description 13
- 230000008018 melting Effects 0.000 description 7
- 238000002844 melting Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000005219 brazing Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical group [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910017945 Cu—Ti Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられる半導体装置用接合体、パワーモジュール用基板及びパワーモジュールに関する。 The present invention relates to a joined body for a semiconductor device, a power module substrate, and a power module used in a semiconductor device that controls a large current and a high voltage.
パワーモジュールに用いられる絶縁基板は、一般に絶縁体であるセラミックスや樹脂の両面に金属層がメタライズされる。メタライズされた金属層の一方の面ははんだ等で半導体素子が接合される回路面を構成し、他方の面は、半導体素子の発熱を放熱する放熱面を構成し、この放熱面は、ろう付けやはんだ付け、またはグリスを介して冷却器と接続される。
半導体素子と回路用金属層を接合するはんだの接合信頼性は、回路用金属層の硬さ（変形抵抗）と相関があり、回路用金属層として一般的に用いられる銅とアルミニウムを比較した場合、変形抵抗の大きい銅の方が信頼性は優れる。また、はんだとの濡れ性についても銅の方がアルミニウムよりも優れており、回路用金属層としてアルミニウムを用いる場合は、はんだとの濡れ性向上のために表面にＮｉめっきが必要となる。回路用金属層として銅を用いた場合、銅とはんだは濡れ性が良好なため、Ｎｉめっきは不要となりコスト低減となる。以上のことから、絶縁基板の半導体素子実装面の回路用金属層は銅が望ましい。
Insulating substrates used in power modules are generally metallized on both sides of ceramics or resin, which are insulators. One side of the metallized metal layer constitutes the circuit surface to which the semiconductor element is joined with solder, etc., and the other side constitutes a heat dissipation surface that dissipates the heat generated by the semiconductor element, and this heat dissipation surface is brazed. Or connected to the cooler via soldering or grease.
Solder joint reliability for joining semiconductor elements and circuit metal layers correlates with the hardness (deformation resistance) of circuit metal layers, when comparing copper and aluminum, which are commonly used as circuit metal layers The reliability of copper having higher deformation resistance is superior. Also, copper is superior to aluminum in terms of wettability with solder. When aluminum is used as a circuit metal layer, Ni plating is required on the surface to improve wettability with solder. When copper is used as the circuit metal layer, since copper and solder have good wettability, Ni plating is not necessary and the cost is reduced. From the above, copper is desirable for the circuit metal layer on the semiconductor element mounting surface of the insulating substrate.
一方で、半導体素子をはんだ付けした後にこれらを熱硬化性樹脂により封止する構造の場合、半導体素子とリードフレームを電気的に接続するワイヤボンドを行った後に、樹脂封止されるが、銅はアルミニウムよりも樹脂との密着強度が劣り、封止樹脂と銅間に剥離が生じることがあった。特に、湿度の高い環境等で使用した場合、剥離による耐湿性の低下によって、電流リークやワイヤの腐食による信頼性低下や、樹脂により変形を抑制されていたワイヤボンディングと半導体素子の接続部が変形しやすくなり断線に至る等の課題が生じていた。 On the other hand, in the case of a structure in which semiconductor elements are sealed with a thermosetting resin after soldering the semiconductor elements, the resin elements are sealed after wire bonding for electrically connecting the semiconductor elements and the lead frame is performed. Has a lower adhesion strength to the resin than aluminum, and peeling may occur between the sealing resin and copper. In particular, when used in a high-humidity environment, etc., due to a decrease in moisture resistance due to peeling, reliability deterioration due to current leakage and wire corrosion, and wire bonding and semiconductor element connections where deformation has been suppressed by the resin are deformed. The problem that it was easy to do and led to disconnection occurred.
リードフレームと封止樹脂との密着性を向上させるため、以下の特許文献が知られている。
特許文献１では、チップマウント部の半導体素子搭載部の周辺に溝を設けておき、その溝を覆うように樹脂封止することにより、チップマウント部と封止樹脂との密着性を向上させている。
特許文献２では、リードフレームの両面にはニッケルめっきを施し、側面に露出する銅を酸化させて酸化膜を形成しておき、その側面も覆うように樹脂封止することにより密着性を向上させている。
In order to improve the adhesion between the lead frame and the sealing resin, the following patent documents are known.
In Patent Document 1, a groove is provided around the semiconductor element mounting portion of the chip mount portion, and resin sealing is performed so as to cover the groove, thereby improving the adhesion between the chip mount portion and the sealing resin. Yes.
In
特許文献１の場合、密着性は溝により形成される凹凸の面積に応じて増加すると考えられるが、その効果は面積に比例するため、例えば密着性を２倍や３倍大きくしようとするには、非常に大きな面積増加が必要となる。
また、特許文献２の場合では、リードフレーム側面の銅を酸化させることで密着強度を向上させているものの、側面以外の密着強度を向上させることはできていない。
さらに、半導体素子をはんだで実装する場合、治具などにより素子の位置ズレを抑制することが必要であるが、リフロー炉などではんだを溶融させた状態で搬送させる際には、はんだの挙動を制御できず、半導体素子の位置ズレや傾きなどを生じるおそれがある。
In the case of Patent Document 1, it is considered that the adhesion increases according to the area of the irregularities formed by the grooves, but since the effect is proportional to the area, for example, to increase the adhesion twice or three times. A very large area increase is required.
In the case of
Furthermore, when mounting a semiconductor element with solder, it is necessary to suppress the positional deviation of the element with a jig or the like, but when the solder is transported in a reflow furnace or the like, the behavior of the solder is There is a risk that the semiconductor element cannot be controlled, and the semiconductor element may be misaligned or tilted.
本発明は、このような事情に鑑みてなされたもので、樹脂モールドされるパワーモジュールに使用する絶縁基板の素子実装面とモールド樹脂との密着性を向上させるとともに、半導体素子の位置ズレや傾きなどの発生を抑制することを目的とする。 The present invention has been made in view of such circumstances, and improves the adhesion between an element mounting surface of an insulating substrate used in a resin-molded power module and a molding resin, and also causes a misalignment or inclination of a semiconductor element. The purpose is to suppress the occurrence of such.
本発明の半導体装置用接合体は、最表面が銅により構成された回路用金属層とセラミックス基板とを接合してなり、前記最表面に半導体素子がはんだ層を介して接合される半導体装置用接合体であって、前記回路用金属層の表面における前記半導体素子の接合予定領域及びフィレット形成領域を避けて、前記半導体素子の面方向の最大辺長さの１／４以上の幅で前記接合予定領域を囲むようにアルミニウム層を被覆したことを特徴とする。 The joined body for a semiconductor device of the present invention is for a semiconductor device in which a metal layer for a circuit whose outermost surface is made of copper and a ceramic substrate are joined, and a semiconductor element is joined to the outermost surface via a solder layer. It is a joined body, and avoids a planned joining region and a fillet forming region of the semiconductor element on the surface of the circuit metal layer, and the joining is performed with a width of ¼ or more of the maximum side length in the surface direction of the semiconductor element. An aluminum layer is coated so as to surround the predetermined area.
アルミニウムは銅より樹脂密着性が高いので、銅からなる素子実装面における接合予定領域及びフィレット形成領域を避けてアルミニウム層を被覆したことにより、銅によるはんだ信頼性と、アルミニウム層による樹脂密着性とを両立させることができる。
一方、銅ははんだとの濡れ性が優れるのに対して、アルミニウムははんだとの濡れ性が悪いので、接合予定領域及びフィレット形成領域を囲むようにアルミニウム層が形成されていることにより、アルミニウム層の内周縁を越えるはんだの濡れ広がりを抑制することができる。
Aluminum has higher resin adhesion than copper, so by covering the aluminum layer avoiding the bonding planned area and fillet formation area on the element mounting surface made of copper, the solder reliability by copper and the resin adhesion by aluminum layer Can be made compatible.
On the other hand, copper has excellent wettability with solder, whereas aluminum has poor wettability with solder. Therefore, the aluminum layer is formed so as to surround the region to be joined and the fillet forming region. It is possible to suppress the spread of solder over the inner periphery of the solder.
本発明のパワーモジュール用基板は、前記半導体装置用接合体における前記回路用金属層とは反対面にアルミニウムからなる放熱用金属層が接合されたことを特徴とする。
また、本発明のパワーモジュールは、前記パワーモジュール基板の前記回路用金属層の最表面にはんだ層を介して半導体素子を接合したことを特徴とする。
The power module substrate of the present invention is characterized in that a heat dissipation metal layer made of aluminum is bonded to the surface opposite to the circuit metal layer in the semiconductor device assembly.
The power module of the present invention is characterized in that a semiconductor element is bonded to the outermost surface of the circuit metal layer of the power module substrate via a solder layer.
本発明によれば、樹脂との密着性はアルミニウム層が担い、はんだの接合信頼性は銅からなる金属層の最表面が担うため、接合信頼性を損なうことなく樹脂密着性を向上することができる。また、はんだ溶融時にはんだ外周部がアルミニウム層に濡れないため、溶融時の半導体素子の挙動が一定範囲内に抑制され、はんだ付け時の半導体素子の位置ズレや傾きの発生を抑制することができる。 According to the present invention, the adhesiveness to the resin is borne by the aluminum layer, and the bonding reliability of the solder is borne by the outermost surface of the metal layer made of copper, so that the resin adhesion can be improved without impairing the bonding reliability. it can. In addition, since the outer periphery of the solder does not get wet with the aluminum layer when the solder is melted, the behavior of the semiconductor element at the time of melting is suppressed within a certain range, and the occurrence of misalignment and inclination of the semiconductor element during soldering can be suppressed. .
以下、本発明の実施形態について図面を参照して詳細に説明する。
図１は、本発明の半導体装置の一実施形態であるパワーモジュールを示す。このパワーモジュール１は、パワーモジュール用基板２にはんだ付けされた半導体素子３、半導体素子３とリードフレーム４あるいはパワーモジュール用基板２とリードフレーム４とを接続する金属製のボンディングワイヤまたはリボンボンディング等の接続配線５、パワーモジュール用基板２の一部を露出させた状態で全体を封止する封止樹脂６を備えている。符号７は半導体素子３をパワーモジュール用基板２に接合するはんだ層を示す。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 shows a power module which is an embodiment of the semiconductor device of the present invention. The power module 1 includes a
パワーモジュール用基板２は、図２に示すように、絶縁性の高いセラミックス基板１１と、このセラミックス基板１１の一方の面に配設された回路用金属層１２と、セラミックス基板１１の他方の面に配設された放熱用金属層１３と、回路用金属層１２の表面の一部形成されたアルミニウム層１４とを備える。
回路用金属層１２は、銅又は銅合金（本発明ではこれらを総称して銅と称す）によって構成される。例えば、回路用金属層１２として、無酸素銅の圧延板（純度９９．９９％以上）からなる銅板がセラミックス基板１１に接合されることにより形成される。また、回路用金属層１２の厚さは、０．２ｍｍ〜１．０ｍｍの範囲内で設定することができ、本実施形態では０．３ｍｍの厚さに設定される。
放熱用金属層１３は、アルミニウム又はその合金、もしくは銅又はその合金によって構成することができる。例えば、純度が９９．９％以上の純アルミニウム圧延材がセラミックス基板１１に接合されることにより形成される。また、放熱用金属板の厚さは、０．２ｍｍ〜３ｍｍの範囲内で設定することができ、本実施形態では０．５ｍｍの厚さに設定される。
As shown in FIG. 2, the
The
The
セラミックス基板１１の各面に回路用金属層１２、放熱用金属層１３を接合する手段は特に限定されるものではないが、本実施形態ではろう付け法によって接合する。
これら金属層１２，１３をセラミックス基板１１にろう付け法により接合する場合、まず回路用金属層１２とセラミックス基板１１とをＡｇ−Ｃｕ−Ｔｉ系のろう材を介して積層し、これらを例えば接合温度８５０℃程度に加熱することで接合する。その後、放熱用金属層１３とセラミックス基板１１とをＡｌ−Ｓｉ系のろう材を介して積層し、これらを例えば６４０℃程度に加熱することで接合すると、パワーモジュール用基板が形成される。
Means for joining the
When these
回路用金属層１２の表面に形成されるアルミニウム層１４には、純アルミニウムが好適である。回路用金属層１２とアルミニウム層１４とを接合する手段は特に限定されるものではないが、ろう付け、スパッタ、蒸着又は固相拡散接合等により実施される。本実施形態では固相拡散接合法を用い、接合温度は５３０℃とした。
Pure aluminum is suitable for the
図３及び図４に示すように、本実施形態におけるアルミニウム層１４は、半導体素子３がはんだ付けされる予定の接合予定領域（半導体素子３の平面形状と同じ形状）Ｓ及びフィレット形成領域Ａを露出させるように開口部１５が設けられた構成とされる。なお、その開口部１５内には銅の表面が配置されている。
開口部１５が接合予定領域Ｓを露出するように設けられているので、半導体素子３と回路用金属層１２とが確実にはんだ付けされる。また、開口部１５内に、前記フィレット形成領域Ａが設けられているので、はんだ溶融時の表面張力に伴う半導体素子３のセルフアライメント機能を持たせることができる。
フィレット形成領域Ａの幅Ｃは、溶融前のはんだ層７ａの厚さをｔとした場合、ｔ以上２×ｔ以下が望ましい。この幅Ｃが溶融前のはんだ層７ａの厚さｔの１倍未満の場合、はんだ層のフィレット部Ｆが形成されず、接合信頼性が低下する。また、前記幅Ｃが溶融前のはんだ層７ａの厚さｔの２倍を超える場合、前述したセルフアライメント性及び封止樹脂の密着性が損なわれる。
本実施形態では、図４に示すように、前記幅Ｃは溶融前のはんだ層７ａの厚さｔと同じ２００μｍとした。なお、前記フィレット形成領域Ａは接合予定領域Ｓを取り囲む形状とされている。
また、アルミニウム層１４の厚さは５０μｍ以上１ｍｍ以下の範囲内で設定することができ、本実施形態では、１５０μｍに設定される。
As shown in FIG. 3 and FIG. 4, the
Since the
The width C of the fillet forming region A is preferably t or more and 2 × t or less, where t is the thickness of the solder layer 7a before melting. When the width C is less than 1 times the thickness t of the solder layer 7a before melting, the fillet portion F of the solder layer is not formed, and the bonding reliability is lowered. Further, when the width C exceeds twice the thickness t of the solder layer 7a before melting, the self-alignment property and the adhesiveness of the sealing resin described above are impaired.
In this embodiment, as shown in FIG. 4, the width C is set to 200 μm, which is the same as the thickness t of the solder layer 7a before melting. The fillet forming area A has a shape surrounding the bonding scheduled area S.
The thickness of the
また、図４に示すように、本実施形態ではアルミニウム層１４の幅（アルミニウム層１４の開口部１５の内周縁からの幅）Ｗは、半導体素子３の平面形状（接合予定領域Ｓ）における長辺の長さ（図４では半導体素子３の平面形状が正方形としているが、長方形の場合には長い方の寸法）をＬとしたときに、Ｌ×１／４以上とされている。
アルミニウム層１４の幅ＷがＬ×１／４未満であると、クラックの進展が半導体素子３まで至るおそれがあり、半導体素子３と接続配線５との接続の信頼性を低下させる。
また、封止樹脂６との密着性をより向上させるためには、アルミニウム層１４はフィレット形成領域Ａ及び半導体素子３の接合予定領域Ｓを除いた回路用金属層１２の全体を覆うことがより望ましい。
As shown in FIG. 4, in this embodiment, the width of the aluminum layer 14 (the width from the inner peripheral edge of the
If the width W of the
In order to further improve the adhesion with the sealing
このように構成されるパワーモジュール用基板２のアルミニウム層１４により囲まれた回路用金属層１２の銅表面に半導体素子３をはんだ付けにより接合する。はんだ材は、Ｓｎ−Ａｇ−Ｃｕ系はんだ（例えば、Ｓｎ−３％Ａｇ−０．５％Ｃｕ）やＳｎ−Ｓｂ系はんだ（例えば、Ｓｎ−３．９％Ａｇ−０．６％Ｃｕ−３．０％Ｓｂ）などの鉛フリーはんだとし、溶融前のはんだ層７ａの厚さを５０〜４００μｍの範囲内とする。本実施形態では２００μｍに設定した。また、半導体素子３としてはＩＧＢＴ素子（平面寸法が例えば１０ｍｍ×１０ｍｍ）が使用される。
The
この半導体素子３を実装した後、半導体素子３とリードフレーム４、アルミニウム層１４とリードフレーム４をそれぞれ接続配線５により電気的に接続する。接続配線５に用いられるワイヤやリボンは一般的にアルミニウムや銅材が使用される。例えば、線径５００μｍのアルミニウム製ワイヤによりボンディングされる。リードフレーム４は電気伝導性に優れるアルミニウムや銅材により形成される。このリードフレーム４の板厚は１〜５ｍｍに設定され、本実施形態では厚さ２ｍｍのアルミニウム材が用いられる。
After mounting the
そして、このように構成したパワーモジュール用基板２とリードフレーム４とを封止樹脂用金型に設置し、熱硬化性の封止樹脂（シリカ粒子が分散したエポキシ系樹脂など）を流動させ封止を行う。この場合、パワーモジュール用基板２のほぼ全体が封止樹脂６により封止されるが、放熱用金属層１３の表面（セラミックス基板１１との接合面とは反対面）が露出するように封止され、その露出面１３ａにヒートシンク（図示略）が接合される。
Then, the
なお、本発明では、セラミックス基板１１に回路用金属層１２を接合し、その回路用金属層１２の一部をアルミニウム層１４により被覆した構成体を、接合体と称しており、一実施形態で説明したパワーモジュール以外の他の半導体装置にも適用することができる。
In the present invention, a structure in which a
パワーモジュール用基板として、回路用金属層を純度９９．９５％の無酸素銅（２０ｍｍ×３６ｍｍの矩形状で厚さ０．３ｍｍ）、セラミックス基板を窒化アルミニウム（ＡｌＮ）（２４ｍｍ×４０ｍｍの矩形状で厚さ０．６３５ｍｍ）、放熱用金属板に純度９９．９９％以上（４Ｎ−Ａｌ）のアルミニウム（２２ｍｍ×３８ｍｍの矩形状で厚さ０．５ｍｍ）を用いた。回路用金属層にアルミニウム層を固相拡散接合した後に、ＩＧＢＴ素子（平面サイズ：１０ｍｍ×１０ｍｍ）を２００μｍの厚さのはんだを用いてはんだ付けした。その後、半導体素子とリードフレーム、アルミニウム層とリードフレームをそれぞれ線径５００μｍのアルミニウム製ワイヤを用いて接続した。その後、熱硬化性樹脂によりモールドして封止した。
回路用金属層に接合したアルミニウム層は接合予定領域及び接合予定領域の外周縁からはんだ層の厚さと同じ２００μｍの距離の間の領域（フィレット形成領域）を避けるように形成し、その幅Ｗを表１に示すように変量して、信頼性試験を行った。この信頼性試験は、液槽式の冷熱サイクル試験機とし、−４０℃での３０分間の保持と１２５℃での３０分間の保持とを３０００サイクル繰り返し実施した後に、半導体素子が通電可能であったものを○、通電できなくなったものを×と判定した。
その信頼性試験の結果を表１に示す。
As the power module substrate, the circuit metal layer is 99.95% pure oxygen-free copper (20 mm x 36 mm rectangular shape with a thickness of 0.3 mm), and the ceramic substrate is aluminum nitride (AlN) (24 mm x 40 mm rectangular shape). And a metal plate for heat dissipation, aluminum having a purity of 99.99% or more (4N-Al) (22 mm × 38 mm rectangular shape and 0.5 mm thickness) was used. After solid phase diffusion bonding of the aluminum layer to the circuit metal layer, an IGBT element (planar size: 10 mm × 10 mm) was soldered using a solder having a thickness of 200 μm. Thereafter, the semiconductor element and the lead frame, and the aluminum layer and the lead frame were connected using aluminum wires each having a wire diameter of 500 μm. Thereafter, it was molded and sealed with a thermosetting resin.
The aluminum layer bonded to the circuit metal layer is formed so as to avoid a region (fillet forming region) between the planned bonding region and the outer peripheral edge of the bonding planned region at a distance of 200 μm, which is the same as the thickness of the solder layer. As shown in Table 1, the reliability was tested by changing the variables. This reliability test was conducted using a liquid bath type thermal cycle tester, and after 30 cycles of holding at −40 ° C. for 30 minutes and holding at 125 ° C. for 30 minutes, the semiconductor element could be energized. Were determined to be ○, and those that could not be energized were determined to be ×.
The results of the reliability test are shown in Table 1.
表１の結果からわかるように、アルミニウム層の幅Ｗを半導体素子の最大辺の長さＬの１／４以上とすることにより、接合信頼性の良好なパワーモジュールを得ることができる。 As can be seen from the results in Table 1, a power module with good bonding reliability can be obtained by setting the width W of the aluminum layer to ¼ or more of the length L of the maximum side of the semiconductor element.
なお、本発明は、上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
実施形態では、回路用金属層を銅からなる一層の金属層としたが、最表面を銅とし、セラミックス基板と接合される裏面をアルミニウムとしてもよい。
In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.
In the embodiment, the circuit metal layer is a single metal layer made of copper, but the outermost surface may be copper, and the back surface bonded to the ceramic substrate may be aluminum.
１ パワーモジュール（半導体装置）
２ パワーモジュール用基板
３ 半導体素子
４ リードフレーム
５ 接続配線
６ 封止樹脂
７ はんだ層
１１ セラミックス基板
１２ 回路用金属層
１３ 放熱用金属層
１４ アルミニウム層
１５ 開口部
Ｓ 接合予定領域
Ａ フィレット形成領域
1 Power module (semiconductor device)
2
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013061018A JP6011410B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device assembly, power module substrate and power module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013061018A JP6011410B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device assembly, power module substrate and power module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014187180A true JP2014187180A (en) | 2014-10-02 |
| JP6011410B2 JP6011410B2 (en) | 2016-10-19 |
Family
ID=51834465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013061018A Expired - Fee Related JP6011410B2 (en) | 2013-03-22 | 2013-03-22 | Semiconductor device assembly, power module substrate and power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6011410B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152386A (en) * | 2015-02-19 | 2016-08-22 | 三菱マテリアル株式会社 | Substrate for power module and power module |
| WO2017006661A1 (en) * | 2015-07-09 | 2017-01-12 | 株式会社東芝 | Ceramic metal circuit board and semiconductor device using same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455268U (en) * | 1977-09-27 | 1979-04-17 | ||
| JPS61168948A (en) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | Leadframe for semiconductor device and semiconductor device using same |
| JPH06112390A (en) * | 1992-09-24 | 1994-04-22 | Nippon Steel Corp | Lead frame |
| JPH0823002A (en) * | 1994-07-05 | 1996-01-23 | Hitachi Ltd | Semiconductor device and manufacturing method |
| JPH08148647A (en) * | 1994-11-15 | 1996-06-07 | Toshiba Corp | Semiconductor device |
| JP2003197826A (en) * | 2001-12-26 | 2003-07-11 | Toshiba Corp | Ceramic circuit board and semiconductor module using the same |
| WO2011145176A1 (en) * | 2010-05-18 | 2011-11-24 | トヨタ自動車株式会社 | Semiconductor device and method for manufacturing the same |
-
2013
- 2013-03-22 JP JP2013061018A patent/JP6011410B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5455268U (en) * | 1977-09-27 | 1979-04-17 | ||
| JPS61168948A (en) * | 1985-01-23 | 1986-07-30 | Hitachi Ltd | Leadframe for semiconductor device and semiconductor device using same |
| JPH06112390A (en) * | 1992-09-24 | 1994-04-22 | Nippon Steel Corp | Lead frame |
| JPH0823002A (en) * | 1994-07-05 | 1996-01-23 | Hitachi Ltd | Semiconductor device and manufacturing method |
| JPH08148647A (en) * | 1994-11-15 | 1996-06-07 | Toshiba Corp | Semiconductor device |
| JP2003197826A (en) * | 2001-12-26 | 2003-07-11 | Toshiba Corp | Ceramic circuit board and semiconductor module using the same |
| WO2011145176A1 (en) * | 2010-05-18 | 2011-11-24 | トヨタ自動車株式会社 | Semiconductor device and method for manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152386A (en) * | 2015-02-19 | 2016-08-22 | 三菱マテリアル株式会社 | Substrate for power module and power module |
| WO2017006661A1 (en) * | 2015-07-09 | 2017-01-12 | 株式会社東芝 | Ceramic metal circuit board and semiconductor device using same |
| JPWO2017006661A1 (en) * | 2015-07-09 | 2018-04-19 | 株式会社東芝 | Ceramic metal circuit board and semiconductor device using the same |
| US10872841B2 (en) | 2015-07-09 | 2020-12-22 | Kabushiki Kaisha Toshiba | Ceramic metal circuit board and semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6011410B2 (en) | 2016-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102097177B1 (en) | Power module substrate, power module substrate with heat sink, and power module | |
| JP5572678B2 (en) | Semiconductor device including a clad base plate | |
| JP4438489B2 (en) | Semiconductor device | |
| JP4904767B2 (en) | Semiconductor device | |
| JP6983187B2 (en) | Power semiconductor devices | |
| JP6479036B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5214936B2 (en) | Semiconductor device | |
| JP2007251076A (en) | Power semiconductor module | |
| KR102186331B1 (en) | Resistor and production method for resistor | |
| CN102593081A (en) | Semiconductor device including a heat spreader | |
| JP2006066716A (en) | Semiconductor device | |
| JP6129090B2 (en) | Power module and method for manufacturing power module | |
| JP6011410B2 (en) | Semiconductor device assembly, power module substrate and power module | |
| JP2009147123A (en) | Semiconductor device, and manufacturing method therefor | |
| JP6972174B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| JP2006190728A (en) | Electric power semiconductor device | |
| JP2019133965A (en) | Semiconductor device and manufacturing method thereof | |
| KR20180059778A (en) | A substrate for a light emitting module, a light emitting module, a substrate for a light emitting module formed with a cooler, and a method for manufacturing a substrate for a light emitting module | |
| JP2019212808A (en) | Manufacturing method of semiconductor device | |
| JP5418654B2 (en) | Semiconductor device | |
| JP2014143342A (en) | Semiconductor module and manufacturing method of the same | |
| JP2017168635A (en) | Substrate for power module and manufacturing method of power module | |
| JP4861200B2 (en) | Power module | |
| WO2021240944A1 (en) | Semiconductor device | |
| WO2017077729A1 (en) | Semiconductor module and method for manufacturing same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160905 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6011410 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |