JP6129090B2 - Power module and method for manufacturing power module - Google Patents

Power module and method for manufacturing power module Download PDF

Info

Publication number
JP6129090B2
JP6129090B2 JP2014015100A JP2014015100A JP6129090B2 JP 6129090 B2 JP6129090 B2 JP 6129090B2 JP 2014015100 A JP2014015100 A JP 2014015100A JP 2014015100 A JP2014015100 A JP 2014015100A JP 6129090 B2 JP6129090 B2 JP 6129090B2
Authority
JP
Japan
Prior art keywords
semiconductor element
metal foil
power semiconductor
electrode plate
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014015100A
Other languages
Japanese (ja)
Other versions
JP2015142063A (en
Inventor
藤野 純司
純司 藤野
三紀夫 石原
三紀夫 石原
武敏 鹿野
武敏 鹿野
吉松 直樹
直樹 吉松
米田 裕
裕 米田
翔平 小川
翔平 小川
創一 坂元
創一 坂元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014015100A priority Critical patent/JP6129090B2/en
Publication of JP2015142063A publication Critical patent/JP2015142063A/en
Application granted granted Critical
Publication of JP6129090B2 publication Critical patent/JP6129090B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、発電及び送電から効率的なエネルギーの利用及び再生まであらゆる場面で利用されるパワーモジュールに関する。   The present invention relates to a power module used in every situation from power generation and transmission to efficient use and regeneration of energy.

産業機器から家電や情報端末まであらゆる製品にパワーモジュールが普及しつつあり、自動車用機器については、小型軽量化とともに多品種に対応できる高い生産性と高い信頼性が求められる。また、パワーモジュールに搭載されるパワー半導体素子として、動作温度が高く、効率に優れているSiC(炭化ケイ素)パワー半導体素子が、今後の主流となる可能性が高い。このため、パワーモジュールは、SiCパワー半導体素子に適用できるパッケ−ジ形態であることも同時に求められている。   Power modules are spreading in various products from industrial equipment to home appliances and information terminals. For automobile equipment, high productivity and high reliability that are compatible with a wide variety of products are required along with miniaturization and weight reduction. Moreover, as a power semiconductor element mounted on the power module, a SiC (silicon carbide) power semiconductor element having a high operating temperature and excellent efficiency is likely to become a mainstream in the future. For this reason, the power module is also required to be in a package form applicable to a SiC power semiconductor element.

特許文献1には、アルミと銅の2層からなる平板状の薄板であるクラッド材を用い、このクラッド材をパワー半導体素子の表面電極上にアーチ状に形成して、外部取り出し電極に対してはんだ接合し、パワー半導体素子の裏面電極を他の外部取り出し電極に接続したパワー半導体モジュールが提案されている。アーチ状に形成したクラッド材は、パワー半導体素子の両面冷却構造における、パワー半導体素子の上面から加わる応力を緩和する厚さ方向のバッファとして機能する。   In Patent Document 1, a clad material, which is a flat thin plate made of two layers of aluminum and copper, is used, and this clad material is formed in an arch shape on the surface electrode of the power semiconductor element, so that the external lead electrode There has been proposed a power semiconductor module that is soldered and has a back electrode of a power semiconductor element connected to another external extraction electrode. The clad material formed in an arch shape functions as a buffer in the thickness direction that relieves stress applied from the upper surface of the power semiconductor element in the double-sided cooling structure of the power semiconductor element.

特開2011−216822号公報(0013段、0024段〜0029段、図1)JP 2011-216822 A (0013 stage, 0024 stage to 0029 stage, FIG. 1)

パワーモジュールは、高電圧及び大電流を扱うパワー半導体素子を搭載しているという特徴があり、大電流を扱う電気回路を形成するためにパワー半導体素子の表面の電極に対してφ0.5mmにおよぶ太いアルミなどのワイヤを複数本配線することによって、電気回路を形成するのが一般的であった。それに対して、生産性の改善などの目的で、電極板(リードフレーム)をパワー半導体素子の表面に形成された電極に、直接はんだ付けなどによって接合するパワーモジュールが普及しつつある。近年の地球温暖化対策や省資源やエネルギーなどの環境問題から、パワーモジュールがさまざまな製品に適用されていく中で、大電流に対応するために、電流容量を増す目的で電極板の断面積を増大させる必要がある場合がある。   The power module has a feature that a power semiconductor element that handles a high voltage and a large current is mounted. In order to form an electric circuit that handles a large current, the power module has a diameter of 0.5 mm with respect to the electrode on the surface of the power semiconductor element. Generally, an electric circuit is formed by wiring a plurality of wires such as thick aluminum. On the other hand, for the purpose of improving productivity and the like, power modules that join an electrode plate (lead frame) to an electrode formed on the surface of a power semiconductor element by direct soldering or the like are becoming widespread. Due to recent global warming countermeasures, environmental issues such as resource saving and energy, power modules are being applied to various products, and in order to cope with large currents, the cross-sectional area of the electrode plate May need to be increased.

通常、パワー半導体素子の電極はアルミ製であるのに対し、パワー半導体素子の電極と電極板をはんだ付けによって接続するため、パワー半導体素子の電極に、Ni(ニッケル)/Au(金)やCu(銅)でメタライズする必要があり、蒸着やスパッタなど工期の大きなプロセスを追加する必要があった。また、これらパワーモジュールの絶縁基板として多く用いられるセラミック基板(線熱膨張係数が窒化アルミで5ppm/K程度、アルミナで7ppm/K程度)と、電極板の銅(線熱膨張係数が17ppm/K)の膨張係数差が原因となって、パワー半導体素子と電極板のはんだ接合部が熱応力によってダメージを受け、剥離や破断といった不具合を発生する懸念があった。特に今後高効率であることから普及が見込まれるSiCパワー半導体素子の場合には、従来のSi(シリコン)パワー半導体素子に比較して高い温度まで動作可能となるため、膨張係数差による熱応力の問題が顕在化する可能性がある。   Normally, the electrodes of the power semiconductor element are made of aluminum, but the electrodes of the power semiconductor element and the electrode plate are connected by soldering. Therefore, Ni (nickel) / Au (gold) or Cu is used as the electrode of the power semiconductor element. It was necessary to metallize with (copper), and it was necessary to add a long process such as vapor deposition and sputtering. Also, a ceramic substrate (linear thermal expansion coefficient is about 5 ppm / K for aluminum nitride and about 7 ppm / K for alumina) often used as an insulating substrate for these power modules, and copper for the electrode plate (linear thermal expansion coefficient is 17 ppm / K). ), The solder joint between the power semiconductor element and the electrode plate is damaged by thermal stress, and there is a concern that a problem such as peeling or fracture occurs. In particular, in the case of SiC power semiconductor elements, which are expected to become popular due to their high efficiency in the future, it becomes possible to operate up to a higher temperature than conventional Si (silicon) power semiconductor elements. Problems may become apparent.

特許文献1のパワー半導体モジュールでは、アルミと銅の2層からなる平板状の薄板であるクラッド材によりパワー半導体素子の上面から加わる応力を緩和するようにしていた。特許文献1では、クラッド材の厚さを0.2mm以下とすることにより、超音波周波数が接合界面に伝わりやすくなり、確実にパワー半導体素子の上面と接続することができるとしている。しかしながら、更に大電流を扱うパワー半導体素子の場合には、クラッド材がアーチ状に形成されるので、クラッド材とパワー半導体素子の電極とが小さな面積のみで接合されるので、大電流に対する容量を確保するためにクラッド材を厚くする必要がある。そのため、超音波接合の際に大きな力が必要であり、超音波接合によるパワー半導体素子へのダメージが大きくなる問題がある。   In the power semiconductor module of Patent Document 1, the stress applied from the upper surface of the power semiconductor element is relaxed by a clad material that is a flat thin plate composed of two layers of aluminum and copper. In Patent Document 1, by setting the thickness of the clad material to 0.2 mm or less, the ultrasonic frequency is easily transmitted to the bonding interface, and can be reliably connected to the upper surface of the power semiconductor element. However, in the case of a power semiconductor element that handles a larger current, since the cladding material is formed in an arch shape, the cladding material and the electrode of the power semiconductor element are joined only in a small area. In order to ensure, it is necessary to thicken the cladding material. Therefore, a large force is required for ultrasonic bonding, and there is a problem that damage to the power semiconductor element due to ultrasonic bonding is increased.

また、1つの電極の接続に用いる平板状のクラッド材は、長いクラッド材をパワー半導体素子の電極に超音波接合した後に長いクラッド材を切断することも考えられる。更に大電流を扱うパワー半導体素子の場合には、上述したようにクラッド材が厚くなり、このクラッド材を切断するには大きな力を加える必要があり、パワー半導体素子にダメージを与えることなく、厚いクラッド材をパワー半導体素子上で切断することは不可能である。したがって、特許文献1のようなアーチ状のクラッド材を用いる場合は、長いクラッド材をパワー半導体素子の電極に超音波接合した後に長いクラッド材を切断する製造方法は適用できない。   It is also conceivable that the flat clad material used for connecting one electrode is cut after the long clad material is ultrasonically bonded to the electrode of the power semiconductor element. Further, in the case of a power semiconductor element that handles a large current, the clad material becomes thick as described above, and it is necessary to apply a large force to cut the clad material, and it is thick without damaging the power semiconductor element. It is impossible to cut the clad material on the power semiconductor element. Therefore, when using an arch-like cladding material as in Patent Document 1, a manufacturing method in which a long cladding material is cut after being ultrasonically bonded to an electrode of a power semiconductor element cannot be applied.

本発明は、上記のような問題点を解決するためになされたものであり、従来のパワー半導体素子の電極における表面メタライズ処理の代わりに、柔軟な金属箔をパワー半導体素子の電極と電極板とをその間に介在させて接合することで、電極板の接合工期を短くするとともに、パワー半導体素子への接合の際のダメージを抑制し、パワー半導体素子と電極板との接続部に生じる熱応力が軽減できるパワーモジュールを得ることを目的とする。   The present invention has been made in order to solve the above-described problems. Instead of the surface metallization process in the electrode of the conventional power semiconductor element, the flexible metal foil is replaced with the electrode of the power semiconductor element and the electrode plate. In the meantime, the bonding period of the electrode plate is shortened and the damage during the bonding to the power semiconductor element is suppressed, and the thermal stress generated at the connecting portion between the power semiconductor element and the electrode plate is reduced. The purpose is to obtain a power module that can be reduced.

本発明のパワーモジュールは、絶縁基板に搭載されたパワー半導体素子と、パワー半導体素子の上方に配置された、複数の開口部を有する電極板と、パワー半導体素子の主電極と電極板との間に配置された金属箔を備え、金属箔は、平板状で柔軟性を有する第1の金属層と、電極板に対して接合性が高くかつ複数の小金属層に分割されており、第1の金属層の表面に配置された平板状の第2の金属層と、を有し、当該金属箔は第1の金属層の裏面が主電極に超音波接合され、電極板は、複数の開口部がそれぞれ複数の小金属層の上方になるようにパワー半導体素子の主電極の上方に配置されており、電極板は、金属箔の裏面と反対側の金属箔表面であって、複数の小金属層及び第1の金属層における小金属層が配置されていない表面である金属箔表面に対向する当該電極板の裏面と、開口部の側面とが、接合材により金属箔表面に接合されたことを特徴とする。 A power module of the present invention includes a power semiconductor element mounted on an insulating substrate, an electrode plate having a plurality of openings disposed above the power semiconductor element, and a main electrode and an electrode plate between the power semiconductor element. The metal foil is divided into a first metal layer that is flat and flexible, and a plurality of small metal layers that are highly bondable to the electrode plate and that are a plurality of small metal layers. A flat metal plate disposed on the surface of the metal layer, the metal foil is ultrasonically bonded to the main electrode on the back surface of the first metal layer , and the electrode plate has a plurality of openings. The electrode plate is disposed above the main electrode of the power semiconductor element so that each portion is above the plurality of small metal layers, and the electrode plate is a surface of the metal foil opposite to the back surface of the metal foil. Gold which is the surface where the small metal layer in the metal layer and the first metal layer is not disposed And a back surface of the electrode plate opposite to the foil surface, the side surface of the opening, characterized in that joined to the metal foil surface by the bonding material.

本発明のパワーモジュールによれば、金属箔は、平板状で柔軟性を有する第1の金属層と、電極板に対して接合性が高くかつ複数の小金属層に分割されており、第1の金属層の表面に配置された平板状の第2の金属層と、を有しており、電極板は、複数の開口部がそれぞれ複数の小金属層の上方になるようにパワー半導体素子の主電極の上方に配置されており、金属箔の裏面がパワー半導体素子の主電極平面的に大きな面積で接合され、金属箔の表面であって、複数の小金属層及び第1の金属層における小金属層が配置されていない表面である金属箔表面が、対向する電極板の裏面及びその開口部の側面に接合材により接合されたので、電極板の接合工期を短くするとともに、パワー半導体素子へのダメージを抑制し、パワー半導体素子と電極板との接続部に生じる熱応力が軽減できる。 According to the power module of the present invention, the metal foil is divided into a flat plate-like first metal layer having flexibility and a plurality of small metal layers having high bondability to the electrode plate, A planar second metal layer disposed on the surface of the metal layer, and the electrode plate of the power semiconductor element so that the plurality of openings are above the plurality of small metal layers, respectively. is disposed above the main electrode, the back surface of the metal foil are joined at a planar large area to the main electrode of the power semiconductor device, a surface of a metal foil, a plurality of small metallic layer and the first metal layer The metal foil surface, which is the surface on which the small metal layer is not disposed, is bonded to the back surface of the opposing electrode plate and the side surface of the opening by a bonding material, thereby shortening the bonding period of the electrode plate and power semiconductor Suppresses damage to the element, and power semiconductor element Thermal stress can be reduced resulting in the connection portion of the electrode plate.

本発明の実施の形態1によるパワーモジュールの断面模式図である。It is a cross-sectional schematic diagram of the power module by Embodiment 1 of this invention. 図1の電極板を示す図である。It is a figure which shows the electrode plate of FIG. 図1のパワー半導体素子上方におけるクラッドリボン及び電極板の配置を示す図である。It is a figure which shows arrangement | positioning of the clad ribbon and an electrode plate above the power semiconductor element of FIG. 図1のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 図1のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 図1のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 本発明の実施の形態2によるパワーモジュールの断面模式図である。It is a cross-sectional schematic diagram of the power module by Embodiment 2 of this invention. 図7のパワー半導体素子上方におけるクラッドリボン及び電極板の配置を示す図である。It is a figure which shows arrangement | positioning of the clad ribbon and an electrode plate above the power semiconductor element of FIG. 図7のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 図7のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 図7のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG. 本発明の実施の形態3によるパワーモジュールの断面模式図である。It is a cross-sectional schematic diagram of the power module by Embodiment 3 of this invention. 図12のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacturing process of the power module of FIG. 本発明の実施の形態4によるパワーモジュールの断面模式図である。It is a cross-sectional schematic diagram of the power module by Embodiment 4 of this invention. 図14のパワーモジュールの製造過程を示す図である。It is a figure which shows the manufacture process of the power module of FIG.

実施の形態1.
図1は本発明の実施の形態1によるパワーモジュールの断面模式図である。図2は図1の電極板を示す図であり、図3は図1のパワー半導体素子上方におけるクラッドリボン及び電極板の配置を示す図である。パワーモジュール50は、パワー半導体素子1と、パワー半導体素子1が搭載された絶縁基板であるセラミック基板2と、平板状の金属箔であるクラッドリボン3と、接合材であるはんだ8によりクラッドリボン3に接続された電極板7とを備える。また、樹脂モールド型のパワーモジュールは、図示しないケースの内部で上記の部材の接合が行われ、最後に絶縁封止のための樹脂を流し込んで加熱硬化させて製造される。なお、図3における電極板7は、破線で示した。
Embodiment 1 FIG.
FIG. 1 is a schematic cross-sectional view of a power module according to Embodiment 1 of the present invention. 2 is a view showing the electrode plate of FIG. 1, and FIG. 3 is a view showing the arrangement of the clad ribbon and the electrode plate above the power semiconductor element of FIG. The power module 50 includes a power semiconductor element 1, a ceramic substrate 2 that is an insulating substrate on which the power semiconductor element 1 is mounted, a clad ribbon 3 that is a flat metal foil, and a solder 8 that is a bonding material. And an electrode plate 7 connected to. The resin mold type power module is manufactured by joining the above members inside a case (not shown), and finally pouring a resin for insulation sealing and heating and curing. Note that the electrode plate 7 in FIG. 3 is indicated by a broken line.

セラミック基板2は、厚さ0.635mmのアルミナ基材21と、このアルミナ基材21の表面及び裏面に形成された、それぞれ厚さ0.4mmの導体層22、23を備える。導体層22、23は、銅製である。パワー半導体素子1は、例えば、Si製のダイオードであり、その外形寸法は12mm×12mmであり、その厚さは0.3mmである。パワー半導体素子1の主電極11は、アルミ製であり、その外形寸法は11mm×11mmである。パワー半導体素子1は、はんだ5によりセラミック基板2の導体層22に接合されている。   The ceramic substrate 2 includes an alumina base 21 having a thickness of 0.635 mm and conductor layers 22 and 23 having a thickness of 0.4 mm formed on the front and back surfaces of the alumina base 21, respectively. The conductor layers 22 and 23 are made of copper. The power semiconductor element 1 is, for example, a Si diode, and has an outer dimension of 12 mm × 12 mm and a thickness of 0.3 mm. The main electrode 11 of the power semiconductor element 1 is made of aluminum, and its outer dimension is 11 mm × 11 mm. The power semiconductor element 1 is bonded to the conductor layer 22 of the ceramic substrate 2 by solder 5.

図1、図3におけるクラッドリボン3は、2種類の金属層であるアルミ層32及び銅層31を有し、幅10mmで長いリボンから切断された金属箔である。第1の金属層であるアルミ層32の厚さは0.2mmであり、第2の金属層である銅層31の厚さは0.05mmである。クラッドリボン3の幅は、図3に示したクラッドリボン3における上下間の長さである。図1、図3では、クラッドリボン3の外形寸法は10mm×10mmである。電極板7は、銅製であり、厚さが1mm、幅が10mm、長さが50mmである。電極板7は、φ2mmの開口部71を有する。開口部71の数は、例えば9個である。   The clad ribbon 3 in FIGS. 1 and 3 is a metal foil having an aluminum layer 32 and a copper layer 31 which are two types of metal layers and cut from a long ribbon having a width of 10 mm. The thickness of the aluminum layer 32 that is the first metal layer is 0.2 mm, and the thickness of the copper layer 31 that is the second metal layer is 0.05 mm. The width of the clad ribbon 3 is the length between the upper and lower sides of the clad ribbon 3 shown in FIG. In FIG. 1 and FIG. 3, the outer dimension of the clad ribbon 3 is 10 mm × 10 mm. The electrode plate 7 is made of copper, has a thickness of 1 mm, a width of 10 mm, and a length of 50 mm. The electrode plate 7 has an opening 71 having a diameter of 2 mm. The number of openings 71 is, for example, nine.

パワーモジュール50の製造方法について、図1、図4〜図6を用いて説明する。図4、図5、図6は、それぞれ図1のパワーモジュールの製造過程を示す図である。パワーモジュール50は、図4、図5、図6の中間状態を経て、図6の最終形になる。パワー半導体素子1は、セラミック基板2の導体層22に、はんだ5により接合される(パワー半導体素子搭載工程)。図4に示すように、セラミック基板2の導体層22に接合されたパワー半導体素子1の主電極11に、クラッドリボン3が平面的に位置決めされ、超音波接合ツール4によって超音波印加されて接合部33を形成する(金属箔接合工程)。接合部33により、クラッドリボン3とパワー半導体素子1の主電極11とが接合される。金属箔接合工程は、クラッドリボン3を平面的にパワー半導体素子1の主電極11の上に接合する工程である。   A method for manufacturing the power module 50 will be described with reference to FIGS. 1 and 4 to 6. 4, FIG. 5, and FIG. 6 are diagrams showing a manufacturing process of the power module of FIG. The power module 50 becomes the final shape of FIG. 6 through the intermediate state of FIGS. The power semiconductor element 1 is joined to the conductor layer 22 of the ceramic substrate 2 with solder 5 (power semiconductor element mounting step). As shown in FIG. 4, the clad ribbon 3 is planarly positioned on the main electrode 11 of the power semiconductor element 1 bonded to the conductor layer 22 of the ceramic substrate 2 and is ultrasonically applied by the ultrasonic bonding tool 4 to be bonded. The part 33 is formed (metal foil joining step). The clad ribbon 3 and the main electrode 11 of the power semiconductor element 1 are joined by the joining portion 33. The metal foil joining process is a process of joining the clad ribbon 3 on the main electrode 11 of the power semiconductor element 1 in a plane.

図5に示すように、カッター6を用いて銅層31のみを完全に切断し、アルミ層32の途中で止めて引きちぎり、図6のように、パワー半導体素子1の上でクラッドリボン3を切断する(金属箔切断工程)。なお、カッター6は機械式のものを含む。最後に、図1のように、開口部71を有する電極板7を搭載し、開口部71を用いてはんだ8を供給して、クラッドリボン3と電極板7とのはんだ付けを行う(電極板接合工程)。   As shown in FIG. 5, only the copper layer 31 is completely cut by using the cutter 6, stopped and torn in the middle of the aluminum layer 32, and the clad ribbon 3 is put on the power semiconductor element 1 as shown in FIG. Cut (metal foil cutting step). The cutter 6 includes a mechanical type. Finally, as shown in FIG. 1, the electrode plate 7 having the opening 71 is mounted, and the solder 8 is supplied through the opening 71 to solder the clad ribbon 3 and the electrode plate 7 (electrode plate). Joining process).

実施の形態1のパワーモジュール50は、柔軟なクラッドリボン3をパワー半導体素子1の主電極11と電極板7とをその間に介在させて接合するので、従来のパワー半導体素子の電極における表面メタライズ処理が不要にでき、従来よりも電極板7の接合工期を短くすることができる。従来のパワー半導体素子の電極における表面メタライズ処理は、蒸着、スパッタ、めっきなどの種類があるが、いずれも洗浄液など環境対策が必要であり、パワー半導体素子と電極板との接合工程の工期が長くなる問題があったが、実施の形態1のパワーモジュール50は、この問題を解決することができる。   In the power module 50 according to the first embodiment, the flexible clad ribbon 3 is joined with the main electrode 11 and the electrode plate 7 of the power semiconductor element 1 interposed therebetween, so that the surface metallization process on the electrodes of the conventional power semiconductor element is performed. Can be made unnecessary, and the joining period of the electrode plate 7 can be shortened as compared with the prior art. The conventional surface metallization process for electrodes of power semiconductor elements includes vapor deposition, sputtering, plating, etc., all of which require environmental measures such as cleaning liquids, and the construction period of the joining process between the power semiconductor elements and the electrode plate is long. However, the power module 50 of the first embodiment can solve this problem.

また、実施の形態1のパワーモジュール50は、大電流を扱う場合であっても、従来のアーチ状に形成するものとは異なり、柔軟なクラッドリボン3が平板状にパワー半導体素子1の主電極11に対して大きな面積で接合されるので、従来と異なり、クラッドリボン3の断面積を大きくする必要がなく、パワー半導体素子1への接合の際のダメージが従来よりも軽減でき、すなわちダメージを抑制することができる。また、実施の形態1のパワーモジュール50は、柔軟なクラッドリボン3が平板状にパワー半導体素子1の主電極11と電極板7とをその間に介在させて、主電極11に対して大きな面積で接合されるので、従来と異なり、パワー半導体素子1と電極板7との接続部に生じる熱応力が軽減できる。   Further, the power module 50 according to the first embodiment is different from a conventional arch-shaped configuration even when a large current is handled, and the flexible clad ribbon 3 is formed into a flat plate with the main electrode of the power semiconductor element 1. 11 is bonded to the power semiconductor element 1 with a large area, unlike the conventional case, it is not necessary to increase the cross-sectional area of the clad ribbon 3, and damage at the time of bonding to the power semiconductor element 1 can be reduced as compared with the conventional case. Can be suppressed. In the power module 50 of the first embodiment, the flexible clad ribbon 3 has a large area with respect to the main electrode 11 with the main electrode 11 and the electrode plate 7 of the power semiconductor element 1 interposed between them in a flat plate shape. Since they are joined, unlike the conventional case, the thermal stress generated at the connecting portion between the power semiconductor element 1 and the electrode plate 7 can be reduced.

実施の形態1のパワーモジュール50は、電極板7が開口部71を有し、クラッドリボン3の上方に重ね合わさった開口部71とクラッドリボン3がはんだ接合されるので、開口部71を用いてはんだ8の供給が可能となり、開口部71にはみ出したはんだ部であるフィレットの形成によるはんだ接合部の強化とはんだ接合部の形成を容易に確認することが可能となる。また、はんだフィレットを形成することで、熱応力に伴うクラック進展の抑制が可能となる。   In the power module 50 according to the first embodiment, the electrode plate 7 has the opening 71, and the opening 71 and the clad ribbon 3 superimposed on the clad ribbon 3 are soldered. The solder 8 can be supplied, and it is possible to easily confirm the strengthening of the solder joint and the formation of the solder joint by forming the fillet which is the solder part protruding from the opening 71. In addition, by forming the solder fillet, it is possible to suppress the crack progress accompanying the thermal stress.

実施の形態1のクラッドリボン3は、パワー半導体素子1の主電極11に接合される第1の金属層がアルミ層32であり、電極板7に接合される第2の金属層が銅層31であり、このアルミ層32の上部に銅層31が重ね合わされた金属箔なので、柔軟なアルミ層32を主電極11の側に用いることで、パワー半導体素子1と電極板7との接続部にかかる熱応力などを抑制することが可能となる。また、アルミ層32に比較して銅層31の厚さを小さくすることで、パワー半導体素子1の上でのリボン切断の際に、ダメージを抑制することが可能となる。また、電極板7が複数の開口部71を有しているので、はんだ8が複数の開口部71から供給でき、電極板7に対して均等にはんだ接合部が形成され、はんだが一箇所に集中することがなく、不均等なはんだによる電流分布が発生することを抑制できる。   In the clad ribbon 3 of the first embodiment, the first metal layer bonded to the main electrode 11 of the power semiconductor element 1 is the aluminum layer 32, and the second metal layer bonded to the electrode plate 7 is the copper layer 31. Since the metal foil is formed by superimposing the copper layer 31 on the upper part of the aluminum layer 32, the flexible aluminum layer 32 is used on the main electrode 11 side so that the power semiconductor element 1 and the electrode plate 7 can be connected to each other. Such thermal stress can be suppressed. Further, by making the thickness of the copper layer 31 smaller than that of the aluminum layer 32, damage can be suppressed when the ribbon is cut on the power semiconductor element 1. Further, since the electrode plate 7 has a plurality of openings 71, the solder 8 can be supplied from the plurality of openings 71, and a solder joint is formed uniformly with respect to the electrode plate 7, so that the solder is in one place. It is possible to suppress the occurrence of current distribution due to uneven soldering without being concentrated.

ここでは、銅層31とアルミ層32を有するクラッドリボン3(銅アルミクラッドリボン)を用いたが、パワー半導体素子1の主電極11が十分な厚さを有し、超音波接合によるダメージを考慮する必要がなければ、銅層31のみの金属箔である銅リボンを用いても同様の効果が得られる。また、クラッドリボン3として、所定の厚さのアルミ層32と銅層31のクラッドリボンを用いたが、アルミと同等の柔軟性を有するその他の金属(マグネシウム、錫、インジウム)と、銅以外のニッケルなどのはんだ付け性(接合性)に優れた金属の組み合わせであっても同等の効果が得られる。   Although the clad ribbon 3 (copper aluminum clad ribbon) having the copper layer 31 and the aluminum layer 32 is used here, the main electrode 11 of the power semiconductor element 1 has a sufficient thickness, and damage due to ultrasonic bonding is taken into consideration. If it is not necessary, the same effect can be obtained by using a copper ribbon that is a metal foil of only the copper layer 31. Moreover, although the clad ribbon of the aluminum layer 32 and the copper layer 31 having a predetermined thickness was used as the clad ribbon 3, other metals (magnesium, tin, indium) having the same flexibility as aluminum, and other than copper Even if it is a combination of metals excellent in solderability (joinability) such as nickel, the same effect can be obtained.

クラッドリボン3の厚さについては、アルミ層32は0.05mm以上あればカッター6の寸止めなど、パワー半導体素子1の主電極11を傷付けない切断が可能であり、1mm程度の厚さまでであれば良好な超音波接合と切断が可能である。一方の銅層31については、0.001mm以上あれば通常のはんだ付けに対しては拡散しきらずに残存することが可能である。また、アルミ層32は、0.2mm以下であれば超音波接合とパワー半導体素子1の上での切断が可能である。アルミ層32と銅層31の厚さの比率については、1:1よりも、銅層31がアルミ層32より薄い方が、超音波接合が容易であると考えられる。   Regarding the thickness of the clad ribbon 3, if the aluminum layer 32 is 0.05 mm or more, it can be cut without damaging the main electrode 11 of the power semiconductor element 1, such as sizing the cutter 6, and can be up to about 1 mm thick. Good ultrasonic bonding and cutting are possible. If one copper layer 31 is 0.001 mm or more, the copper layer 31 can remain without being diffused with respect to normal soldering. The aluminum layer 32 can be ultrasonically bonded and cut on the power semiconductor element 1 as long as it is 0.2 mm or less. Regarding the thickness ratio between the aluminum layer 32 and the copper layer 31, it is considered that ultrasonic bonding is easier when the copper layer 31 is thinner than the aluminum layer 32, rather than 1: 1.

ここでは、セラミック基板2としてアルミナセラミック基板を用いたが、チッ化アルミやチッ化シリコンなどのセラミック基板でも同様の効果が得られる。また、導体層22、23として銅を用いたが、アルミ導体層のセラミック基板を用いても同様の効果が得られる。パワー半導体素子1としてダイオードを用いたが、IGBT(Insulated Gate Bipolar Transistor)に対しても同様の構成で組み込むことが可能である。銅製の電極板7を用いたが、アルミ製やCIC(銅インバークラッド材)製板材を用いても同様の効果が得られる。   Here, an alumina ceramic substrate is used as the ceramic substrate 2, but the same effect can be obtained with a ceramic substrate such as aluminum nitride or silicon nitride. Further, although copper is used for the conductor layers 22 and 23, the same effect can be obtained by using a ceramic substrate having an aluminum conductor layer. Although a diode is used as the power semiconductor element 1, it can be incorporated in an IGBT (Insulated Gate Bipolar Transistor) with the same configuration. Although the copper electrode plate 7 is used, the same effect can be obtained even when an aluminum plate or a CIC (copper copper clad material) plate is used.

ここでは、パワー半導体素子1とセラミック基板2の接合や、パワー半導体素子1と電極板7の接合にはんだを用いたが、Ag(銀)フィラーをエポキシ樹脂に分散させた導電性接着剤や、Agナノ粒子を用いた低温焼成接合材料などの接合材を用いても同様の効果が得られる。特に導電性接着剤については、アルミの自然酸化膜による電気抵抗の増大が懸念されるが、銅の酸化物はポーラスで脆いために電気抵抗とはなりにくく、銅アルミクラッドリボンを用いることによって電気抵抗の抑制が可能となる。   Here, solder was used for joining the power semiconductor element 1 and the ceramic substrate 2 or joining the power semiconductor element 1 and the electrode plate 7, but a conductive adhesive in which an Ag (silver) filler is dispersed in an epoxy resin, The same effect can be obtained by using a bonding material such as a low-temperature fired bonding material using Ag nanoparticles. In particular, for conductive adhesives, there is a concern about the increase in electrical resistance due to the natural oxide film of aluminum, but copper oxide is porous and brittle, so it is difficult to achieve electrical resistance. Resistance can be suppressed.

ここでは、カッター6によって銅層31を完全に切断して、アルミ層32を引きちぎる工程としたが、銅層31の板厚の途中まで切断しても同様にクラッドリボン3の切断が可能であり、パワー半導体素子1へのダメージを軽減することが可能となる。超音波接合ツール4を複数個所に当てて、接合部33を複数個設けたが、面積の広い超音波接合ツール4により全面を一度に接合しても同様の効果が得られる。また、ここでは超音波接合箇所の上方に開口部71を有する電極板7を用いたが、それらの位置関係についてはそれに制限するものではない。   Here, the copper layer 31 is completely cut by the cutter 6 and the aluminum layer 32 is torn off. However, the clad ribbon 3 can be similarly cut even if the copper layer 31 is cut halfway through the plate thickness. It becomes possible to reduce damage to the power semiconductor element 1. The ultrasonic bonding tool 4 is applied to a plurality of places and a plurality of bonding portions 33 are provided. However, the same effect can be obtained even if the entire surface is bonded at once by the ultrasonic bonding tool 4 having a large area. Moreover, although the electrode plate 7 having the opening 71 above the ultrasonic bonding location is used here, the positional relationship thereof is not limited thereto.

パワー半導体素子1は、シリコンウエハを基材とした一般的な素子でもよいが、本発明においては炭化ケイ素(SiC)や窒化ガリウム(GaN)系材料、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料を適用できる。パワー半導体素子1は、ダイオードや、前述したIGBTに限らず、MOSFET(Metal Oxide Semiconductor Field-Effect-Transistor)のようなスイッチング素子を搭載することができる。例えば、スイッチング素子として機能するパワー半導体素子1や、整流素子として機能するパワー半導体素子1に、炭化ケイ素(SiC)や窒化ガリウム(GaN)系材料又はダイヤモンドを用いた場合、従来から用いられてきたシリコン(Si)で形成された素子よりも電力損失が低いため、パワーモジュール50の高効率化が可能となる。また、耐電圧性が高く、許容電流密度も高いため、パワーモジュール50の小型化が可能となる。さらにワイドバンドギャップ半導体素子は、耐熱性が高いので、高温動作が可能であり、冷却フィンの小型化や、水冷部の空冷化も可能となるので、冷却フィンを備えたパワーモジュール50の一層の小型化が可能になる。   The power semiconductor element 1 may be a general element based on a silicon wafer, but in the present invention, the band gap is wider than silicon carbide (SiC), gallium nitride (GaN) -based material, or silicon such as diamond. A so-called wide band gap semiconductor material can be applied. The power semiconductor element 1 is not limited to the diode and the IGBT described above, and can be mounted with a switching element such as a MOSFET (Metal Oxide Semiconductor Field-Effect-Transistor). For example, when silicon carbide (SiC), a gallium nitride (GaN) -based material, or diamond is used for the power semiconductor element 1 that functions as a switching element or the power semiconductor element 1 that functions as a rectifying element, it has been conventionally used. Since the power loss is lower than that of an element formed of silicon (Si), the power module 50 can be highly efficient. In addition, since the withstand voltage is high and the allowable current density is high, the power module 50 can be downsized. Furthermore, since the wide band gap semiconductor element has high heat resistance, it can operate at high temperature, and the cooling fin can be downsized and the water cooling part can be cooled by air. Miniaturization is possible.

以上のように、実施の形態1のパワーモジュール50は、絶縁基板(セラミック基板2)に搭載されたパワー半導体素子1と、パワー半導体素子1の上方に配置された電極板7と、パワー半導体素子1の主電極11と電極板7との間に配置された金属箔(クラッドリボン3)を備え、金属箔(クラッドリボン3)は、平板状であり、当該金属箔(クラッドリボン3)の裏面が主電極11に超音波接合され、電極板7は、金属箔(クラッドリボン3)の裏面と反対側である表面に、接合材(はんだ8)により接合されたことを特徴とするので、金属箔(クラッドリボン3)がパワー半導体素子1の主電極11及び電極板7に平面的に大きな面積で接合でき、電極板7の接合工期を短くするとともに、パワー半導体素子1へのダメージを抑制し、パワー半導体素子1と電極板7との接続部に生じる熱応力が軽減できる。   As described above, the power module 50 according to the first embodiment includes the power semiconductor element 1 mounted on the insulating substrate (ceramic substrate 2), the electrode plate 7 disposed above the power semiconductor element 1, and the power semiconductor element. 1 is provided with a metal foil (clad ribbon 3) disposed between the main electrode 11 and the electrode plate 7, and the metal foil (clad ribbon 3) has a flat plate shape, and the back surface of the metal foil (clad ribbon 3). Is ultrasonically bonded to the main electrode 11, and the electrode plate 7 is bonded to the surface opposite to the back surface of the metal foil (cladding ribbon 3) by a bonding material (solder 8). The foil (cladding ribbon 3) can be bonded to the main electrode 11 and the electrode plate 7 of the power semiconductor element 1 in a large area in a planar manner, shortening the bonding period of the electrode plate 7 and suppressing damage to the power semiconductor element 1. , Thermal stress can be reduced resulting in the connection portion between the word semiconductor element 1 and the electrode plate 7.

また、実施の形態1のパワーモジュール50の製造方法は、絶縁基板(セラミック基板2)に搭載されたパワー半導体素子1と、パワー半導体素子1の上方に配置された電極板7と、パワー半導体素子1の主電極11と電極板7との間に配置された平板状の金属箔(クラッドリボン3)を備えたパワーモジュール50を製造するパワーモジュールの製造方法であって、パワー半導体素子1を絶縁基板(セラミック基板2)に搭載するパワー半導体素子搭載工程と、主電極11よりも長い金属箔(クラッドリボン3)を、パワー半導体素子1の主電極11に対して平面的に配置すると共に、当該金属箔(クラッドリボン3)の裏面が主電極11に超音波接合された接合部33を形成する金属箔接合工程と、金属箔(クラッドリボン3)を、パワー半導体素子1の上方で切断する金属箔切断工程と、電極板7を金属箔(クラッドリボン3)の裏面と反対側である表面に搭載し、金属箔(クラッドリボン3)の表面に接合材(はんだ8)により接合する電極板接合工程と、を含むことを特徴とするので、金属箔(クラッドリボン3)がパワー半導体素子1の主電極11及び電極板7に平面的に大きな面積で接合でき、電極板7の接合工期を短くするとともに、パワー半導体素子1へのダメージを抑制し、パワー半導体素子1と電極板7との接続部に生じる熱応力が軽減できる。   In addition, the manufacturing method of the power module 50 according to the first embodiment includes a power semiconductor element 1 mounted on an insulating substrate (ceramic substrate 2), an electrode plate 7 disposed above the power semiconductor element 1, and a power semiconductor element. A power module manufacturing method for manufacturing a power module 50 including a flat metal foil (cladding ribbon 3) disposed between a main electrode 11 and an electrode plate 7, wherein the power semiconductor element 1 is insulated. The power semiconductor element mounting step to be mounted on the substrate (ceramic substrate 2) and the metal foil (cladding ribbon 3) longer than the main electrode 11 are arranged in a plane with respect to the main electrode 11 of the power semiconductor element 1, and A metal foil joining process for forming a joint 33 in which the back surface of the metal foil (cladding ribbon 3) is ultrasonically joined to the main electrode 11, and the metal foil (cladding ribbon 3) A metal foil cutting step for cutting above the semiconductor element 1, and an electrode plate 7 is mounted on the surface opposite to the back surface of the metal foil (clad ribbon 3), and a bonding material (on the surface of the metal foil (clad ribbon 3)) And an electrode plate joining step for joining by solder 8), so that the metal foil (clad ribbon 3) can be joined to the main electrode 11 and the electrode plate 7 of the power semiconductor element 1 in a large area in a plane. In addition to shortening the joining period of the electrode plate 7, it is possible to suppress damage to the power semiconductor element 1 and reduce the thermal stress generated at the connection portion between the power semiconductor element 1 and the electrode plate 7.

実施の形態2.
図7は本発明の実施の形態2によるパワーモジュールの断面模式図であり、図8は図7のパワー半導体素子上方におけるクラッドリボン及び電極板の配置を示す図である。実施の形態2のパワーモジュール50は、複数の小金属層である小銅層36に分割された金属層である銅パターン35を有するクラッドリボン3を備えた点で、実施の形態1のパワーモジュール50とは異なる。なお、図8における電極板7は、破線で示した。以下に、実施の形態1と異なる部分を中心にして説明する。
Embodiment 2. FIG.
7 is a schematic cross-sectional view of a power module according to Embodiment 2 of the present invention, and FIG. 8 is a diagram showing the arrangement of the clad ribbon and electrode plate above the power semiconductor element of FIG. The power module 50 according to the second embodiment includes the clad ribbon 3 having the copper pattern 35 that is a metal layer divided into a plurality of small copper layers 36 that are small metal layers. Different from 50. Note that the electrode plate 7 in FIG. 8 is indicated by a broken line. In the following, the description will be centered on parts different from the first embodiment.

パワー半導体素子1、セラミック基板2は実施の形態1と同様である。実施の形態2のクラッドリボン3は、図8に示すように、銅パターン35が例えば9個の小銅層36に分割されている。小銅層36の相互の間隔は1mmである。図7、図8におけるクラッドリボン3は、2種類の金属層であるアルミ層32及び銅パターン35を有し、幅10mmで長いリボンから切断された金属箔である。アルミ層32の厚さは0.2mmであり、小銅層36の厚さ、すなわち銅パターン35の厚さは0.05mmである。クラッドリボン3の幅は、図8に示したクラッドリボン3における上下間の長さである。図7、図8では、クラッドリボン3の外形寸法は10mm×10mmである。電極板7は、銅製であり、厚さが1mm、幅が10mm、長さが50mmである。電極板7は、φ2mmの開口部71を有する。開口部71の数は、小銅層36の数と同じ9個である。   The power semiconductor element 1 and the ceramic substrate 2 are the same as those in the first embodiment. In the clad ribbon 3 of the second embodiment, as shown in FIG. 8, the copper pattern 35 is divided into, for example, nine small copper layers 36. The distance between the small copper layers 36 is 1 mm. The clad ribbon 3 in FIGS. 7 and 8 is a metal foil having an aluminum layer 32 and a copper pattern 35 which are two kinds of metal layers and cut from a long ribbon having a width of 10 mm. The thickness of the aluminum layer 32 is 0.2 mm, and the thickness of the small copper layer 36, that is, the thickness of the copper pattern 35 is 0.05 mm. The width of the clad ribbon 3 is the length between the upper and lower sides of the clad ribbon 3 shown in FIG. 7 and 8, the outer dimension of the clad ribbon 3 is 10 mm × 10 mm. The electrode plate 7 is made of copper, has a thickness of 1 mm, a width of 10 mm, and a length of 50 mm. The electrode plate 7 has an opening 71 having a diameter of 2 mm. The number of openings 71 is nine, which is the same as the number of small copper layers 36.

実施の形態2のパワーモジュール50の製造方法について、図7、図9〜図11を用いて説明する。図9、図10、図11は、それぞれ図7のパワーモジュールの製造過程を示す図である。実施の形態2のパワーモジュール50は、図9、図10、図11の中間状態を経て、図7の最終形になる。パワー半導体素子1は、セラミック基板2の導体層22に、はんだ5により接合される(パワー半導体素子搭載工程)。図9に示すように、セラミック基板2の導体層22に接合されたパワー半導体素子1の主電極11に、クラッドリボン3が平面的に位置決めされ、小銅層36の位置において超音波接合ツール4によって超音波印加されて接合部33を形成する(金属箔接合工程)。接合部33により、クラッドリボン3とパワー半導体素子1の主電極11とが接合される。金属箔接合工程は、クラッドリボン3を平面的にパワー半導体素子1の主電極11の上に接合する工程である。   A method for manufacturing the power module 50 of the second embodiment will be described with reference to FIGS. 7 and 9 to 11. 9, FIG. 10 and FIG. 11 are diagrams showing a manufacturing process of the power module of FIG. The power module 50 according to the second embodiment becomes the final shape shown in FIG. 7 through the intermediate state shown in FIGS. 9, 10, and 11. The power semiconductor element 1 is joined to the conductor layer 22 of the ceramic substrate 2 with solder 5 (power semiconductor element mounting step). As shown in FIG. 9, the clad ribbon 3 is planarly positioned on the main electrode 11 of the power semiconductor element 1 bonded to the conductor layer 22 of the ceramic substrate 2, and the ultrasonic bonding tool 4 is positioned at the position of the small copper layer 36. Is applied with ultrasonic waves to form the joint 33 (metal foil joining step). The clad ribbon 3 and the main electrode 11 of the power semiconductor element 1 are joined by the joining portion 33. The metal foil joining process is a process of joining the clad ribbon 3 on the main electrode 11 of the power semiconductor element 1 in a plane.

図10に示すように、カッター6を用いて、小銅層36が無い部分におけるアルミ層32の途中で止めて引きちぎり、図11のように、パワー半導体素子1の上でクラッドリボン3を切断する(金属箔切断工程)。なお、カッター6は機械式のものを含む。最後に、図7のように、開口部71を有する電極板7を搭載し、開口部71を用いてはんだ8を供給して、クラッドリボン3と電極板7とのはんだ付けを行う(電極板接合工程)。   As shown in FIG. 10, the cutter 6 is used to stop and tear the aluminum layer 32 in the portion where the small copper layer 36 is not present, and the clad ribbon 3 is cut on the power semiconductor element 1 as shown in FIG. (Metal foil cutting step). The cutter 6 includes a mechanical type. Finally, as shown in FIG. 7, the electrode plate 7 having the opening 71 is mounted, the solder 8 is supplied through the opening 71, and the clad ribbon 3 and the electrode plate 7 are soldered (electrode plate). Joining process).

実施の形態2のパワーモジュール50は、実施の形態1と同様の効果が得られる。実施の形態2のパワーモジュール50は、銅パターン35が複数の小銅層36に分割されているため、金属箔切断工程において柔軟なアルミ層32のみの部分で切断することで、パワー半導体素子1へのダメージを実施の形態1に比べて軽減できる。また、電極板7が複数の開口部71を有しているので、はんだ8が複数の開口部71から供給でき、電極板7に対して均等にはんだ接合部が形成され、はんだが一箇所に集中することがなく、不均等なはんだによる電流分布が発生することを抑制できる。   The power module 50 of the second embodiment can obtain the same effects as those of the first embodiment. In the power module 50 of the second embodiment, since the copper pattern 35 is divided into a plurality of small copper layers 36, the power semiconductor element 1 is cut by cutting only the flexible aluminum layer 32 in the metal foil cutting step. Can be reduced as compared with the first embodiment. Further, since the electrode plate 7 has a plurality of openings 71, the solder 8 can be supplied from the plurality of openings 71, and a solder joint is formed uniformly with respect to the electrode plate 7, so that the solder is in one place. It is possible to suppress the occurrence of current distribution due to uneven soldering without being concentrated.

ここでは、クラッドリボン3として、所定の厚さのアルミ層32と銅パターン35のクラッドリボンを用いたが、アルミと同等の柔軟性を有するその他の金属(マグネシウム、錫、インジウム)と、銅以外のニッケルなどのはんだ付け性に優れた金属の組み合わせであっても同等の効果が得られる。   Here, a clad ribbon having a predetermined thickness of an aluminum layer 32 and a copper pattern 35 is used as the clad ribbon 3, but other metals (magnesium, tin, indium) having the same flexibility as aluminum and other than copper are used. Even if it is a combination of metals having excellent solderability such as nickel, the same effect can be obtained.

クラッドリボン3の厚さについては、アルミ層32は0.05mm以上あればカッター6の寸止めなど、パワー半導体素子1の主電極11を傷付けない切断が可能であり、1mm程度の厚さまでであれば良好な超音波接合と切断が可能である。一方の銅パターン35については、0.001mm以上あれば通常のはんだ付けに対しては拡散しきらずに残存することが可能である。また、アルミ層32は、0.2mm以下であれば超音波接合とパワー半導体素子1の上での切断が可能である。アルミ層32と銅パターン35の厚さの比率については、1:1よりも、銅パターン35がアルミ層32より薄い方が、超音波接合が容易であると考えられる。   Regarding the thickness of the clad ribbon 3, if the aluminum layer 32 is 0.05 mm or more, it can be cut without damaging the main electrode 11 of the power semiconductor element 1, such as sizing the cutter 6, and can be up to about 1 mm thick. Good ultrasonic bonding and cutting are possible. On the other hand, if the copper pattern 35 is 0.001 mm or more, the copper pattern 35 can remain without being diffused with respect to normal soldering. The aluminum layer 32 can be ultrasonically bonded and cut on the power semiconductor element 1 as long as it is 0.2 mm or less. Regarding the thickness ratio between the aluminum layer 32 and the copper pattern 35, it is considered that ultrasonic bonding is easier when the copper pattern 35 is thinner than the aluminum layer 32, rather than 1: 1.

ここでは、カッター6によってアルミ層32の途中まで切断して、アルミ層32を引きちぎる工程としたが、アルミ層32の表層のみを切断しても同様にクラッドリボン3の切断が可能であり、パワー半導体素子1へのダメージを軽減することが可能となる。超音波接合ツール4を複数個所に当てて、接合部33を複数個設けたが、複数の小銅層36を一度に覆う面積の広い超音波接合ツール4により、複数の小銅層36の下部分を一度に接合しても同様の効果が得られる。また、ここでは超音波接合箇所の上方に開口部71を有する電極板7を用いたが、それらの位置関係についてはそれに制限するものではない。   Here, the cutter 6 cuts the aluminum layer 32 halfway and tears the aluminum layer 32. However, the clad ribbon 3 can be similarly cut even if only the surface layer of the aluminum layer 32 is cut. It is possible to reduce damage to the semiconductor element 1. The ultrasonic bonding tool 4 is applied to a plurality of locations, and a plurality of bonding portions 33 are provided. However, the ultrasonic bonding tool 4 having a large area covering the plurality of small copper layers 36 at a time can be used under the plurality of small copper layers 36. The same effect can be obtained even if the parts are joined at once. Moreover, although the electrode plate 7 having the opening 71 above the ultrasonic bonding location is used here, the positional relationship thereof is not limited thereto.

実施の形態3.
図12は本発明の実施の形態3によるパワーモジュールの断面模式図であり、図13は図12のパワーモジュールの製造過程を示す図である。実施の形態2では、銅パターン35上に超音波接合ツール4を当てて接合しているが、図13に示すように、実施の形態3のパワーモジュール50は、小銅層36をよけて、小銅層36の隙間部分である接合の容易なアルミ層32の部分において接合を行うことで、銅パターン35の変形を抑制することが可能となる。また、実施の形態3のパワーモジュール50は、銅パターン35の変形が抑制されることで、電極板接合工程におけて、銅パターン35の変形に伴うはんだ付けの不良の発生を抑制することができる。なお、図13では、クラッドリボン3の右側を省略している。
Embodiment 3 FIG.
FIG. 12 is a schematic cross-sectional view of a power module according to Embodiment 3 of the present invention, and FIG. 13 is a diagram showing a manufacturing process of the power module of FIG. In the second embodiment, the ultrasonic bonding tool 4 is applied on the copper pattern 35 and bonded. However, as shown in FIG. 13, the power module 50 of the third embodiment avoids the small copper layer 36. It is possible to suppress deformation of the copper pattern 35 by performing bonding at the portion of the aluminum layer 32 that is easily bonded, which is a gap portion of the small copper layer 36. In addition, the power module 50 according to the third embodiment can suppress the occurrence of soldering defects due to the deformation of the copper pattern 35 in the electrode plate joining step by suppressing the deformation of the copper pattern 35. it can. In FIG. 13, the right side of the clad ribbon 3 is omitted.

実施の形態4.
図14は本発明の実施の形態4によるパワーモジュールの断面模式図であり、図15は図14のパワーモジュールの製造過程を示す図である。実施の形態4のパワーモジュール50は、そのクラッドリボン3が小銅層36の隙間部分にV字状の溝37を有する点で、実施の形態2とは異なる。実施の形態4のパワーモジュール50は、そのクラッドリボン3が、複数の小銅層36に分割された銅パターン35と、小銅層36の隙間部分にV字状の溝37を有する例である。図14、15に示すように、実施の形態4のパワーモジュール50は、クラッドリボン3の小銅層36のない部分にあらかじめV字状の溝37を施すことにより、クラッドリボン3をパワー半導体素子1の主電極11に接合後に、適切な力で引っ張るだけでカッター6を用いずに切断でき、カッター6によるパワー半導体素子1へのダメージを回避することが可能となる。
Embodiment 4 FIG.
14 is a schematic cross-sectional view of a power module according to Embodiment 4 of the present invention, and FIG. 15 is a diagram showing a manufacturing process of the power module of FIG. The power module 50 of the fourth embodiment is different from that of the second embodiment in that the clad ribbon 3 has a V-shaped groove 37 in the gap portion of the small copper layer 36. The power module 50 of the fourth embodiment is an example in which the clad ribbon 3 has a copper pattern 35 divided into a plurality of small copper layers 36 and a V-shaped groove 37 in a gap portion between the small copper layers 36. . As shown in FIGS. 14 and 15, the power module 50 according to the fourth embodiment is configured so that the clad ribbon 3 is formed into a power semiconductor element by providing a V-shaped groove 37 in advance on a portion of the clad ribbon 3 where the small copper layer 36 is not present. After joining to one main electrode 11, it can be cut without using the cutter 6 simply by pulling with an appropriate force, and damage to the power semiconductor element 1 by the cutter 6 can be avoided.

なお、実施の形態3と同様に、実施の形態4のパワーモジュール50は、小銅層36をよけて、小銅層36の隙間部分である接合の容易なアルミ層32の部分において接合を行うことで、銅パターン35の変形を抑制することが可能となる。また、銅パターン35の変形が抑制されることで、電極板接合工程におけて、銅パターン35の変形に伴うはんだ付けの不良の発生を抑制することができる。   Similar to the third embodiment, the power module 50 according to the fourth embodiment avoids the small copper layer 36 and joins at the portion of the aluminum layer 32 that is easily joined, which is a gap portion of the small copper layer 36. By doing so, deformation of the copper pattern 35 can be suppressed. In addition, by suppressing the deformation of the copper pattern 35, it is possible to suppress the occurrence of soldering defects accompanying the deformation of the copper pattern 35 in the electrode plate bonding step.

なお、本発明は、その発明の範囲内において、各実施の形態を組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。   It should be noted that the present invention can be combined with each other within the scope of the invention, and each embodiment can be modified or omitted as appropriate.

1…パワー半導体素子、2…セラミック基板、3…クラッドリボン(金属箔)、7…電極板、8…はんだ、11…主電極、31…銅層、32…アルミ層、33…接合部、35…銅パターン、36…小銅層、37…溝、50…パワーモジュール、71…開口部。   DESCRIPTION OF SYMBOLS 1 ... Power semiconductor element, 2 ... Ceramic substrate, 3 ... Cladding ribbon (metal foil), 7 ... Electrode board, 8 ... Solder, 11 ... Main electrode, 31 ... Copper layer, 32 ... Aluminum layer, 33 ... Joint part, 35 ... Copper pattern, 36 ... Small copper layer, 37 ... Groove, 50 ... Power module, 71 ... Opening.

Claims (12)

絶縁基板に搭載されたパワー半導体素子と、前記パワー半導体素子の上方に配置された、複数の開口部を有する電極板と、前記パワー半導体素子の主電極と前記電極板との間に配置された金属箔を備えたパワーモジュールであって、
前記金属箔は、
平板状で柔軟性を有する第1の金属層と、
前記電極板に対して接合性が高くかつ複数の小金属層に分割されており、前記第1の金属層の表面に配置された平板状の第2の金属層と、を有しており、
前記金属箔は、前記第1の金属層の裏面が前記主電極に超音波接合され、
前記電極板は、複数の前記開口部がそれぞれ複数の前記小金属層の上方になるように前記パワー半導体素子の前記主電極の上方に配置されており
前記電極板は、前記金属箔の裏面と反対側の金属箔表面であって、複数の前記小金属層の表面及び前記第1の金属層における前記小金属層が配置されていない表面である金属箔表面に対向する当該電極板の裏面と、前記開口部の側面とが、接合材により前記金属箔表面に接合されたことを特徴とするパワーモジュール。
A power semiconductor element mounted on an insulating substrate, an electrode plate having a plurality of openings disposed above the power semiconductor element, and disposed between the main electrode and the electrode plate of the power semiconductor element A power module with metal foil,
The metal foil is
A first metal layer that is flat and flexible;
A flat second metal layer disposed on the surface of the first metal layer, having high bondability to the electrode plate and divided into a plurality of small metal layers;
In the metal foil, the back surface of the first metal layer is ultrasonically bonded to the main electrode,
The electrode plate is disposed above the main electrode of the power semiconductor element so that the plurality of openings are respectively above the plurality of small metal layers ,
The electrode plate is a metal foil surface opposite to the back surface of the metal foil, and is a metal surface on which the small metal layers in the plurality of small metal layers and the first metal layer are not disposed. A power module , wherein a back surface of the electrode plate facing the foil surface and a side surface of the opening are bonded to the metal foil surface by a bonding material.
前記第2の金属層は、その厚さが前記第1の金属層よりも薄いことを特徴とする請求項記載のパワーモジュール。 Said second metal layer, the power module according to claim 1, wherein the thickness is equal to or thinner than the first metal layer. 前記金属箔は、前記小金属層が配置された領域における裏面が前記主電極に超音波接合されたことを特徴とする請求項1または2に記載のパワーモジュール。 The metal foil, the power module according to claim 1 or 2, characterized in that the rear surface of the small metal layer is disposed region is ultrasonically bonded to said main electrode. 前記金属箔は、前記小金属層が配置されていない隙間領域における裏面が前記主電極に超音波接合されたことを特徴とする請求項1または2に記載のパワーモジュール。 The power module according to claim 1 or 2, wherein the metal foil is ultrasonically bonded to the main electrode at a back surface in a gap region where the small metal layer is not disposed. 前記金属箔は、前記小金属層が配置されていない隙間領域において、溝を有することを特徴とする請求項からのいずれか1項に記載のパワーモジュール。 The metal foil, the in the gap region in which the small metal layer is not disposed, the power module according to claim 1, any one of 4, characterized in that it comprises a groove. 前記パワー半導体素子は、ワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項1からのいずれか1項に記載のパワーモジュール。 The power module according to any one of claims 1 to 5 , wherein the power semiconductor element is formed of a wide band gap semiconductor material. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム系材料、またはダイヤモンドのうちのいずれかであることを特徴とする請求項記載のパワーモジュール。 The power module according to claim 6, wherein the wide band gap semiconductor material is any one of silicon carbide, a gallium nitride-based material, and diamond. 絶縁基板に搭載されたパワー半導体素子と、前記パワー半導体素子の上方に配置された、複数の開口部を有する電極板と、前記パワー半導体素子の主電極と前記電極板との間に配置された平板状の金属箔を備えたパワーモジュールを製造するパワーモジュールの製造方法であって、
前記金属箔は、
平板状で柔軟性を有する第1の金属層と、
前記電極板に対して接合性が高くかつ複数の小金属層に分割されており、前記第1の金属層の表面に配置された平板状の第2の金属層と、を有しており、
前記パワー半導体素子を前記絶縁基板に搭載するパワー半導体素子搭載工程と、
前記主電極よりも長い前記金属箔を、前記パワー半導体素子の前記主電極に対して平面的に配置すると共に、当該金属箔の裏面が前記主電極に超音波接合された接合部を形成する金属箔接合工程と、
前記金属箔を、前記パワー半導体素子の上方で、前記小金属層が配置されていない隙間領域において切断する金属箔切断工程と、
前記電極板を、複数の前記開口部がそれぞれ複数の前記小金属層の上方になるように、かつ前記パワー半導体素子の前記主電極の上方に配置されるように、前記金属箔の裏面と反対側である金属箔表面に搭載し、複数の前記開口部から接合材を供給し、
複数の前記小金属層の表面及び前記第1の金属層における前記小金属層が配置されていない表面である前記金属箔表面に対向する前記電極板の裏面と、前記開口部の側面とを、前記接合材により前記金属箔表面に接合する電極板接合工程と、を含むことを特徴とするパワーモジュールの製造方法。
A power semiconductor element mounted on an insulating substrate, an electrode plate having a plurality of openings disposed above the power semiconductor element, and disposed between the main electrode and the electrode plate of the power semiconductor element A power module manufacturing method for manufacturing a power module having a flat metal foil,
The metal foil is
A first metal layer that is flat and flexible;
A flat second metal layer disposed on the surface of the first metal layer, having high bondability to the electrode plate and divided into a plurality of small metal layers;
A power semiconductor element mounting step of mounting the power semiconductor element on the insulating substrate;
The metal that forms the joint in which the metal foil that is longer than the main electrode is disposed in a plane with respect to the main electrode of the power semiconductor element and the back surface of the metal foil is ultrasonically bonded to the main electrode A foil joining process;
Cutting the metal foil above the power semiconductor element in a gap region where the small metal layer is not disposed ; and
The electrode plate is opposite to the back surface of the metal foil such that the plurality of openings are respectively disposed above the plurality of small metal layers and above the main electrode of the power semiconductor element. Mounted on the metal foil surface that is the side, supplying the bonding material from the plurality of openings,
The back surface of the electrode plate facing the metal foil surface, which is the surface of the plurality of small metal layers and the surface where the small metal layer in the first metal layer is not disposed, and the side surface of the opening, method of manufacturing a power module characterized in that it comprises a, and the electrode plate bonding step of bonding to the metal foil surface by the bonding material.
記金属箔は、前記小金属層が配置されていない隙間領域において、溝を有し、
前記金属箔切断工程は、前記金属箔を前記溝において切断することを特徴とする請求項記載のパワーモジュールの製造方法。
Before Symbol metal foil, the in the gap region in which the small metal layer is not disposed, it has a groove,
The method for manufacturing a power module according to claim 8 , wherein the metal foil cutting step cuts the metal foil in the groove.
前記金属箔接合工程において、前記小金属層が配置された領域における前記金属箔の裏面が、前記主電極に超音波接合された接合部を形成することを特徴とする請求項またはに記載のパワーモジュールの製造方法。 In the metal foil bonding step, the back surface of the metal foil in the area where the small metal layer is arranged, according to claim 8 or 9, characterized in that to form a joint that is ultrasonically bonded to said main electrode Method of manufacturing the power module. 前記金属箔接合工程において、前記小金属層が配置されていない隙間領域における前記金属箔の裏面が、前記主電極に超音波接合された接合部を形成することを特徴とする請求項またはに記載のパワーモジュールの製造方法。 In the metal foil bonding step, the back surface of the metal foil in the gap region in which the small metal layer is not disposed, according to claim 8, characterized in that to form a joint that is ultrasonically bonded to said main electrode or 9 The manufacturing method of the power module as described in 2. 絶縁基板に搭載されたパワー半導体素子と、前記パワー半導体素子の上方に配置された電極板と、前記パワー半導体素子の主電極と前記電極板との間に配置された平板状の金属箔を備えたパワーモジュールを製造するパワーモジュールの製造方法であって、
前記パワー半導体素子を前記絶縁基板に搭載するパワー半導体素子搭載工程と、
前記主電極よりも長い前記金属箔を、前記パワー半導体素子の前記主電極に対して平面的に配置すると共に、当該金属箔の裏面が前記主電極に超音波接合された接合部を形成する金属箔接合工程と、
前記金属箔を、前記パワー半導体素子の上方で切断する金属箔切断工程と、
前記電極板を前記金属箔の裏面と反対側である表面に搭載し、前記金属箔の表面に接合材により接合する電極板接合工程と、を含むことを特徴とするパワーモジュールの製造方法。
A power semiconductor element mounted on an insulating substrate; an electrode plate disposed above the power semiconductor element; and a flat metal foil disposed between the main electrode of the power semiconductor element and the electrode plate. A power module manufacturing method for manufacturing a power module comprising:
A power semiconductor element mounting step of mounting the power semiconductor element on the insulating substrate;
The metal that forms the joint in which the metal foil that is longer than the main electrode is disposed in a plane with respect to the main electrode of the power semiconductor element and the back surface of the metal foil is ultrasonically bonded to the main electrode A foil joining process;
A metal foil cutting step of cutting the metal foil above the power semiconductor element;
A method of manufacturing a power module, comprising: an electrode plate bonding step of mounting the electrode plate on a surface opposite to the back surface of the metal foil and bonding the electrode plate to the surface of the metal foil with a bonding material.
JP2014015100A 2014-01-30 2014-01-30 Power module and method for manufacturing power module Active JP6129090B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014015100A JP6129090B2 (en) 2014-01-30 2014-01-30 Power module and method for manufacturing power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014015100A JP6129090B2 (en) 2014-01-30 2014-01-30 Power module and method for manufacturing power module

Publications (2)

Publication Number Publication Date
JP2015142063A JP2015142063A (en) 2015-08-03
JP6129090B2 true JP6129090B2 (en) 2017-05-17

Family

ID=53772224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014015100A Active JP6129090B2 (en) 2014-01-30 2014-01-30 Power module and method for manufacturing power module

Country Status (1)

Country Link
JP (1) JP6129090B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6569558B2 (en) * 2016-02-19 2019-09-04 株式会社村田製作所 module
JP6759784B2 (en) 2016-07-12 2020-09-23 三菱電機株式会社 Semiconductor module
JP6573005B1 (en) * 2018-07-04 2019-09-11 富士電機株式会社 Semiconductor device
DE112021007830T5 (en) * 2021-06-14 2024-04-04 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND POWER CONVERTER DEVICE

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117825A (en) * 2006-11-01 2008-05-22 Toshiba Corp Power semiconductor device
JP2008227286A (en) * 2007-03-14 2008-09-25 Sanyo Electric Co Ltd Semiconductor device and method of manufacturing the same
JP2012069640A (en) * 2010-09-22 2012-04-05 Toshiba Corp Semiconductor device and power semiconductor device
WO2012053131A1 (en) * 2010-10-18 2012-04-26 パナソニック株式会社 Semiconductor device, and manufacturing method for same
JP5800778B2 (en) * 2011-11-25 2015-10-28 三菱電機株式会社 Bonding method and semiconductor device manufacturing method
JP6084367B2 (en) * 2012-04-06 2017-02-22 株式会社 日立パワーデバイス Semiconductor device

Also Published As

Publication number Publication date
JP2015142063A (en) 2015-08-03

Similar Documents

Publication Publication Date Title
JP6320556B2 (en) Power module
JP5542567B2 (en) Semiconductor device
JP6433590B2 (en) Power semiconductor device manufacturing method and power semiconductor device
JP6129090B2 (en) Power module and method for manufacturing power module
JP5916651B2 (en) Method for manufacturing power semiconductor device
JP2007109880A (en) Semiconductor device
JP2015126168A (en) Power module
JP2015090965A (en) Semiconductor device
JP2017034152A (en) Power semiconductor device
JP2010097963A (en) Circuit board and method for manufacturing the same, and electronic component module
WO2014021077A1 (en) Multilayer substrate and power module using multilayer substrate
JP2017135183A (en) Semiconductor device
JP6116452B2 (en) Power semiconductor device manufacturing method, power semiconductor device, and power conversion device
JP5368357B2 (en) Electrode member and semiconductor device using the same
JP2015144169A (en) semiconductor module
JP2009147123A (en) Semiconductor device, and manufacturing method therefor
JP2006196765A (en) Semiconductor device
JP5363361B2 (en) Semiconductor device and manufacturing method thereof
JP2007150342A (en) Semiconductor device and its manufacturing method
JP6317178B2 (en) Circuit board and electronic device
JP6367701B2 (en) Circuit board and manufacturing method thereof
JP5418654B2 (en) Semiconductor device
JP7230419B2 (en) Semiconductor device, method for manufacturing semiconductor device
JP6201297B2 (en) Power module substrate with copper plate and method for manufacturing power module substrate with copper plate
JP2014187180A (en) Assembly for semiconductor device, substrate for power module and power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R151 Written notification of patent or utility model registration

Ref document number: 6129090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250