JP2017168635A - Substrate for power module and manufacturing method of power module - Google Patents
Substrate for power module and manufacturing method of power module Download PDFInfo
- Publication number
- JP2017168635A JP2017168635A JP2016052609A JP2016052609A JP2017168635A JP 2017168635 A JP2017168635 A JP 2017168635A JP 2016052609 A JP2016052609 A JP 2016052609A JP 2016052609 A JP2016052609 A JP 2016052609A JP 2017168635 A JP2017168635 A JP 2017168635A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- copper plating
- circuit layer
- plating film
- power module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Abstract
Description
本発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板及びそのパワーモジュール用基板を用いたパワーモジュールの製造方法に関する。 The present invention relates to a power module substrate used in a semiconductor device that controls a large current and a high voltage, and a method of manufacturing a power module using the power module substrate.
従来のパワーモジュール基板として、セラミックス基板の一方の面にアルミニウム又はアルミニウム合金からなる回路層が積層状態に接合されるとともに、他方の面にアルミニウム又はアルミニウム合金からなる金属層が積層状態に接合されたものが知られている。また、このパワーモジュール用基板の金属層に放熱板が接合され、回路層の上に半導体素子がはんだ付けされ、パワーモジュールが製造される。 As a conventional power module substrate, a circuit layer made of aluminum or an aluminum alloy is joined in a laminated state on one surface of a ceramic substrate, and a metal layer made of aluminum or an aluminum alloy is joined in a laminated state on the other surface Things are known. Further, a heat radiating plate is bonded to the metal layer of the power module substrate, and a semiconductor element is soldered on the circuit layer to manufacture a power module.
この種のパワーモジュール用基板においては、はんだ濡れ性を向上させて半導体素子との接合性を高めるために、例えば特許文献１に開示されるように、回路層の表面にニッケルめっき膜が形成され、そのニッケルめっき膜の上にはんだを介して半導体素子が接合される。 In this type of power module substrate, a nickel plating film is formed on the surface of the circuit layer, for example, as disclosed in Patent Document 1, in order to improve the solder wettability and enhance the bondability with the semiconductor element. The semiconductor element is bonded onto the nickel plating film via solder.
しかしながら、パワーモジュールに熱負荷が作用すると、回路層、ニッケルめっき膜、はんだ層の素材間の熱膨張係数の差等によりニッケルめっき膜にクラックが生じて、そのクラックがはんだ層に至り、熱抵抗が上昇するおそれがあった。
そこで、特許文献２では、回路層の表面を銅層により構成し、かつはんだ層の結晶粒径を制御するとともに、はんだ層にニッケルを含有させることにより、クラックを防止するようにしている。
この特許文献２開示の方法によりクラックは防止できるが、半導体素子をはんだ付けする際に、その半導体素子の搭載領域以外の表面にはんだが流れないようにレジスト層を形成しておく必要があり、はんだ付け工程が煩雑になり易い。
However, when a thermal load is applied to the power module, a crack occurs in the nickel plating film due to the difference in thermal expansion coefficient between the materials of the circuit layer, nickel plating film, and solder layer, and the crack reaches the solder layer. Could rise.
Therefore, in Patent Document 2, the surface of the circuit layer is made of a copper layer, the crystal grain size of the solder layer is controlled, and the solder layer contains nickel to prevent cracks.
Although cracking can be prevented by the method disclosed in Patent Document 2, when soldering a semiconductor element, it is necessary to form a resist layer so that the solder does not flow on the surface other than the mounting area of the semiconductor element. The soldering process tends to be complicated.
本発明は、このような事情に鑑みてなされたもので、クラックの発生を防止するとともに、レジスト層を形成することなく半導体素子のはんだ付けを可能にすることを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to prevent the occurrence of cracks and to enable soldering of a semiconductor element without forming a resist layer.
本発明のパワーモジュール用基板は、セラミックス基板と、その一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層と、この回路層の半導体素子搭載予定領域に部分的に形成された銅めっき膜とを有し、前記銅めっき膜の周囲には前記回路層の表面が露出している。 The power module substrate of the present invention is partially formed in a ceramic substrate, a circuit layer made of aluminum or an aluminum alloy bonded in a laminated state on one surface side thereof, and a semiconductor element mounting region of the circuit layer. The surface of the circuit layer is exposed around the copper plating film.
このパワーモジュール用基板では、回路層上の銅めっき膜の上にはんだ層を形成することにより、ニッケルめっき層において生じていた熱負荷によるクラック発生を防止することができる。
また、銅めっき膜は回路層上に部分的に形成され、周囲の回路層表面（アルミニウム面）が露出しており、このアルミニウムははんだとの濡れ性が低いので、銅めっき膜の上にはんだを介して半導体素子を接合する際に、溶融したはんだが銅めっき膜の周縁でアルミニウム面上に濡れ広がることがない。したがって、レジスト層を形成することなくはんだ付けすることができ、所望の量のはんだにより半導体素子を正確な位置に確実に固定することができる。
また、半導体素子を搭載したパワーモジュールをモールド樹脂により封止する場合、回路層のアルミニウム露出面が樹脂との密着性が高く、モールド樹脂の剥離を防止して、半導体素子を有効に保護することができる。
In this power module substrate, by forming a solder layer on the copper plating film on the circuit layer, it is possible to prevent the occurrence of cracks due to the thermal load generated in the nickel plating layer.
Also, the copper plating film is partially formed on the circuit layer, and the surface of the surrounding circuit layer (aluminum surface) is exposed. Since this aluminum has low wettability with solder, the copper plating film is soldered on the copper plating film. When the semiconductor element is joined via the solder, the melted solder does not spread on the aluminum surface at the periphery of the copper plating film. Therefore, soldering can be performed without forming a resist layer, and the semiconductor element can be securely fixed at an accurate position by a desired amount of solder.
Also, when a power module with a semiconductor element mounted is sealed with a mold resin, the exposed aluminum surface of the circuit layer has high adhesion to the resin, preventing the mold resin from peeling off and effectively protecting the semiconductor element. Can do.
本発明のパワーモジュール用基板において、前記銅めっき膜の平面積は、搭載される半導体素子の接合面の面積に対して２０％以上４５％以下の差で大きい面積であるとよい。 In the power module substrate of the present invention, the plane area of the copper plating film may be a large area with a difference of 20% or more and 45% or less with respect to the area of the bonding surface of the mounted semiconductor element.
前述したように、銅めっき膜が部分的に形成され、その周囲のアルミニウム面がはんだの濡れ広がりを防止して、正確な位置にはんだ付けすることができるので、銅めっき膜の平面積を半導体素子の接合面の面積より２０％以上４５％以下大きく設定しておくことにより、銅めっき膜と半導体素子との間のはんだ層に、適切な形状のフィレットを形成することができ、さらに接合を良好にすることができる。２０％未満の場合には、適切な形状のフィレットを形成できず、はんだ接合が不良となるおそれがある。４５％を超えた場合、はんだ接合の際に、はんだ飛び等が生じる可能性があり、はんだが余分な銅めっき膜部分に付着し、パワーモジュールの故障原因となるおそれがある。 As described above, the copper plating film is partially formed, and the surrounding aluminum surface prevents the solder from spreading and can be soldered to an accurate position. By setting the area 20% to 45% larger than the area of the bonding surface of the element, a fillet with an appropriate shape can be formed in the solder layer between the copper plating film and the semiconductor element, and further bonding Can be good. If it is less than 20%, a fillet having an appropriate shape cannot be formed, and solder bonding may be defective. If it exceeds 45%, solder jumping or the like may occur at the time of solder joining, and the solder may adhere to an excessive copper plating film portion, which may cause a failure of the power module.
本発明のパワーモジュールの製造方法は、セラミックス基板の一方の面側に積層状態に接合されたアルミニウム又はアルミニウム合金からなる回路層の半導体素子搭載予定領域に、前記半導体素子搭載予定領域の周囲の前記回路層の表面を露出させた状態として、無電解めっきにより部分的に銅めっき膜を形成した後、前記銅めっき膜の上に半導体素子をはんだ付けする。 The method for manufacturing a power module according to the present invention provides a semiconductor element mounting planned area of a circuit layer made of aluminum or an aluminum alloy bonded in a laminated state on one surface side of a ceramic substrate, and the surroundings of the semiconductor element mounting planned area After the surface of the circuit layer is exposed, a copper plating film is partially formed by electroless plating, and then a semiconductor element is soldered on the copper plating film.
本発明によれば、銅めっき膜の上にはんだ層が形成されるので、熱負荷によるクラック発生を防止することができるとともに、回路層上の部分的な銅めっき膜の上に半導体素子がはんだ付けされるので、周囲のアルミニウム面によりはんだの濡れ広がりを防止することができ、レジスト層を形成することなくはんだ付けすることができ、所望の量のはんだにより半導体素子を正確な位置に確実に固定することができる。 According to the present invention, since the solder layer is formed on the copper plating film, it is possible to prevent the occurrence of cracks due to thermal load, and the semiconductor element is soldered onto the partial copper plating film on the circuit layer. Therefore, it is possible to prevent the solder from spreading by the surrounding aluminum surface, soldering can be performed without forming a resist layer, and the semiconductor element can be accurately positioned by a desired amount of solder. Can be fixed.
以下、本発明の実施形態について説明する。
図１は、一実施形態のパワーモジュール用基板１を有するパワーモジュール１０を示しており、このパワーモジュール１０は、セラミックス基板２の一方の面に回路層３、他方の面に金属層４が積層状態に接合されたパワーモジュール用基板１と、このパワーモジュール用基板１の回路層３の上に搭載された半導体素子１１と、金属層４に接合された放熱板１２とを有している。回路層３は、その表面の一部に銅めっき膜５が形成され、この銅めっき膜５の上に半導体素子１１がはんだ層１３によって固定されている。
Hereinafter, embodiments of the present invention will be described.
FIG. 1 shows a power module 10 having a power module substrate 1 according to an embodiment, in which a circuit layer 3 is laminated on one surface of a ceramic substrate 2 and a metal layer 4 is laminated on the other surface. It has a power module substrate 1 bonded in a state, a semiconductor element 11 mounted on the circuit layer 3 of the power module substrate 1, and a heat dissipation plate 12 bonded to the metal layer 4. The circuit layer 3 has a copper plating film 5 formed on a part of its surface, and a semiconductor element 11 is fixed on the copper plating film 5 by a solder layer 13.
セラミックス基板２は、回路層３と金属層４との間の電気的接続を防止する絶縁体であって、ＡｌＮ（窒化アルミニウム）、Ｓｉ３Ｎ４（窒化珪素）、Ａｌ２Ｏ３（アルミナ）等のセラミックス材料により矩形状に形成され、例えば０．２ｍｍ〜１ｍｍの厚みとされる。
回路層３及び金属層４は、純度９６．００質量％以上の純アルミニウム又はアルミニウム合金により形成され、例えば０．１ｍｍ〜５ｍｍの厚みとされ、通常はセラミックス基板２より小さい矩形状に形成される。これら回路層３及び金属層４は、セラミックス基板２に、Ａｌ−Ｓｉ系、Ａｌ−Ｇｅ系、Ａｌ−Ｃｕ系、Ａｌ−Ｍｇ系またはＡｌ−Ｍｎ系等の合金のろう材により、ろう付け接合される。
なお、金属層４としてはアルミニウム又はアルミニウム合金以外にも、銅又は銅合金によって形成してもよい。また、セラミックス基板２にアルミニウム又はその合金あるいは銅又はその合金からなる中間層を接合し、その中間層の上に回路層３や金属層４を接合してもよい。
The ceramic substrate 2 is an insulator that prevents electrical connection between the circuit layer 3 and the metal layer 4, and includes AlN (aluminum nitride), Si 3 N 4 (silicon nitride), and Al 2 O 3 (alumina). It is formed in a rectangular shape with a ceramic material such as, for example, and has a thickness of 0.2 mm to 1 mm.
The circuit layer 3 and the metal layer 4 are made of pure aluminum or aluminum alloy having a purity of 96.00% by mass or more, and have a thickness of 0.1 mm to 5 mm, for example, and are usually formed in a rectangular shape smaller than the ceramic substrate 2. . The circuit layer 3 and the metal layer 4 are brazed and bonded to the ceramic substrate 2 with a brazing material such as an Al—Si, Al—Ge, Al—Cu, Al—Mg, or Al—Mn alloy. Is done.
The metal layer 4 may be formed of copper or a copper alloy other than aluminum or an aluminum alloy. Alternatively, an intermediate layer made of aluminum or an alloy thereof or copper or an alloy thereof may be bonded to the ceramic substrate 2, and the circuit layer 3 or the metal layer 4 may be bonded on the intermediate layer.
また、これら回路層３及び金属層４は、金属板をプレス加工により所望の外形に打ち抜いたものをセラミックス基板２に接合するか、あるいは平板状のものをセラミックス基板２に接合した後に、エッチング加工により所望の外形に形成するか、いずれかの方法を採用することができる。
なお、各部材の好ましい組み合わせ例としては、セラミックス基板２が厚み０．６３５ｍｍのＡｌＮ、回路層３が厚み０．４ｍｍの純アルミニウム板（純度９９．９９質量％以上の４Ｎ‐Ａｌ）、金属層４が厚み０．４ｍｍの純アルミニウム板（純度９９．９９質量％以上の４Ｎ‐Ａｌ）である。
The circuit layer 3 and the metal layer 4 are formed by stamping a metal plate into a desired outer shape by pressing or bonding the ceramic plate to the ceramic substrate 2 or bonding a flat plate to the ceramic substrate 2 and performing etching processing. Thus, a desired outer shape can be formed, or any method can be adopted.
As a preferable combination example of each member, the ceramic substrate 2 is 0.635 mm thick AlN, the circuit layer 3 is 0.4 mm thick pure aluminum plate (4N-Al having a purity of 99.99 mass% or more), metal layer 4 is a pure aluminum plate (4N-Al having a purity of 99.99% by mass or more) having a thickness of 0.4 mm.
そして、このパワーモジュール用基板１の回路層３は所望の回路パターンを形成しており、その表面の一部の半導体素子１１が搭載される領域（半導体素子搭載領域）に、銅めっき膜５が形成されている。この銅めっき膜５は、後述するように無電解めっきにより、回路層３上に直接めっきされ、例えば厚さ１μｍ以上９μｍ以下に形成される。
この場合、半導体搭載領域は、搭載されるべき半導体素子１１の接合面の面積に対して２０％以上４５％以下の差で大きい面積に設定される。
The circuit layer 3 of the power module substrate 1 forms a desired circuit pattern, and the copper plating film 5 is formed in a region (semiconductor element mounting region) where a part of the semiconductor element 11 is mounted. Is formed. As will be described later, the copper plating film 5 is directly plated on the circuit layer 3 by electroless plating, and is formed to have a thickness of 1 μm to 9 μm, for example.
In this case, the semiconductor mounting region is set to a large area with a difference of 20% to 45% with respect to the area of the bonding surface of the semiconductor element 11 to be mounted.
次に、このパワーモジュール用基板１及びパワーモジュール１０の製造方法について説明する。
（回路層３、金属層４の形成工程）
まず、図２（ａ）に示すように、セラミックス基板２の一方の面に回路層用アルミニウム板３´、他方の面に金属層用アルミニウム板４´、その金属層用アルミニウム板４´のセラミックス基板２側とは反対面に放熱板１２´をそれぞれろう材６を介して積層し、積層体とする。ろう材６は箔の形態で用いると作業し易い。
これらの積層体を加圧装置（図示略）により積層方向に加圧した状態とし、その加圧装置ごと加熱炉（図示略）内に設置して、真空雰囲気、窒素又は不活性ガス雰囲気、還元ガス雰囲気等にて加熱することにより、ろう材６を溶融させることにより回路層用アルミニウム板３´及び金属層用アルミニウム板４´をセラミックス基板２に接合して、回路層３及び金属層４を形成するとともに、その金属層４の表面に放熱層１２を形成する。
なお、放熱板１２´も一体に接合したが、セラミックス基板２、回路層３、金属層４とは別に形成して、接合する場合もあり、また、各接合部とも同じろう材を用いてもよいし、異なるろう材を用いてもよい。
Next, a method for manufacturing the power module substrate 1 and the power module 10 will be described.
(Process for forming circuit layer 3 and metal layer 4)
First, as shown in FIG. 2A, the ceramic layer 2 has a circuit layer aluminum plate 3 'on one surface, the metal layer aluminum plate 4' on the other surface, and the metal layer aluminum plate 4 'ceramics. A heat radiating plate 12 ′ is laminated on the surface opposite to the substrate 2 side via the brazing material 6 to form a laminated body. The brazing material 6 is easy to work when used in the form of a foil.
These laminates are pressed in the laminating direction by a pressurizing device (not shown), and the pressurizing device is installed in a heating furnace (not shown) to form a vacuum atmosphere, nitrogen or inert gas atmosphere, reduction By heating the brazing material 6 by heating in a gas atmosphere or the like, the circuit layer aluminum plate 3 ′ and the metal layer aluminum plate 4 ′ are joined to the ceramic substrate 2, and the circuit layer 3 and the metal layer 4 are bonded. At the same time, a heat dissipation layer 12 is formed on the surface of the metal layer 4.
Although the heat sink 12 'is also integrally joined, it may be formed separately from the ceramic substrate 2, the circuit layer 3, and the metal layer 4, and may be joined, and the same brazing material may be used for each joint. A different brazing material may be used.
（銅めっき工程）
回路層３の半導体素子搭載領域７に無電解銅めっきを施す。
この銅めっきのためのめっき浴としては、銅塩、錯化剤、還元剤等を含有する公知の無電解めっき浴を用いることができ、例えば、銅塩として硫酸銅、錯化剤として酒石酸やＥＤＴＡ、還元剤としてホルムアルデヒドが用いられ、ｐＨ調整剤が含有される。この銅めっき浴として、例えば、銅濃度が０．００５ｍｏｌ／Ｌ〜０．５ｍｏｌ／Ｌ、ｐＨが４〜９のめっき液を用いると、特にアルミニウムからなる回路層３との密着性に優れたものとなる。
そして、図２（ｂ）に示すように、回路層３の表面の半導体素子搭載領域７以外の部分をマスク２０により覆った状態とする。このマスク２０を形成した状態で無電解めっき浴に浸漬して、マスク２０から露出した部分（半導体素子搭載領域）７に銅めっき膜５を形成する。マスク２０はゴム、合成樹脂等により形成することができる。
(Copper plating process)
Electroless copper plating is applied to the semiconductor element mounting region 7 of the circuit layer 3.
As a plating bath for this copper plating, a known electroless plating bath containing a copper salt, a complexing agent, a reducing agent, etc. can be used. For example, copper sulfate as a copper salt, tartaric acid as a complexing agent, EDTA, formaldehyde is used as a reducing agent, and a pH adjuster is contained. As this copper plating bath, for example, when a plating solution having a copper concentration of 0.005 mol / L to 0.5 mol / L and a pH of 4 to 9 is used, it is particularly excellent in adhesion to the circuit layer 3 made of aluminum. It becomes.
Then, as shown in FIG. 2B, a portion other than the semiconductor element mounting region 7 on the surface of the circuit layer 3 is covered with a mask 20. The copper plating film 5 is formed on a portion (semiconductor element mounting region) 7 exposed from the mask 20 by dipping in an electroless plating bath in a state where the mask 20 is formed. The mask 20 can be formed of rubber, synthetic resin or the like.
（半導体素子搭載工程）
このようにして回路層３上に銅めっき膜５が形成されたパワーモジュール用基板１（この実施形態の場合は放熱板付パワーモジュール用基板となる）には、図２（ｃ）に示すように、その銅めっき膜５の上にはんだ材１３´を介して半導体素子１１が搭載され、加熱されることにより接合されてパワーモジュール１０が形成される。また、必要に応じて、半導体素子１１と回路層３との間がボンディングワイヤ等で接続される。
半導体素子１１を接合するはんだ材１３´は、Ｓｎ‐Ｃｕ系、Ｓｎ‐Ａｇ系、Ｓｎ‐Ａｇ‐Ｃｕ系、Ｓｎ‐Ｓｂ系、Ｚｎ‐Ａｌ系もしくはＰｂ‐Ｓｎ系等のはんだ箔が用いられる。
この場合、銅めっき膜５は、半導体素子１１の接合面の面積よりも２０％〜４５％大きい面積に形成されており、はんだ層１３は、半導体素子１１側から銅めっき膜５側に広がるように形成され、半導体素子１１の周縁部にフィレット１３ａが形成される。
(Semiconductor element mounting process)
The power module substrate 1 having the copper plating film 5 formed on the circuit layer 3 in this way (in this embodiment, the power module substrate with a heat sink) is as shown in FIG. The semiconductor element 11 is mounted on the copper plating film 5 via the solder material 13 ′, and is joined by being heated to form the power module 10. Further, the semiconductor element 11 and the circuit layer 3 are connected by a bonding wire or the like as necessary.
The solder material 13 'for joining the semiconductor element 11 is made of Sn-Cu, Sn-Ag, Sn-Ag-Cu, Sn-Sb, Zn-Al or Pb-Sn solder foil. .
In this case, the copper plating film 5 is formed in an area 20% to 45% larger than the area of the bonding surface of the semiconductor element 11, and the solder layer 13 extends from the semiconductor element 11 side to the copper plating film 5 side. The fillet 13 a is formed on the periphery of the semiconductor element 11.
このはんだ層１３を形成するはんだ材は、銅めっき膜５には濡れ広がるが、その周囲の回路層３のアルミニウム面３ａには濡れにくい。このため、はんだ層１３は、銅めっき膜５の上からはみ出すことなく、銅めっき膜５の上に正確に形成され、半導体素子１１を正確な位置に固定することができる。
また、銅めっき膜５を半導体素子１１の接合面１１ａより大きく形成しておいたので、はんだ層１３の周縁部にフィレット１３ａが好適に形成され、半導体素子１１の接合信頼性が向上する。
さらに、半導体素子１１を搭載したパワーモジュール１０は、一般にモールド樹脂により封止されるが、回路層３のアルミニウム面３ａがモールド樹脂との密着性が高く、モールド樹脂の剥離を防止して、半導体素子１１を有効に保護することができる。
したがって、このパワーモジュール１０は、長期に安定した性能を維持することができる。
The solder material that forms the solder layer 13 wets and spreads on the copper plating film 5, but hardly wets the aluminum surface 3a of the circuit layer 3 around the solder material. For this reason, the solder layer 13 is accurately formed on the copper plating film 5 without protruding from the copper plating film 5, and the semiconductor element 11 can be fixed at an accurate position.
In addition, since the copper plating film 5 is formed larger than the bonding surface 11 a of the semiconductor element 11, the fillet 13 a is suitably formed on the peripheral portion of the solder layer 13, and the bonding reliability of the semiconductor element 11 is improved.
Furthermore, the power module 10 on which the semiconductor element 11 is mounted is generally sealed with a mold resin. However, the aluminum surface 3a of the circuit layer 3 has high adhesiveness to the mold resin and prevents the mold resin from being peeled off. The element 11 can be effectively protected.
Therefore, the power module 10 can maintain stable performance for a long time.
厚み０．６３５ｍｍのＡｌＮからなるセラミックス基板の片面に、厚み０．６ｍｍの純度９９．９９質量％のアルミニウムからなる回路層を接合し、その回路層の表面の一部を除きマスクを被覆した状態で無電解銅めっきを施して、回路層の一部に厚さ５μｍの銅めっき膜を形成した。回路層の平面サイズは３５ｍｍ×３５ｍｍとし、その一部に銅めっき膜を表１に示す所定の面積で形成した。試料番号８は、回路層の全面に銅めっき膜を形成した。
銅めっき膜は、めっき面の前処理として、脱脂、デスマット処理を行った後、ジンケート処理を行った後、中性無電解銅めっき液を用いて、無電解銅めっきを行った。めっき液は銅濃度が０．０６３ｍｏｌ／Ｌ、ｐＨが７．７のめっき液を用い、液温は６０℃とした。
A state in which a circuit layer made of aluminum having a thickness of 99.99% by mass is bonded to one surface of a ceramic substrate made of AlN having a thickness of 0.635 mm, and a mask is covered except for a part of the surface of the circuit layer. Then, electroless copper plating was performed to form a copper plating film having a thickness of 5 μm on a part of the circuit layer. The planar size of the circuit layer was 35 mm × 35 mm, and a copper plating film was formed in a predetermined area shown in Table 1 on a part thereof. In sample number 8, a copper plating film was formed on the entire surface of the circuit layer.
The copper plating film was subjected to degreasing and desmut treatment as a pretreatment of the plating surface, followed by zincate treatment and then electroless copper plating using a neutral electroless copper plating solution. As the plating solution, a plating solution having a copper concentration of 0.063 mol / L and a pH of 7.7 was used, and the solution temperature was 60 ° C.
そして、その銅めっき膜の上に半導体素子をはんだ付けした。半導体素子は、その接合面積を８ｍｍ×８ｍｍとし、はんだには、９．６ｍｍ×９．６ｍｍで厚さ０．１５ｍｍのＳｎ−Ａｇはんだ箔を用いた。
半導体素子をはんだ付けした後、フィレットの有無を目視観察した。
また、−４０℃に５分、１２５℃に５分の冷熱サイクルを３００サイクル繰り返す冷熱サイクル試験を実施し、光学顕微鏡により、銅めっき膜のクラックの有無を確認した。
これらの結果は表１の通りであった。
And the semiconductor element was soldered on the copper plating film. The bonding area of the semiconductor element was 8 mm × 8 mm, and Sn—Ag solder foil having a thickness of 9.6 mm × 9.6 mm and a thickness of 0.15 mm was used for the solder.
After soldering the semiconductor element, the presence or absence of a fillet was visually observed.
Moreover, the thermal cycle test which repeats 300 cycles of the thermal cycle for 5 minutes to -40 degreeC and 5 minutes to 125 degreeC was implemented, and the presence or absence of the crack of a copper plating film was confirmed with the optical microscope.
These results are shown in Table 1.
これらの結果より、回路層の上に密着性の高い無電解銅めっき膜を直接形成して、その上に半導体素子をはんだ付けすることにより、冷熱サイクル試験後にもクラックの発生は認められなかった。また、半導体素子の接合面の面積より２０％以上大きい銅めっき膜を形成しておくことにより、はんだ層に適切なフィレットが形成されていることが確認でき、半導体素子の接合状態が良好であることがわかる。 From these results, by forming an electroless copper plating film with high adhesion directly on the circuit layer and soldering the semiconductor element thereon, no cracks were observed even after the thermal cycle test. . Moreover, by forming a copper plating film that is 20% or more larger than the area of the bonding surface of the semiconductor element, it can be confirmed that an appropriate fillet is formed in the solder layer, and the bonding state of the semiconductor element is good. I understand that.
１…パワーモジュール用基板
２…セラミックス基板
３…回路層
３ａ…アルミニウム面
４…金属層
５…銅めっき膜
６…ろう材
７…半導体素子搭載領域
１０…パワーモジュール
１１…半導体素子
１１ａ…接合面
１２…放熱板
１３…はんだ層
１３ａ…フィレット
２０…マスク
DESCRIPTION OF SYMBOLS 1 ... Power module substrate 2 ... Ceramic substrate 3 ... Circuit layer 3a ... Aluminum surface 4 ... Metal layer 5 ... Copper plating film 6 ... Brazing material 7 ... Semiconductor element mounting area 10 ... Power module 11 ... Semiconductor element 11a ... Bonding surface 12 ... Heat sink 13 ... Solder layer 13a ... Fillet 20 ... Mask
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016052609A JP2017168635A (en) | 2016-03-16 | 2016-03-16 | Substrate for power module and manufacturing method of power module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016052609A JP2017168635A (en) | 2016-03-16 | 2016-03-16 | Substrate for power module and manufacturing method of power module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017168635A true JP2017168635A (en) | 2017-09-21 |
Family
ID=59913620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016052609A Pending JP2017168635A (en) | 2016-03-16 | 2016-03-16 | Substrate for power module and manufacturing method of power module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017168635A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019163987A1 (en) * | 2018-02-26 | 2019-08-29 | 京セラ株式会社 | Package for electronic component mounting, electronic device and electronic module |
| JP2019160907A (en) * | 2018-03-09 | 2019-09-19 | マクセルホールディングス株式会社 | Circuit component |
-
2016
- 2016-03-16 JP JP2016052609A patent/JP2017168635A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019163987A1 (en) * | 2018-02-26 | 2019-08-29 | 京セラ株式会社 | Package for electronic component mounting, electronic device and electronic module |
| CN111727513A (en) * | 2018-02-26 | 2020-09-29 | 京瓷株式会社 | Electronic component mounting package, electronic device, and electronic module |
| JPWO2019163987A1 (en) * | 2018-02-26 | 2021-02-12 | 京セラ株式会社 | Electronic component mounting packages, electronic devices and electronic modules |
| JP7142080B2 (en) | 2018-02-26 | 2022-09-26 | 京セラ株式会社 | Packages for mounting electronic components, electronic devices and electronic modules |
| US11552220B2 (en) | 2018-02-26 | 2023-01-10 | Kyocera Corporation | Electronic component mounting package for mounting a light-emitting element, electronic device, and electronic module |
| JP2019160907A (en) * | 2018-03-09 | 2019-09-19 | マクセルホールディングス株式会社 | Circuit component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102097177B1 (en) | Power module substrate, power module substrate with heat sink, and power module | |
| JP6797797B2 (en) | Ceramic metal circuit board and semiconductor device using it | |
| KR101586157B1 (en) | Substrate for power module, substrate for power module with heat sink, power module, and method for manufacturing substrate for power module | |
| JP5957862B2 (en) | Power module substrate | |
| JP2008108993A (en) | Substrate for power module, method of manufacturing the substrate for power module, and power module | |
| KR20150133194A (en) | Method for manufacturing bonded body and method for manufacturing power-module substrate | |
| KR102154369B1 (en) | Power module | |
| JP2014177031A (en) | Conjugate, substrate for power module, and substrate for power module with heat sink | |
| JP2006066716A (en) | Semiconductor device | |
| JP5725061B2 (en) | Power module substrate and power module substrate with heat sink | |
| JP5141566B2 (en) | Insulated circuit board manufacturing method, insulated circuit board, and power module substrate | |
| JP6904094B2 (en) | Manufacturing method of insulated circuit board | |
| JP2011243752A (en) | Semiconductor device manufacturing method, internal semiconductor connection member, and internal semiconductor connection member group | |
| JP2017168635A (en) | Substrate for power module and manufacturing method of power module | |
| JP4951932B2 (en) | Power module substrate manufacturing method | |
| KR101774586B1 (en) | Manufacturing method of substrate for power module equiptted with heat sink, substrate for power module equiptted with heat sink, and power module | |
| JP4910789B2 (en) | Power element mounting substrate, power element mounting substrate manufacturing method, and power module | |
| JP6011410B2 (en) | Semiconductor device assembly, power module substrate and power module | |
| JPH10242330A (en) | Substrate for power module and manufacture thereof | |
| JPH04230063A (en) | Multilayer heat sink | |
| JP5082972B2 (en) | Power module substrate manufacturing method | |
| CN109219878B (en) | Method for manufacturing insulated circuit board, and thermoelectric conversion module | |
| JP2015230900A (en) | Power module | |
| JP2004140199A (en) | Module structure and its manufacturing method | |
| JP5151837B2 (en) | Manufacturing method of semiconductor device |