JP2014183310A - ウェハー製造工程の切断方法 - Google Patents

ウェハー製造工程の切断方法 Download PDF

Info

Publication number
JP2014183310A
JP2014183310A JP2013271950A JP2013271950A JP2014183310A JP 2014183310 A JP2014183310 A JP 2014183310A JP 2013271950 A JP2013271950 A JP 2013271950A JP 2013271950 A JP2013271950 A JP 2013271950A JP 2014183310 A JP2014183310 A JP 2014183310A
Authority
JP
Japan
Prior art keywords
silicon wafer
metal layer
cutting
bump
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013271950A
Other languages
English (en)
Inventor
Honng-Wen Tsai
蔡鴻文
Jiun-Ting Chen
陳俊廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SURETECH TECHNOLOGY CO Ltd
Original Assignee
SURETECH TECHNOLOGY CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SURETECH TECHNOLOGY CO Ltd filed Critical SURETECH TECHNOLOGY CO Ltd
Publication of JP2014183310A publication Critical patent/JP2014183310A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】制作コストが低下し、製造工程において崩れやクラックが生じることはなく、さらにダイの上面または底部の削りくずを取り除くことができる。
【解決手段】ウェハー製造工程の切断方法は、シリコンウェハーを用意し、シリコンウェハーの表面に金属層が形成され、前記金属層にバンプ層が形成され、前記バンプ層にバックグラインドテープが貼り付けられ、前記シリコンウェハーの裏面に対してハーフカットし分割溝が形成される。次に、前記シリコンウェハーの裏面に対して所定の厚さまで研磨した後、一部の分割溝のみが残され、バックグラインドテープを剥がし、シリコンウェハーの裏面にダイシングテープを貼り付ける。最後に、金属層にレーザで切断し、前記金属層と前記シリコンウェハーとを貫通して前記分割溝に連通させることで、ダイの切断が完了することを含む。
【選択図】図２

Description

本発明は、ウェハー製造工程に関し、特に、シリコンウェハーのウェハー製造工程の切断方法に関する。
従来、大量の集積回路は、シリコンウェハー１０ａ（図１Ａ、図１Ｂに示すように）に作り込まれており、さらに、集積回路の製作が完了したとき、またはシリコンウェハー１０ａにバンプを形成した後、シリコンウェハー１０ａを個々のダイ（チップ）に複数カットする必要がある。
従来のシリコンウェハー製造工程では、シリコンウェハー１０ａを切断する時に、いずれも表向きで切断作業を行うようになっている。シリコンウェハー１０ａの切断は、非常に精密的な技術であって、切断機の主軸回転数が約３００００〜６００００ｒｐｍであり、ダイとダイのピッチが極めて小さく（約２ｍｉｌ、１ｍｉｌ＝１／１０００インチ）、しかもダイはかなりもろいため、精度に対する要求は非常に高く（切断において２０５ｍｍのウェハー内の切り痕のオフセット量は３μｍ以内）、また、ダイヤモンドブレードで切断しなければならない。切断手段として研削方式でダイを分割する。研削方式でダイを切断する際に、シリコンウェハー１０ａに削りくずが多く発生されるため、切断過程においてダイが汚染されないよう洗浄水で洗い流さなければいけない。
シリコンウェハー１０ａの切断過程では、上記問題以外に、切断過程全体において注意すべき事項も多く、例えば、ダイ全体が割断までに分割されなければいけないが、支持するダイシングテープ（接着テープ）を切断してはならない、切断時にダイとダイとの間のスクライブラインに沿って切断しなければならない、切断時にずれや蛇行することができない、または切断した後ダイの崩れやクラックなどが生じてはならないなどの注意事項がある。しかしながら、従来、切断過程において、まず刃身の厚いダイヤモンドブレード２０ａでシリコンウェハー１０ａをカットする。第１分割溝３０ａを形成する際に、図１Ａのシリコンウェハー１０ａのｂ１の位置に崩れやクラックが生じやすい。次に、刃身の薄いダイヤモンドブレード４０ａを第１分割溝３０ａの底部まで挿入させてカットする。第２分割溝５０ａを形成する際に、図１Ｂのｂ２、ｂ３の位置に崩れやクラックが生じやすく、しかもシリコンウェハー１０ａを支持するダイシングテープ（接着テープ）６０ａまでカットされてしまう恐れがある。
本発明は、上記従来の欠点を解決するためになされたもので、主な目的として、シリコンウェハーの裏面から切断してから研磨を行い、研磨した後にシリコンウェハーの表面から切断するか、または、先にシリコンウェハーの裏面を研磨し、そして裏面を切断し、シリコンウェハーの裏面で切断した後、表面で切断し、シリコンウェハーを複数のダイに分割していくかのように、シリコンウェハー製造工程における切断方法に対して改めて変更することにある。このようなシリコンウェハーの切断方法よって、コストが低下し、製造工程において崩れやクラックが生じることはなく、さらにダイの上面または底部の削りくずを取り除くことができる。
解題を解決するための手段
上記目的を達成するために、本発明は、
シリコンウェハーを用意し、
シリコンウェハーの表面に金属層が形成され、
前記金属層にバンプ層が形成され、
前記バンプ層にバックグラインドテープが貼り付けられ、
前記シリコンウェハーの裏面に対してカットし第１分割溝が形成され、
前記第１分割溝が形成された後、第２ダイシングブレードを前記第１分割溝の底部に挿入させ、前記第１分割溝の底部に第２分割溝が形成され、
前記シリコンウェハーの裏面に対して所定の厚さまで研磨し、研磨した後、前記シリコンウェハーの裏面に第２分割溝のみが残され、
バックグラインドテープを剥がした後、シリコンウェハーの裏面にダイシングテープを貼り付け、
金属層にレーザで切断し、前記金属層と前記シリコンウェハーとを貫通して前記第２分割溝に連通させることで、ダイの切断が完了することを含むウェハー製造工程の切断方法を提供する。
ここで、前記金属層は印刷技術で指輪状に形成される。
ここで、前記金属層の表面に錫鉛バンプからなるバンプ層がバンプ形成技術で形成される。
ここで、第２分割溝の深さは、前記金属層に近い。
上記目的を達成するために、本発明は、さらに、
シリコンウェハーを用意し、
シリコンウェハーの表面に金属層が形成され、
前記金属層にバンプ層が形成され、
前記バンプ層にバックグラインドテープが貼り付けられ、
前記シリコンウェハーの裏面に対して所定の厚さまで研磨し、
前記シリコンウェハーの裏面でカットして分割溝が形成され、
バックグラインドテープを剥がした後、シリコンウェハーの裏面にダイシングテープを貼り付け、
金属層上にレーザで切断し、前記金属層と前記シリコンウェハーとを貫通して前記分割溝に連通させすることで、ダイの切断が完了することを含むウェハー製造工程の切断方法を提供する。
ここで、前記金属層は印刷技術で指輪状に形成される。
ここで、前記金属層の表面に錫鉛バンプからなるバンプ層がバンプ形成技術で形成される。
ここで、前記分割溝の深さは、前記金属層に近い。
図１Ａは、従来のシリコンウェハー切断の模式図である。 図１Ｂは、従来のシリコンウェハー切断の模式図である。 図２は、本発明に係るシリコンウェハーの製造工程のフローチャートである。 図３は、本発明に係るシリコンウェハーの金属層及びバンプの構造図である。 図４は、本発明に係るバックグラインドテープが貼り付けられたシリコンウェハーの模式図である。 図５は、本発明に係る第１分割溝が形成されたシリコンウェハーの模式図である。 図６は、本発明に係る第２分割溝が形成されたシリコンウェハーの模式図である。 図７は、本発明に係る裏面が研磨されたシリコンウェハーの模式図である。 図８は、本発明に係る裏面にダイシングテープが貼り付けられたシリコンウェハーの模式図である。 図９は、本発明に係るシリコンウェハーに対するレーザカットの模式図である。 図１０は、本発明に係るダイに切断したシリコンウェハーの模式図である。 図１１は、本発明に係る他のシリコンウェハーの製造工程のフローチャートである。 図１２は、本発明に係るシリコンウェハーの金属層及びバンプの構造図である。 図１３は、本発明に係るバックグラインドテープが貼り付けられたシリコンウェハーの模式図である。 図１４は、本発明に係る裏面が研磨されたシリコンウェハーの模式図である。 図１５は、本発明に係る分割溝が形成されたシリコンウェハーの模式図である。 図１６は、本発明に係る裏面にダイシングテープが貼り付けられたシリコンウェハーの模式図である。 図１７は、本発明に係るシリコンウェハーに対するレーザカットの模式図である。 図１８は、本発明に係るダイに切断したシリコンウェハーの模式図である。
本発明の技術内容及び詳細な説明について、図面を参照しながら以下に説明する。
図２は、本発明に係るシリコンウェハーの製造工程のフローチャートであり、図３〜図１０は、製造工程図である。図２、図３〜図１０を参照すると、本発明のウェハー製造工程の切断方法は、まず、ステップ１００において、シリコンウェハー１を用意する（図３に示すように）。
ステップ１０２において、シリコンウェハー１の表面に指輪状（ｓｅａｌ ｒｉｎｇ）の金属層２を印刷する。
ステップ１０４において、金属層２が印刷された後、金属層２の表面に錫鉛バンプからなるバンプ層３がバンプ形成技術で形成する（図３に示すように）。
ステップ１０６において、バンプ層３が作製された後、バンプ層３にバックグラインドテープ４を貼り付ける（図４に示すように）。
ステップ１０８において、バンプ層３にバックグラインドテープ４が貼り付けられた後、シリコンウェハー１を反転しハーフカット工程を行い、刃身の厚い第１ダイシングブレード（Ｂｌａｄｅ−１）５でシリコンウェハー１の裏面にカットし第１分割溝１１を形成する（図５に示すように）。
ステップ１１０において、第１分割溝１１が形成された後、刃身の薄い第２ダイシングブレード（Ｂｌａｄｅ−２）６を第１分割溝１１の底部まで挿入させ、第１分割溝１１の底部に金属層２に近い深さまで第２分割溝１２を形成する（図６に示すように）。
ステップ１１２において、シリコンウェハー１の裏面に対して研磨機（図示せず）によって設計に応じる所要の厚さまで研磨を行い、該研磨と同時に、シリコンウェハー１の裏面における第１分割溝１１を研磨、除去した後、シリコンウェハー１の裏面における第２分割溝１２のみが残されている。製造プロセスにおいてシリコンウェハー１に既に生じられた削りくずや崩れ、蛇行などの欠陥も、該研磨によりシリコンウェハー１の裏面における不良面として研磨、除去することができる（図７に示すように）。
ステップ１１４において、シリコンウェハー１の裏面が研磨された後、バックグラインドテープ４を剥がし、さらにシリコンウェハー１の裏面にダイシングテープ７を貼り付ける（図８に示すように）。
ステップ１１６において、レーザカットを行い、レーザ８の切断により金属層２とシリコンウェハー１とを貫通して第２分割溝１２に連通させると、シリコンウェハー１からダイへの切断が完了する（図９、図１０に示すように）。
上記のシリコンウェハーの製造工程によって、制作コストが低下し、製造工程においてダイの上面または底部の削りくずを取り除くことができる。
図１１は、本発明に係る他のシリコンウェハーの製造工程のフローチャートであり、図１２〜図１８は、製造工程図である。図に示すように、本発明のウェハー製造工程の他の切断方法は、ステップ２００において、シリコンウェハー１を用意する（図１２に示すように）。
ステップ２０２において、シリコンウェハー１の表面に指輪状（ｓｅａｌ ｒｉｎｇ）の金属層２を印刷する。
ステップ２０４において、金属層２が印刷された後、金属層２の表面に錫鉛バンプからなるバンプ層３がバンプ形成技術で形成する（図１２に示すように）。
ステップ２０６において、バンプ層３が作製された後、バンプ層３にバックグラインドテープ４を貼り付ける（図１３に示すように）。
ステップ２０８において、シリコンウェハー１の裏面に対して研磨機（図示せず）によって設計に応じる所要の厚さまで研磨を行う（図１４に示すように）。
ステップ２１０において、シリコンウェハー１の裏面が研磨された後、ハーフカット工程を行い、ダイシングブレード９でシリコンウェハー１の裏面にカットして金属層２に近い深さまで分割溝９１を形成する（図１５に示すように）。
ステップ２１２において、シリコンウェハー１の裏面で切断した後、バックグラインドテープ４を剥がし、さらにシリコンウェハー１の裏面にダイシングテープ７を貼り付ける（図１６に示すように）。
ステップ２１４において、レーザカットを行い、レーザ８の切断により金属層２とシリコンウェハー１とを貫通して分割溝９１に連通させれば、シリコンウェハー１からダイへの切断が完了する（図１７、図１８に示すように）。
上記のシリコンウェハーの製造工程によって、制作コストが低下し、製造工程においてダイの上面または底部の削りくずを取り除くことができる。
以上のように、単に本発明の好ましい実施例にすぎず、本発明の特許請求の範囲を限定するものではなく、いずれの本発明の特許請求の範囲によって実施した等価な変形や補正が、本発明の主張範囲内に納入されるべきことは言うまでもないことである。
１０ａ シリコンウェハー
２０ａ ダイヤモンドブレード
３０ａ 第１分割溝
４０ａ ダイヤモンドブレード
５０ａ 第２分割溝
６０ａ ダイシングテープ
ｂ１、ｂ２、ｂ３ 位置
１００〜１１６ ステップ
２００〜２１４ ステップ
１ シリコンウェハー
２ 金属層
３ バンプ層
４ バックグラインドテープ
５ 第１ダイシングブレード
６ 第２ダイシングブレード
７ ダイシングテープ
８ レーザ
９ ダイシングブレード
１１ 第１分割溝
１２ 第２分割溝
９１ 分割溝

Claims (8)

  1. ａ）シリコンウェハーを用意する工程と、
    ｂ）シリコンウェハーの表面に金属層が形成される工程と、
    ｃ）前記金属層にバンプ層が形成される工程と、
    ｄ）前記バンプ層にバックグラインドテープが貼り付けられる工程と、
    ｅ）前記シリコンウェハーの裏面に対してカットし第１分割溝が形成される工程と、
    ｆ）前記第１分割溝が形成された後、第２ダイシングブレードを前記第１分割溝の底部に挿入させ、前記第１分割溝の底部に第２分割溝が形成される工程と、
    ｇ）前記シリコンウェハーの裏面に対して所定の厚さまで研磨し、研磨した後、前記シリコンウェハーの裏面に第２分割溝のみが残される工程と、
    ｈ）バックグラインドテープを剥がした後、シリコンウェハーの裏面にダイシングテープを貼り付ける工程と、
    ｉ）金属層にレーザで切断し、前記金属層と前記シリコンウェハーとを貫通して前記第２分割溝に連通させることで、ダイの切断が完了する工程と、を含むウェハー製造工程の切断方法。
  2. 前記工程ｂの金属層は印刷技術で指輪状に形成されることを特徴とする請求項１に記載の切断方法。
  3. 工程ｃにおいて、前記金属層の表面に錫鉛バンプからなるバンプ層がバンプ形成技術で形成されることを特徴とする請求項２に記載の切断方法。
  4. 工程ｆの前記第２分割溝の深さは、前記金属層に近いことを特徴とする請求項３に記載の切断方法。
  5. ａ）シリコンウェハーを用意する工程と、
    ｂ）シリコンウェハーの表面に金属層が形成される工程と、
    ｃ）前記金属層にバンプ層が形成される工程と、
    ｄ）前記バンプ層にバックグラインドテープが貼り付けられる工程と、
    ｅ）前記シリコンウェハーの裏面に対して所定の厚さまで研磨する工程と、
    ｆ）前記シリコンウェハーの裏面でカットして分割溝が形成される工程と、
    ｇ）バックグラインドテープを剥がした後、シリコンウェハーの裏面にダイシングテープを貼り付ける工程と、
    ｈ）金属層上にレーザで切断し、前記金属層と前記シリコンウェハーとを貫通して前記分割溝に連通させすることで、ダイの切断が完了する工程と、を含むウェハー製造工程の切断方法。
  6. 前記工程ｂの金属層は印刷技術で指輪状に形成されることを特徴とする請求項５に記載の切断方法。
  7. 工程ｃにおいて、前記金属層の表面に錫鉛バンプからなるバンプ層がバンプ形成技術で形成されることを特徴とする請求項６に記載の切断方法。
  8. 工程ｆの前記分割溝の深さは、前記金属層に近いことを特徴とする請求項７に記載の切断方法。
JP2013271950A 2013-03-18 2013-12-27 ウェハー製造工程の切断方法 Pending JP2014183310A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102109563A TW201438078A (zh) 2013-03-18 2013-03-18 晶圓製程的切割方法
TW102109563 2013-03-18

Publications (1)

Publication Number Publication Date
JP2014183310A true JP2014183310A (ja) 2014-09-29

Family

ID=51528936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013271950A Pending JP2014183310A (ja) 2013-03-18 2013-12-27 ウェハー製造工程の切断方法

Country Status (4)

Country Link
US (1) US20140273402A1 (ja)
JP (1) JP2014183310A (ja)
CN (1) CN104064517A (ja)
TW (1) TW201438078A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092314A (ja) * 2014-11-10 2016-05-23 富士ゼロックス株式会社 半導体片の製造方法
JP2016092315A (ja) * 2014-11-10 2016-05-23 富士ゼロックス株式会社 半導体片の製造方法
JP2016092020A (ja) * 2014-10-29 2016-05-23 株式会社ディスコ ウエーハの加工方法
US9385268B2 (en) 2014-11-10 2016-07-05 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips
WO2021157719A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置
WO2021157720A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720495B2 (en) * 2014-06-12 2020-07-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9934179B2 (en) * 2015-02-17 2018-04-03 Mediatek Inc. Wafer-level package with at least one input/output port connected to at least one management bus
US20170338184A1 (en) * 2016-05-19 2017-11-23 Texas Instruments Incorporated Method of dicing integrated circuit wafers
US9905466B2 (en) * 2016-06-28 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer partitioning method and device formed
CN108214954B (zh) * 2018-01-08 2019-04-02 福建省福联集成电路有限公司 一种晶圆芯片的切割方法
CN113725161A (zh) * 2021-09-02 2021-11-30 东莞记忆存储科技有限公司 一种3d晶圆的加工工艺方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP2004342896A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置およびその製造方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2010278307A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2012097090A1 (en) * 2011-01-14 2012-07-19 Si-Nano, Inc. Photovoltaic cells
JP2013016763A (ja) * 2011-07-06 2013-01-24 Hitachi Chem Co Ltd 半導体素子搭載用部材及び半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099838A (ja) * 2007-10-18 2009-05-07 Nec Electronics Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
JP2004342896A (ja) * 2003-05-16 2004-12-02 Toshiba Corp 半導体装置およびその製造方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2010278307A (ja) * 2009-05-29 2010-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2011014603A (ja) * 2009-06-30 2011-01-20 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2012097090A1 (en) * 2011-01-14 2012-07-19 Si-Nano, Inc. Photovoltaic cells
JP2013016763A (ja) * 2011-07-06 2013-01-24 Hitachi Chem Co Ltd 半導体素子搭載用部材及び半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016092020A (ja) * 2014-10-29 2016-05-23 株式会社ディスコ ウエーハの加工方法
JP2016092314A (ja) * 2014-11-10 2016-05-23 富士ゼロックス株式会社 半導体片の製造方法
JP2016092315A (ja) * 2014-11-10 2016-05-23 富士ゼロックス株式会社 半導体片の製造方法
US9385268B2 (en) 2014-11-10 2016-07-05 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips
US9673351B2 (en) 2014-11-10 2017-06-06 Fuji Xerox Co., Ltd. Method of manufacturing semiconductor chips
WO2021157719A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置
WO2021157720A1 (ja) * 2020-02-07 2021-08-12 株式会社Flosfia 半導体素子および半導体装置

Also Published As

Publication number Publication date
TW201438078A (zh) 2014-10-01
CN104064517A (zh) 2014-09-24
US20140273402A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP2014183310A (ja) ウェハー製造工程の切断方法
CN101026126B (zh) 半导体芯片制造方法
TWI625810B (zh) Wafer processing method
CN103681297B (zh) 晶片加工方法
CN107877011A (zh) SiC晶片的生成方法
CN101419936A (zh) 晶片的分割方法
JP2010225976A (ja) 積層ウェーハの分割方法
CN111029301B (zh) 一种碳化硅基晶圆的加工方法
JP2006206344A (ja) ドーナツ状ガラス基板を作成する方法
CN109559983A (zh) 晶圆的切割方法
CN104139462A (zh) 晶片的切削方法
JP5881504B2 (ja) ウエーハの加工方法
JP2005109155A (ja) 半導体ウェーハの加工方法
JP6657020B2 (ja) ウェーハの加工方法
TWI644774B (zh) a method for separating a brittle material substrate, a substrate holding member for breaking a brittle material substrate, and a frame for adhering the adhesive film used for breaking the brittle material substrate
JP5356791B2 (ja) 積層製品の製造方法
JP6185792B2 (ja) 半導体ウエハの分断方法
CN107919432A (zh) 发光二极管芯片的制造方法和发光二极管芯片
CN104576363B (zh) 一种大功率整流管管芯的制作方法
JP2010184319A (ja) 切削方法
JP2013058653A (ja) 板状物の分割方法
JP5930840B2 (ja) 板状物の加工方法
TW202032652A (zh) 晶圓之加工方法
JP2006059914A (ja) 半導体装置の製造方法及び半導体装置
JP2010093005A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707