JP2014182237A - 撮像装置及びその制御方法 - Google Patents

Abstract

【課題】消費電力を抑制しつつ撮影中に焦点検出動作を行える撮像装置及びその制御方法を提供すること。
【解決手段】撮像装置１００は、焦点検出用信号および画像生成用信号を出力する撮像素子１０６を備える。ＤＦＥ１０８は撮像素子１０６の出力信号を用いて位相差検出方式の焦点検出演算を行う。ＣＰＵ１１４は演算結果に応じてフォーカス駆動回路１１６を制御し、フォーカスアクチュエータ１１８によりフォーカスレンズが駆動されて焦点調節動作が行われる。ＣＰＵ１１４はＤＦＥ１０８を制御し、複数の画像フレームに対して所定の頻度で間欠的に焦点検出演算を実行させる。例えば、第１のモードでは数フレームに１回の割合でオートフォーカス処理が実行され、焦点検出演算を行わないフレーム期間には相関演算などを行う回路部の動作が停止する。また、第２のモードでは毎フレームでＡＦ処理が実行され、被写体の動きに追従した焦点調節動作が行われる。
【選択図】 図１

Description

本発明は、画素毎に複数の光電変換部を有する撮像素子を用いた撮像装置及びその制御方法に関するものである。

近年、ＣＭＯＳ（相補型金属酸化膜半導体）センサなどの撮像素子を用いた撮像装置では多機能化が進んでいる。静止画や動画のデータ生成だけでなく、例えば焦点調節のような撮像装置の制御も撮像素子で得た画像情報に基づいて行われるようになっている。
特許文献１では、撮像素子から得た撮像信号を用いて瞳分割方式の焦点検出を行う技術が開示されている。撮像素子の画素毎に１つのマイクロレンズと２つのフォトダイオードを備えることにより、各フォトダイオードは撮影レンズの異なる瞳領域を通過した光を受光する。フォトダイオード同士の出力信号を比較することで焦点検出が可能となると共に、これらの出力信号を加算することで撮像画像データを生成可能である。

特開２００１−１２４９８４号公報

しかしながら、画素毎の複数のフォトダイオードから信号を取得して焦点検出を行う場合、撮像素子から読み出す信号量が増加することや、焦点検出の演算を行うために消費電力が増加するという課題がある。
本発明の目的は、消費電力を抑制しつつ撮影中に焦点検出動作を行える撮像装置及びその制御方法を提供することである。

上記課題を解決するために、本発明に係る装置は、画素部がそれぞれ複数の光電変換部を有し、該光電変換部から焦点検出用信号および画像生成用信号を出力する撮像素子と、焦点調節用のレンズを駆動する駆動部を備える撮像装置であって、前記焦点検出用信号を取得して位相差検出方式の焦点検出演算を行う演算手段と、前記演算手段の演算結果を取得し、前記駆動部を制御して焦点調節を行う制御手段を備える。前記制御手段は前記演算手段を制御し、複数の画像フレームに対して設定された頻度で間欠的に焦点検出演算を実行させる。

本発明によれば、消費電力を抑制しつつ撮影中に焦点検出動作が可能である。

本発明の実施形態に係る撮像装置の全体構成を例示する図である。 本発明の実施形態に係る撮像素子の画素配置図である。 撮影レンズの射出瞳から出る光束と画素との関係を示した模式図である。 焦点調節状態と像信号の関係を示す模式図である。 撮像素子の全体構成を例示する図である。 撮像素子の１画素の回路構成例を示す図である。 撮像素子の各列の読出し回路構成を示す図である。 撮像素子の１行の読出し動作を示すタイミングチャートである。 画像信号処理部（ＤＦＥ１０８）の構成例を示す模式図である。 本発明の第１実施形態における撮像素子の読出し動作及びＡＦ動作を示す模式図である。 本発明の第２実施形態における撮像素子の読出し動作及びＡＦ動作を示す模式図である。

以下に、本発明の各実施形態を、添付図面に基づいて詳細に説明する。図１ないし図９を参照して、各実施形態に共通する装置構成を説明する。図１は、本発明の実施形態に係る撮像装置１００の全体構成を例示した図である。
第１レンズ群１０１は撮像光学系を構成し、レンズ鏡筒の前端部（被写体側）に配置されて光軸方向に沿って進退可能に保持される。絞り１０２は、その開口径を調節することで撮影時の光量調節を行う。第２レンズ群１０３は、第１レンズ群１０１の進退動作と連動した変倍作用（ズーム機能）を有する。第３レンズ群１０４は焦点調節用レンズ（フォーカスレンズ）であり、光軸方向の進退により焦点調節を行う。光学的ローパスフィルタ１０５は、撮影画像の偽色やモアレを軽減するための光学素子である。

撮像素子１０６は、撮像光学系により結像された被写体像を光電変換する。本実施形態では、撮像素子１０６にベイヤー配列のＣＭＯＳイメージセンサが使用される。撮像素子１０６の各画素は複数の光電変換部を有する。後述するように画素内には複数のフォトダイオード（以下、ＰＤと略記する）が設けられる。１つの画素部におけるＰＤの数は２以上であり（２個、４個、９個など）、本実施形態では、２つのＰＤにより副画素ａおよび副画素ｂがそれぞれ構成されるものとする。撮像素子１０６から出力されるアナログ画像信号はＡＦＥ（Ａｎａｌｏｇ Ｆｒｏｎｔ Ｅｎｄ）１０７がデジタル信号に変換する。ＡＦＥ１０７が出力するデジタル画像信号はＤＦＥ（Ｄｉｇｉｔａｌ Ｆｒｏｎｔ Ｅｎｄ）１０８に入力され、所定の演算処理が行われる。ＤＦＥ１０８は、各画素部の副画素ａ，ｂからそれぞれ得られる信号を用いて、像ずれを検出して位相ずれ量を算出する相関演算を行う。

ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）１０９は、ＤＦＥ１０８から出力されるデジタル画像信号に対して補正処理や現像処理などを行う。記録媒体１１０はＤＳＰ１０９が処理した画像データを記録する。表示部１１１は、撮影された画像や各種メニュー画面などを表示する液晶ディスプレイ（ＬＣＤ）などを備える。ＲＡＭ（ランダム・アクセス・メモリ）１１２は画像データなどを一時記憶するデバイスであり、ＤＳＰ１０９と接続されている。タイミングジェネレータ（ＴＧ）１１３は、撮像素子１０６に駆動信号を供給する。

ＣＰＵ（中央演算処理装置）１１４は、ＡＦＥ１０７，ＤＦＥ１０８，ＤＳＰ１０９，ＴＧ１１３，絞り駆動回路１１５を制御する。またＣＰＵ１１４はＡＦ（オートフォーカス）制御を行い、ＤＦＥ１０８にて算出される相関演算結果から焦点ずれ量（デフォーカス量）を算出し、焦点ずれ量に応じてフォーカス駆動回路１１６を制御する。フォーカス駆動回路１１６はフォーカスアクチュエータ１１８の駆動部であり、第３レンズ群１０４を光軸方向に進退させて焦点調節を行う。絞り駆動回路１１５はＣＰＵ１１４の制御指令に従って、絞りアクチュエータ１１７を制御することにより絞り１０２を駆動する。ＲＯＭ（リード・オンリ・メモリ）１１９は補正データなどを記憶する。操作部１２０はシャッタースイッチ釦（ＳＷ）を備える。撮影者によるシャッタースイッチ釦の半押しや全押しなどの操作により撮影者の指示信号がＣＰＵ１１４に入力される。

図２は、撮像素子１０６の画素配置例を示す模式図である。単位画素部３００は行列状に配列され、それぞれR(Red)/G(Green)/B(Blue)のカラーフィルタがベイヤー配列で配置されている。各単位画素部３００内にはそれぞれ副画素ａと副画素ｂが配置されている。図中のＰＤ４０１ａは副画素ａを構成する第１の光電変換部であり、ＰＤ４０１ｂは副画素ｂを構成する第２の光電変換部である。副画素ａおよび副画素ｂの各信号は焦点検出に利用される他、副画素ａの信号と副画素ｂの信号を加算したａ／ｂ加算信号（以下、単に加算信号という）は画像データの生成に利用される。
図３は、第１ないし第３レンズ群及び絞り（図１：１０１〜１０４参照）により構成される撮影レンズの射出瞳２０３から出る光束と、単位画素部３００との関係を説明する模式図である。単位画素部３００はＰＤ４０１ａとＰＤ４０１ｂを有する。カラーフィルタ２０１、マイクロレンズ２０２はそれぞれ単位画素部３００上に形成される。

マイクロレンズ２０２を有する画素部に対して、射出瞳２０３から出た光束の中心を光軸２０４で示す。射出瞳２０３を通過した光は、光軸２０４を中心として単位画素部３００に入射する。領域２０５、２０６は撮影レンズの射出瞳２０３の一部領域をそれぞれ表す。図３に示すように領域２０５を通過する光束はマイクロレンズ２０２を通してＰＤ４０１ａ（副画素ａ）が受光する。また瞳領域２０６を通過する光束はマイクロレンズ２０２を通してＰＤ４０１ｂ（副画素ｂ）が受光する。したがって、副画素ａと副画素ｂはそれぞれ、撮影レンズの射出瞳２０３の異なる領域を通過する光を受光する。このため、副画素ａと副画素ｂの出力信号を比較することで位相差方式の焦点検出が可能である。

図４は、副画素ａから得られる像信号波形および副画素ｂから得られる像信号波形を示す模式図である。横軸は水平方向の画素位置を示し、縦軸は信号出力レベルを示す。
図４（Ａ）は合焦状態から外れている場合の各像信号波形を例示する。副画素ａ，ｂのそれぞれから得られる像信号波形は一致せず、互いにずれた状態となる。合焦状態に近づくと、図４（Ｂ）に示すように、像信号波形同士のずれは小さくなり、合焦状態で両波形が重なる。このように副画素ａ，ｂから得られる各像信号波形の相関により焦点ずれ量（デフォーカス量）を検出し、検出結果に基づいて焦点調節を行うことができる。

次に、図５ないし図７を参照して撮像素子１０６の構成を説明する。図５は撮像素子１０６の全体構成例を示す図である。図６は単位画素部３００の構成を示す回路図である。図７は列共通読出し回路３０３の構成を示す回路図である。
図５に示す画素領域ＰＡには、多数の単位画素部３００（ｐ１１〜ｐｋｎ参照）が行列状に配置されている。図６を参照して単位画素部３００の構成を説明する。
ＰＤ４０１ａ，４０１ｂは、入射光を光電変換し、露光量に応じた電荷を蓄積する。転送ゲート４０２ａ，４０２ｂはそれぞれ信号ｔｘａ，ｔｘｂをＨｉｇｈレベルにすることでＯＮ状態となる。これにより、ＰＤ４０１ａ，４０１ｂに蓄積されている電荷がＦＤ（フローティングディフュージョン）部４０３に転送される。ＦＤ部４０３は、フローティングディフュージョンアンプ４０４（以下、ＦＤアンプという）のゲートに接続されている。ＦＤアンプ４０４でＰＤ４０１ａ，４０１ｂから転送されてきた電荷量が電圧量に変換される。ＦＤリセットスイッチ４０５は、信号ｒｅｓをＨｉｇｈレベルとすることにより、ＦＤ部４０３をリセットする。また、ＰＤ４０１ａ，４０１ｂの電荷をリセットする場合には、信号ｒｅｓと信号ｔｘａ，ｔｘｂとを同時にＨｉｇｈレベルとする。転送ゲート４０２ａ，４０２ｂ及びＦＤリセットスイッチ４０５がＯＮ状態になると、ＦＤ部４０３経由でＰＤ４０１ａ，４０１ｂのリセットが行われる。画素選択スイッチ４０６では、信号ｓｅｌをＨｉｇｈレベルとすることにより、ＦＤアンプ４０４で電圧に変換された画素信号が単位画素部３００の出力端子ｖｏｕｔから出力される。

図５の垂直走査回路３０１は、単位画素部３００のトランジスタにゲート制御信号（ｒｅｓ，ｔｘａ，ｔｘｂ，ｓｅｌ）を供給する。これらの信号は行毎に共通となっている。各単位画素部３００の出力端子ｖｏｕｔは、列毎に垂直出力線３０２を介して列共通読出し回路３０３に接続されている。図７を参照して列共通読出し回路３０３の構成を説明する。
垂直出力線３０２は列毎に設けられ、１列分の単位画素部３００の出力端子ｖｏｕｔが接続されている。垂直出力線３０２には電流源３０４が接続されている。この電流源３０４と、垂直出力線３０２に接続された単位画素部３００のＦＤアンプ４０４によってソースフォロワ回路が構成される。

クランプ容量（Ｃ１）５０１は演算増幅器５０３の反転入力端子に接続されている。またフィードバック容量（Ｃ２）５０２は、演算増幅器５０３の出力端子と反転入力端子に接続されている。演算増幅器５０３の非反転入力端子には基準電源Ｖｒｅｆが接続されている。スイッチ５０４はフィードバック容量Ｃ２の両端をショートさせるためのトランジスタであり、信号ｃｆｓにより制御される。転送スイッチ５０５〜５０８は、それぞれ単位画素部３００から読み出される信号を各信号保持容量５０９〜５１２に転送するためのトランジスタである。後述する読出し動作により、第１のＳ信号保持容量５０９には副画素ａの画素信号Ｓａが記憶され、第２のＳ信号保持容量５１１には副画素ａの信号と副画素ｂの信号を加算した加算信号Ｓａｂが記憶される。また、第１のＮ信号保持容量５１０及び第２のＮ信号保持容量５１２には単位画素部３００のノイズ信号Ｎがそれぞれ記憶される。各信号保持容量５０９〜５１２は、列共通読出し回路３０３の出力端子ｖｓａ，ｖｎａ，ｖｓｂ，ｖｎｂにそれぞれ接続されている。

図５の列共通読出し回路３０３の出力端子ｖｓａ，ｖｎａには、それぞれ水平転送スイッチ３０５，３０６が接続されている。水平転送スイッチ３０５，３０６は水平走査回路３１１の出力信号ｈａ＊（＊は任意の列番号を表す）によって制御される。信号ｈａ＊がＨｉｇｈレベルになることにより、第１のＳ信号保持容量５０９、第１のＮ信号保持容量５１０の各信号がそれぞれ水平出力線３０９，３１０へ転送される。
また、列共通読出し回路３０３の出力端子ｖｓｂ，ｖｎｂには、それぞれ水平転送スイッチ３０７，３０８が接続されている。水平転送スイッチ３０７，３０８は水平走査回路３１１の出力信号ｈｂ＊（＊は任意の列番号を表す）によって制御される。信号ｈｂ＊がＨｉｇｈレベルになることにより、第２のＳ信号保持容量５１１、第２のＮ信号保持容量５１２の各信号がそれぞれ水平出力線３０９，３１０へ転送される。

水平出力線３０９，３１０は差動増幅器３１４の各入力端子に接続されている。差動増幅器３１４ではＳ信号とＮ信号の差分を演算し、同時に所定のゲインをかけ、最終的な出力信号を出力端子３１５へ出力する。水平出力線リセットスイッチ３１２，３１３は、信号ｃｈｒｅｓがＨｉｇｈレベルになることによってＯＮ状態となり、各水平出力線３０９，３１０がリセット電圧Ｖｃｈｒｅｓに設定される（リセット）。

次に、図８を参照して撮像素子１０６の読出し動作について説明する。図８は撮像素子１０６の各行の読出し動作を示すタイミングチャートである。
まず、信号ｃｆｓをＨｉｇｈレベルにすることで、図７のスイッチ５０４がＯＮ状態になり、演算増幅器５０３がバッファ状態となる。次に、信号ｓｅｌをＨｉｇｈレベルにすると、図６の画素選択スイッチ４０６がＯＮする。その後、信号ｒｅｓをＬｏｗレベルにすることでＦＤリセットスイッチ４０５がＯＦＦとなり、ＦＤ部４０３のリセットが解放される。続いて信号ｃｆｓをＬｏｗレベルに戻し、スイッチ５０４がＯＦＦした後、信号ｔｎａ，ｔｎｂがＨｉｇｈレベルとなる。これにより、転送スイッチ５０６，５０８を介して第１のＮ信号保持容量５１０及び第２のＮ信号保持容量５１２にＮ信号が記憶される。

次に信号ｔｎａ，ｔｎｂをＬｏｗレベルにすると、転送スイッチ５０６，５０８がＯＦＦになる。その後、信号ｔｓａをＨｉｇｈレベルにして転送スイッチ５０５をＯＮにすると共に、信号ｔｘａをＨｉｇｈレベルにすることで転送ゲート４０２ａをＯＮにする制御が行われる。この動作により、副画素ａのＰＤ４０１ａに蓄積されていた信号がＦＤアンプ４０４、画素選択スイッチ４０６を介して垂直出力線３０２へ出力される。垂直出力線３０２の信号は、演算増幅器５０３においてクランプ容量Ｃ１とフィードバック容量Ｃ２の容量比に応じたゲインで増幅され、転送スイッチ５０５を介して第１のＳ信号保持容量５０９へ記憶される（画素信号Ｓａ）。
次に、信号ｔｘａと信号ｔｓａを順次Ｌｏｗレベルにする。その後、信号ｔｓｂをＨｉｇｈレベルにして転送スイッチ５０７をＯＮにすると共に、信号ｔｘａ及びｔｘｂをＨｉｇｈレベルにすることで転送ゲート４０２ａと４０２ｂをＯＮにする。この動作により、副画素ｂのＰＤ４０１ｂに蓄積されていた信号がＦＤ部４０３で副画素ａの信号と加算される。加算後の信号はＦＤアンプ４０４、画素選択スイッチ４０６を介して垂直出力線３０２へ出力される。垂直出力線３０２の信号は、演算増幅器５０３においてクランプ容量Ｃ１とフィードバック容量Ｃ２の容量比に応じたゲインで増幅され、転送スイッチ５０７を介して第２のＳ信号保持容量５１１へ記憶される（加算信号Ｓａｂ）。
転送ゲート４０２ａ及び４０２ｂと、転送スイッチ５０７が順次ＯＦＦとなった後、信号ｒｅｓをＨｉｇｈレベルにするとＦＤリセットスイッチ４０５がＯＮし、ＦＤ部４０３がリセットされる。

次に、水平走査回路３１１の出力ｈａ１がＨｉｇｈレベルになることにより、水平転送スイッチ３０５，３０６がＯＮする。第１のＳ信号保持容量５０９、第１のＮ信号保持容量５１０の各信号が水平出力線３０９，３１０と差動増幅器３１４を介して出力端子３１５に出力される。水平走査回路３１１は、各列の選択信号ｈａ１，ｈａ２，・・・，ｈａｋを順次Ｈｉｇｈレベルにすることにより、１行分の副画素ａの信号（像信号Ａ）を出力する。
像信号Ａの読出しが終了すると、続いて、水平走査回路３１１の出力ｈｂ１がＨｉｇｈレベルになる。これにより、水平転送スイッチ３０７，３０８がＯＮになり、第２のＳ信号保持容量５１１、第２のＮ信号保持容量５１２の信号が水平出力線３０９，３１０と差動増幅器３１４を介して出力端子３１５に出力される。水平走査回路３１１は、各列の選択信号ｈｂ１，ｈｂ２，・・・，ｈｂｋを順次Ｈｉｇｈレベルにすることにより、１行分の加算信号（像信号ＡＢ）を出力する。
尚、信号ｈａ１〜ｈａｋ及び信号ｈｂ１〜ｈｂｋによって各列の信号が読み出される期間中、信号ｃｈｒｅｓをＨｉｇｈレベルにすることで水平出力線リセットスイッチ３１２，３１３は一時的にＯＮになる。このとき、水平出力線３０９，３１０はリセット電圧Ｖｃｈｒｅｓのレベルにリセットされる。

次に図９を参照してＤＦＥ１０８を説明する。図９はＤＦＥ１０８の構成を示すブロック図である。
入力データ処理部６０１には、上述の読出し動作によって撮像素子１０６から読み出された信号が、ＡＦＥ１０７を経由して入力される。入力データ処理部６０１は、ＡＦＥ１０７から入力された像信号Ａと像信号ＡＢを画素加算処理部６０２へ出力すると共に、像信号ＡＢのみをＤＳＰ１０９へ出力する。像信号Ａは焦点検出用信号であり、像信号ＡＢは焦点検出および画像生成用信号である。

画素加算処理部６０２からデータ出力部６０６は位相差検出方式の焦点検出演算を行う演算手段であり、ＣＰＵ１１４の制御下で動作する。画素加算処理部６０２は、像信号Ａ及び像信号ＡＢに対して画素加算処理を行う。ここでは、２行２列の画素群についてベイヤー単位での画素信号を加算して輝度信号にする処理を行うものとする。この処理により、像信号Ａ及び像信号ＡＢのデータ数はそれぞれ水平方向で１／２、垂直方向で１／２に減少する。像信号減算部６０３は、画素加算処理部６０２から輝度信号ＡＢ（Ｙａｂと記す）と輝度信号Ａ（Ｙａと記す）を取得し、ＹａｂからＹａを減算することにより、輝度信号Ｂ（Ｙｂと記す）を生成する。Ｙａｂは副画素ａの信号と副画素ｂの信号とを加算した輝度信号であり、Ｙａは副画素ａの輝度信号であるから、それらの差であるＹｂは副画素ｂの輝度信号を表すものである。

像補正処理部６０４は、像信号減算部６０３から取得したＹａ，Ｙｂに対して、固定パターンノイズ除去などの補正処理を行う。相関演算処理部６０５は、Ｙａ，Ｙｂの信号波形から相関値Ｃｍ（ｘ）を算出する。相関値の算出方法としては、例えば下式を用いる。

この場合、相関値Ｃｍ（ｘ）の極小点が最も相関の高い点となる。ＹａとＹｂとの差の絶対値から相関値を算出してもよい。または、以下の式で相関値を求めてもよい。

ＭＡＸ（Ａ，Ｂ）はＡとＢの大きい方を選択することを表す。また、逆に小さい方を選択する方法でも相関値を算出することが可能である。
データ出力部６０６は、相関演算処理部６０５が算出した相関値Ｃｍ（ｘ）をＣＰＵ１１４へ出力する。ＣＰＵ１１４は、取得した相関値Ｃｍ（ｘ）から最も相関の高い点を選択し、デフォーカス量を算出する。ＣＰＵ１１４は算出したデフォーカス量に基づいてフォーカス駆動回路１１６を制御する。

［第１実施形態］
以下、図１０を参照して、本発明の第１実施形態による撮像動作及びＡＦ動作のシーケンスを説明する。
図１０は、動画撮影時の撮像素子読出し動作及びＡＦ動作を示している。動画フレームｎは第ｎフレームを表わし、ｎないしｎ＋４の各画像フレームを例示する。その下に撮像素子１０６の読出し動作、相関演算動作、データ出力動作、ＣＰＵ１１４のデフォーカス演算処理、フォーカスレンズの駆動をそれぞれ示している。
まず、第ｎフレーム（画像フレームｎ）において前述の読出し動作に従って、撮像素子１０６の信号が先頭ラインから順に読み出される。この際、各ラインから像信号Ａと像信号ＡＢの両方が読み出される。図中に点線で示す矩形枠は、焦点検出を行うための領域（焦点検出領域）を示す。焦点検出領域は、焦点検出演算の対象とする範囲内の画素部に相当する領域である。焦点検出領域の信号が読み出され始めると、その信号を使用して相関演算処理部６０５は像の相関演算処理を開始する。そして、焦点検出領域での信号に対する相関演算が行われる。相関演算の内容は前述の通りである。

相関演算処理が終了すると、続いてその演算結果がデータ出力部６０６からＣＰＵ１１４へ出力される。この際、本実施形態においては撮像素子１０６の読出し動作が全て完了した後にデータ出力部６０６からのデータ出力動作を開始する。これにより、焦点検出領域が撮影画面内のどの位置にあっても、データ出力開始の時点は常に同じタイミングとなる。ＣＰＵ１１４は、受信した相関演算データに基づいてデフォーカス量を算出し、フォーカス駆動回路１１６の駆動制御を行う。

続くフレームｎ＋１とフレームｎ＋２では、相関演算が停止される。このため、ＣＰＵ１１４の制御により、撮像素子１０６では演算処理に不要となる像信号Ａの出力が停止される。その分だけ電力を節減することができる。例えば、像信号Ａの出力期間に差動増幅器３１４の電流を遮断し、また、水平走査回路３１１の動作を停止することにより、電力を節減可能である。それに応じてＣＰＵ１１４は、相関演算処理部６０５、データ出力部６０６の動作を停止させる。これによりＤＦＥ１０８の電力を節減できる。更に、画素加算処理部６０２、像信号減算部６０３、像補正処理部６０４も、この期間（相関演算の停止期間）中に動作を停止するので、電力を節減できる。電力の節減は、各ブロックへのクロック供給を停止することで実現される。相関演算を行わない期間中には、デフォーカス算出処理およびレンズ駆動は行わない。

続くフレームｎ＋３では、再びフレームｎと同様に撮像素子１０６から像信号Ａおよび像信号ＡＢを読出す処理が実行され、前述した一連のＡＦ処理が行われる。
以上の構成によれば、３フレームに１回の割合でＡＦ処理が実行されることになる。ＡＦ処理を行わない画像フレーム期間においては、前述したように使用しない回路部の動作を停止することで全体としての消費電力を低減できる。
本実施形態においては、３フレームに１回の割合でＡＦ処理を行っているが、これに限らず、ＡＦ処理を行うフレームと、ＡＦ処理を行わないフレームとの割合については構成や仕様に応じて変更しても構わない。また、その割合をフレームレートに応じて変更することで、消費電力を一定に保つように制御してもよい。例えば、３０フレーム／秒の撮影モードでは３フレームに１回の割合に設定する。６０フレーム／秒の撮影モードでは６フレームに１回の割合に設定すれば、いずれのモードにおいてもＡＦ処理に関わる回路部の消費電力を一定とすることが可能である。

［第２実施形態］
次に本発明の第２実施形態を説明する。
第１実施形態では、数フレームに１回の割合でＡＦ処理が行われるため、消費電力を抑制できる反面、被写体の動きに対する焦点調節の追従性の低下が懸念される。動画撮影時には追従性の要求度がそれほど高くないため、複数の画像フレームに１回の割合でＡＦ処理を行ったとしても十分である。しかし、静止画撮影前のライブビュー動作では追従性が重要となる。そこで、本発明の第２実施形態では、数フレームに１回の割合でＡＦ処理を行う第１のモードに加えて、第１のモードよりも高い頻度でＡＦ処理を行う第２のモードを有する。例えば、第２のモードでは、動画フレームに対して焦点検出演算が毎回実行される。これにより、静止画撮影直前での追従性を損なわずに、全体の消費電力を抑制することができる。

図１１は、本発明の第２実施形態における動画撮影時の撮像素子の読出し動作及びＡＦ動作を示している。第ｎフレームないし第ｎ＋６フレームを例示する。
フレームｎからｎ＋２までの期間については、図１０での説明と同様に、３フレームに１回の割合でＡＦ処理が行われる。フレームｎ＋２の期間において、撮影者によりシャッタースイッチ（ＳＷ）の半押し操作が行われると、ＣＰＵ１１４は静止画撮影の指示を受け付け、フレームｎ＋３からｎ＋５では毎フレームにて連続してＡＦ処理を実行させる。この際、ＣＰＵ１１４はデータ出力部６０６からのデータ出力動作を相関演算処理部６０５の相関演算処理の終了直後に開始させる。図１０の場合には撮像素子１０６の読出し動作が全て終了した後にデータ出力動作を開始する。その場合、データ出力に要する時間と次フレームの焦点検出領域の位置によっては、次フレームの相関演算処理開始までにデータ出力が終了しない場合がある。そこで、図１１では、相関演算処理部６０５の演算処理の終了直後にデータ出力動作を開始することにより、次フレームの相関演算処理開始までにデータ出力動作を終了させることができる。但し、焦点検出領域の位置設定に応じてデータ出力タイミングが変わってしまうことになるが、毎フレームのＡＦ処理が保証される。尚、図１０のデータ出力タイミングであっても、相関演算処理部６０５とデータ出力部６０６の間に一時的にデータを格納するバッファメモリを設ければ、毎フレームにてＡＦ動作を行える。
ＡＦ動作によってフォーカスレンズが移動して合焦状態になった後、フレームｎ＋６以降からは再び間欠的なＡＦ処理が行われるので、省電力モードに入ることとなる。

以上の構成により、静止画撮影直前などにおいて必要なＡＦ追従性を損なわずに、その他の期間には消費電力を抑制することで全体としての電力を節減することができる。
尚、本実施形態では、シャッタースイッチ（ＳＷ）が半押し操作された直後の期間にて、毎フレームでＡＦ処理を行い、それ以外の期間では３フレームに１回の間欠的なＡＦ動作を行う例を説明した。ＡＦ処理の頻度についてはこれに限られるものではない。例えば、シャッタースイッチの半押し操作が行われた直後の期間で３フレームに１回の割合でＡＦ処理を行い、それ以外の期間ではさらにＡＦ処理の頻度を少なくするか、または全くＡＦ処理を行わない構成にしても構わない。また、シャッタースイッチの半押し操作の検知に代えて、他の状態変化を検知してＡＦ処理の頻度を変更しても構わない。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、以下の通りである。
・ＡＦ処理に使用する信号について、画素加算せずにそのままの像信号情報を使用する形態。
・相関演算処理部６０５がＤＳＰ１０９やＣＰＵ１１４に含まれる形態。
・相関演算を行わないフレームの期間中に、撮像素子１０６からの像信号Ａの出力を停止させ、更にＡＦＥ１０７の動作を停止して消費電力を低減させる形態。

１００ 撮像装置
１０６ 撮像素子
１０８ ＤＦＥ
１０９ ＤＳＰ
１１４ ＣＰＵ
６０５ 相関演算処理部
６０６ データ出力部

Claims (12)

1. 画素部がそれぞれ複数の光電変換部を有し、該光電変換部から焦点検出用信号および画像生成用信号を出力する撮像素子と、焦点調節用のレンズを駆動する駆動部を備える撮像装置であって、
   前記焦点検出用信号を取得して位相差検出方式の焦点検出演算を行う演算手段と、
   前記演算手段の演算結果を取得し、前記駆動部を制御して焦点調節を行う制御手段を備え、
   前記制御手段は前記演算手段を制御し、複数の画像フレームに対して設定された頻度で間欠的に焦点検出演算を実行させることを特徴とする撮像装置。
2. 画素部がそれぞれ複数の光電変換部を有し、該光電変換部から焦点検出用信号および画像生成用信号を出力する撮像素子と、焦点調節用のレンズを駆動する駆動部を備える撮像装置であって、
   前記焦点検出用信号を取得して位相差検出方式の焦点検出演算を行う演算手段と、
   前記演算手段の演算結果を取得し、前記駆動部を制御して焦点調節を行う制御手段を備え、
   前記制御手段は前記演算手段を制御し、第１のモードにおいて複数の画像フレームに対して１回の割合で前記焦点検出演算を実行させ、第２のモードにおいて前記第１のモードよりも高い頻度で前記焦点検出演算を実行させることを特徴とする撮像装置。
3. 前記演算手段は前記焦点検出演算の結果を出力するデータ出力手段を備え、
   前記制御手段は、前記焦点検出演算を行わないフレーム期間に前記データ出力手段の動作を停止させることを特徴とする請求項１または２に記載の撮像装置。
4. 前記演算手段は前記焦点検出用信号の相関演算を行う相関演算処理手段を備え、
   前記制御手段は、前記焦点検出演算を行わないフレーム期間に前記相関演算処理手段の処理を停止させることを特徴とする請求項１ないし３のいずれか１項に記載の撮像装置。
5. 静止画撮影を指示する操作手段を備え、
   前記制御手段は、前記操作手段から静止画撮影の指示を受け付けた場合、前記第２のモードに変更する制御を行うことを特徴とする請求項２に記載の撮像装置。
6. 前記演算手段は、前記焦点検出演算の結果を出力するデータ出力手段と、前記焦点検出用信号の相関演算を行う相関演算処理手段を備え、
   前記制御手段は、前記第２のモードにおいて前記焦点検出演算を行うフレーム期間にて前記データ出力手段の動作を前記相関演算処理手段による相関演算の終了直後に開始させる制御を行い、前記焦点検出演算を行わないフレーム期間に前記データ出力手段の動作および前記相関演算処理手段の処理を停止させることを特徴とする請求項５に記載の撮像装置。
7. 前記制御手段は、前記第１のモードにおいて前記撮像素子の読出し動作が終了した後に前記データ出力手段の動作を開始させる制御を行うことを特徴とする請求項６に記載の撮像装置。
8. 前記制御手段は、前記演算手段が演算の対象とする焦点検出領域の位置に応じて前記焦点検出演算の結果を出力するタイミングを変更することを特徴とする請求項１ないし７のいずれか１項に記載の撮像装置。
9. 前記制御手段は、前記焦点検出演算を行わないフレーム期間に前記演算手段へのクロック供給を停止させる制御を行うことを特徴とする請求項１ないし８のいずれか１項に記載の撮像装置。
10. 前記制御手段は、前記焦点検出演算を行わないフレーム期間に前記撮像素子からの焦点検出用信号の出力を停止させる制御を行うことを特徴とする請求項１ないし９のいずれか１項に記載の撮像装置。
11. 画素部がそれぞれ複数の光電変換部を有し、該光電変換部から焦点検出用信号および画像生成用信号を出力する撮像素子と、焦点調節用のレンズを駆動する駆動部を備える撮像装置にて実行される制御方法であって、
    前記焦点検出用信号を取得して位相差検出方式の焦点検出演算を複数の画像フレームに対して設定された頻度で間欠的に行う演算ステップと、
    前記演算ステップの演算結果を取得し、前記駆動部を制御して焦点調節を行う制御ステップを有することを特徴とする撮像装置の制御方法。
12. 画素部がそれぞれ複数の光電変換部を有し、該光電変換部から焦点検出用信号および画像生成用信号を出力する撮像素子と、焦点調節用のレンズを駆動する駆動部を備える撮像装置にて実行される制御方法であって、
    前記焦点検出用信号を取得して位相差検出方式の焦点検出演算を行う演算ステップと、
    前記演算ステップの演算結果を取得し、前記駆動部を制御して焦点調節を行う制御ステップを有し、
    前記演算ステップは、第１のモードにおいて複数の画像フレームに対して１回の割合で前記焦点検出演算を実行するステップと、第２のモードにおいて前記第１のモードよりも高い頻度で前記焦点検出演算を実行するステップを有することを特徴とする撮像装置の制御方法。
    

Images