JP2014182226A5

JP2014182226A5 -

Info

Publication number: JP2014182226A5
Application number: JP2013055729A
Authority: JP
Filing date: 2013-03-18
Publication date: 2016-04-28

Description

本発明の光スキャナーでは、前記歪検出素子は、前記第２軸部の前記固定部側の端部に配置されていることが好ましい。
これにより、歪検出素子に接続される配線の第２軸部に配置される部分を少なくすることができる。
本発明の光スキャナーでは、オブザーバーを用いて、前記第１信号処理部から出力された信号に基づいて、前記可動部の前記第１の軸周りの挙動を推定することが好ましい。
これにより、可動部の第１の軸周りの揺動が共振状態でなくても、第１信号処理部から出力された信号に基づいて、可動部の第１の軸周りの挙動を検出することができる。

本発明の第１実施形態に係る光スキャナーを示す平面図である。図１に示す光スキャナーの断面図（Ｘ軸に沿った断面図）である。図１に示す光スキャナーの制御系を示すブロック図である。図１に示す光スキャナーが備える駆動部の電圧印加部を説明するためのブロック図である。図４に示す第１の電圧発生部および第２の電圧発生部での発生電圧の一例を示す図である。図１に示す光スキャナーの歪検出素子を説明するための図である。２端子型の歪検出素子の姿勢とシリコンの結晶方位との関係を説明するための図である。ピエゾ抵抗領域にｐ型シリコンを用いた場合における２端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。ピエゾ抵抗領域にｎ型シリコンを用いた場合における２端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。２端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値の比との関係を示すグラフである。（ａ）は、枠体部に印加される第１の軸周りのトルクと可動部および枠体部のＹ軸周りの揺動角との比に関する周波数特性を示すグラフ、（ｂ）は、枠体部に印加される第１の軸周りのトルクと可動部および枠体部の第１の軸周りの揺動との位相差に関する周波数特性を示すグラフである。（ａ）は、図１１（ａ）の共振周波数付近を拡大したグラフ、（ｂ）は、図１１（ｂ）の共振周波数付近を拡大したグラフである。本発明の第２実施形態に係る光スキャナーを示す平面図である。図１３に示す光スキャナーの歪検出素子を説明するための図である。ピエゾ抵抗領域にｐ型シリコンを用いた場合における４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。ピエゾ抵抗領域にｎ型シリコンを用いた場合における４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値の比との関係を示すグラフである。本発明の画像表示装置の実施形態を模式的に示す図である。図１８に示す画像表示装置の制御系を示すブロック図である。本発明の画像表示装置の応用例１を示す斜視図である。本発明の画像表示装置の応用例２を示す斜視図である。本発明の画像表示装置の応用例３を示す斜視図である。

これに対し、傾斜角θが前記下限値未満であると、電圧印加部４によりコイル３１に印加される電圧の強さなどの諸条件によっては、可動ミラー部１１を十分にＸ軸周りに回動させることができない場合がある。一方、傾斜角θが前記上限値を超えると、諸条件によっては、可動ミラー部１１を十分にＹ軸周りに回動させることができない場合がある。
このような永久磁石２１としては、例えば、ネオジム磁石、フェライト磁石、サマリウムコバルト磁石、アルニコ磁石、ボンド磁石等を好適に用いることができる。このような永久磁石２１は、硬磁性体を着磁したものであり、例えば、着磁前の硬磁性体を枠体部１３に設置した後に着磁することにより形成される。既に着磁がなされた永久磁石２１を枠体部１３に設置しようとすると、外部や他の部品の磁界の影響により、永久磁石２１を所望の位置に設置できない場合があるからである。

このように、枠体部１３を挟んで設けられた１対の軸部１４ａ、１４ｂに配置された１対の歪検出素子５１、５２の検出信号から、軸部１４ａ、１４ｂの曲げ変形に基づく信号を効率的に取り出すことができる。
このような第１信号処理回路７１から出力された信号は、図３に示す制御部６に入力される。

このように、枠体部１３を挟んで設けられた１対の軸部１４ａ、１４ｂに配置された１対の歪検出素子５１、５２の検出信号から、軸部１４ａ、１４ｂの捩れ変形に基づく信号を効率的に取り出すことができる。
このような第２信号処理回路７２から出力された信号は、図３に示す制御部６に入力される。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
図１３は、本発明の第２実施形態に係る光スキャナーを示す平面図、図１４は、図１３に示す光スキャナーの歪検出素子を説明するための図である。また、図１５は、ピエゾ抵抗領域にｐ型シリコンを用いた場合における４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。また、図１６は、ピエゾ抵抗領域にｎ型シリコンを用いた場合における４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値との関係を示すグラフである。また、図１７は、４端子型の歪検出素子の姿勢（角度α）と引張応力およびせん断応力による抵抗値変化率の絶対値の比との関係を示すグラフである。

このような歪検出素子５１Ａの検出信号は、第１信号処理回路７１（第１信号処理部）および第２信号処理回路７２（第２信号処理部）に入力される。同様に、歪検出素子５２Ａの検出信号は、第１信号処理回路７１および第２信号処理回路７２に入力される。なお、歪検出素子５２Ａは、端子８４ａ、８４ｂを介して歪検出素子駆動回路５３に電気的に接続され、端子８４ｃ、８４ｄを介して第１信号処理回路７１および第２信号処理回路７２に電気的に接続されている。