JP2014174328A - 集積型光回路素子および集積型光回路素子の作製方法 - Google Patents

集積型光回路素子および集積型光回路素子の作製方法 Download PDF

Info

Publication number
JP2014174328A
JP2014174328A JP2013046769A JP2013046769A JP2014174328A JP 2014174328 A JP2014174328 A JP 2014174328A JP 2013046769 A JP2013046769 A JP 2013046769A JP 2013046769 A JP2013046769 A JP 2013046769A JP 2014174328 A JP2014174328 A JP 2014174328A
Authority
JP
Japan
Prior art keywords
optical waveguide
circuit element
spin
optical circuit
type layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013046769A
Other languages
English (en)
Other versions
JP5750132B2 (ja
Inventor
Shinichi Aozasa
真一 青笹
Munehisa Tamura
宗久 田村
Masao Kurata
優生 倉田
Yusuke Nasu
悠介 那須
Mikitaka Itou
幹隆 井藤
Ryoichi Kasahara
亮一 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013046769A priority Critical patent/JP5750132B2/ja
Publication of JP2014174328A publication Critical patent/JP2014174328A/ja
Application granted granted Critical
Publication of JP5750132B2 publication Critical patent/JP5750132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

【課題】端部にミラーを備えた光導波路上にPDが作製された集積型光回路素子に関し、PD作製時およびワイヤボンディングプロセス時において、PDが光導波路から剥離分離することを抑制可能な集積型光回路素子および作製方法を提供すること。
【解決手段】集積型光回路素子は、基板12と、基板12上の光導波路17(光導波路17は、下部クラッド14−1と、コア16と、上部クラッド14−2とから構成される)と、光導波路17端に設けられたミラー18と、光導波路17上の樹脂系接着剤部72と、樹脂系接着剤部72によって光導波路17上に貼り付けられるPD74と、光導波路17上で樹脂系接着剤部72およびPD74を被覆するSOG膜76と、PD74上の電極78とから構成される。SOG膜76により、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4との側面は、完全に被覆される。
【選択図】図6

Description

本発明は、集積型光回路素子に関する。さらに具体的には、光通信や光情報処理の分野で用いられる、平面光波回路とフォトダイオード(本明細書では、「PD」ともいう)などの受光素子とから構成される集積型光回路素子に関する。
近年、光ファイバ伝送の普及に伴い、多数の光機能素子を高密度に集積する技術が求められている。その技術の一つとして、石英系平面光波回路(本明細書では、「PLC」(Planar Lightwave Circuit)ともいう)が知られている。PLCは低損失、高信頼性、および高い設計自由度といった優れた特徴を有し、複合機能一体集積のプラットフォームとして有望である。
実際に伝送端局における光受信装置にはPDなどの受光素子からなる光モジュールや、レーザーダイオード(本明細書では、「LD」ともいう)などの発光素子と、合分波器、分岐・結合器、光変調器などの機能素子が形成されたPLCとが光結合により実装されている。
また、例えば、波長分割多重伝送方式におけるノード装置においては、PLC中の複数の光導波路についての光強度を監視するために、多数のPDが集積化されて実装されている。
光導波路と受光素子の光結合を可能とする構造として、図1に示すような構造が提案されている。図1は、従来技術に係る、光を反射してPDに結合させるミラーを備えた構造を示す図である。
図1に示す構造は、基板12と、基板12上の光導波路17(光導波路17は、下部クラッド14−1と、コア部16と、上部クラッド14−2とから構成される)と、光導波路17端に設けられたミラー18と、光導波路17上に設置されたPD22とから構成される。
基板12として、Si基板等を使用することができる。コア16を伝搬する光は、ミラー18で反射されて光路を変換され、PD22に結合する。結合した光は、PD22で電気信号に変換される。
このような構造は、異方性エッチングにより光導波路に斜めの溝(本明細書では、「ミラー溝」ともいう)を設け、この斜めの溝の側面に、金属や多層膜を堆積させることで作製することができる。堆積させた金属または多層膜を、基板面に対して垂直方向に光路を変換する反射面とすることで、ミラーを作製することができる(非特許文献1を参照)。
PDで変換された電気信号は微弱であるため、後段に電気増幅器を接続して増幅する必要があることに留意する。図2に、図1に示した構造を含む、集積型光回路素子の斜視図を示す。
図2に示す集積型光回路素子は、PD22の後段に電気増幅器26を備える。PD22と電気増幅器26とは、Au等のワイヤ24用いたワイヤボンディングにより接続される。
光導波路17を伝搬する光は、ミラー18で反射されて光路を変換され、PD22に結合する。PD22に結合した光は、電気信号に変換される。電気信号は、電気増幅器26で増幅されて電気配線28で伝送される。
図3に、図1のPD22周辺の詳細な断面図を示す。図3はPDの詳細な構造の一例を示す断面図である。
図3に示すように、PD74は、樹脂系接着剤部72により上部クラッド14−2に貼り付けられた複数の半導体層から構成される。複数の半導体層は、下から順に、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4とが積層されて構成される。
なお、図1乃至図3では、コア部16が伸長する方向がx軸方向、光導波路17が積層される基板12の法線方向がz軸方向、x軸およびz軸に垂直な方向がy軸方向となるように座標軸を設定している。この座標軸は、以後の説明においても同様に設定されるものとする。
本発明に関連する従来技術として、スピンオングラス(本明細書では、「SOG」ともいう)膜と下地酸化膜との接着性を向上させた半導体装置が提案されている(特許文献1を参照)。図4に示すような構造では、数十ナノメートルオーダの凹凸を下地酸化膜103の表面に形成することが可能となり、SOG膜106と下地酸化膜103との間の接触面積を増加させることが可能となる。このため、SOG膜106と下地酸化膜103との接着性を向上させることが可能となり、SOG膜106を脱水重合反応させる際にSOG膜106が体積収縮を起こした場合においても、下地酸化膜103とSOG膜106との間の界面に発生する応力に対抗して、SOG膜106が下地酸化膜103から剥がれることを防止することができる。
本発明に関連する別の従来技術として、高精度に平坦化されたSOG膜を半導体素子上に形成してなる半導体装置が提案されている(特許文献2を参照)。図5に示すように、半導体装置は、半導体基板上の半導体素子201の周囲をこの半導体素子201とは2μm程度の等間隔をおいて壁状突起物202を形成して、半導体素子201が中央に位置するように壁状突起物202で囲んだ状態で、SOG膜を形成することにより、壁状突起物202がストッパーとして機能し、流れ込んだSOGは壁状突起物202の側壁に近接した位置では傾斜状態となるが、中央部分の半導体素子201上では平坦状となって、半導体素子201上のSOG膜206の膜厚は均一になる。このように、半導体素子の配線間を被覆し、平坦化することを目的にスピンオングラスを用いる構造が提案されている。
特開2004−247472号公報 特開2010−040713号公報
Kurata, Yu; Nasu, Yusuke; Tamura, Munehisa; Yokoyama, Haruki; Muramoto, Yoshifumi, "Heterogeneous Integration of High-Speed InP PDs on Silica-Based Planar Lightwave Circuit Platform", Proc. ECOC2011, Th.12, LeSaleve.5, (2011)
図1および図3に示す構造を作製するためには、光導波路上の任意の位置に機能素子(PD)基板を樹脂系接着剤にて貼り付けた後、機能素子基板を加工してPDを任意かつ複数の位置に作製する必要がある。また、図1および図3に示した構造を作製した後で、PDは、後段の電気増幅器とワイヤボンディングにより接続する必要がある(図2を参照)。
従って、このようなPD作製時およびワイヤボンディングプロセス時において、PDが光導波路から剥離分離することを抑制しなければならないという課題が存在する。
また、図3に示したように、光導波路17の上に半導体層74を貼り付ける樹脂系接着剤部72は、側面が剥き出しの状態になっている。従って、光導波路上にPDを作製した後の工程、具体的には電極パッドおよび電極配線工程において、剥き出しの樹脂系接着剤部72が有機汚染源となってしまうという問題があった。
本発明は、上記の課題および問題を鑑みてなされたものであり、端部にミラーを備えた光導波路上にPDが作製された集積型光回路素子に関し、PD作製時およびワイヤボンディングプロセス時において、PDが光導波路から剥離分離することを抑制可能な集積型光回路素子および作製方法を提供することを目的とする。
また、本発明に係る集積型光回路素子では、樹脂系接着剤部が電極パッドおよび電極配線工程において汚染源となることを防止することができる。
本発明は、基板と、基板上の、クラッドおよびコアから構成された光導波路と、光導波路を伝搬する光を反射するための、光導波路の端部に設けられたミラーと、光導波路上の、ミラーで反射された光が結合するための、フォトダイオードと、を備えた集積型光回路素子であって、フォトダイオードは、樹脂系接着剤部を介して、光導波路に貼り付けられており、樹脂系接着剤部の側面は、感光性または非感光性のスピンオングラスにより形成されるスピンオングラス膜によって被覆されていることを特徴とする。
本発明の一実施形態において、光導波路は、下部クラッド、コア、および上部クラッドが順に積層されて構成され、上部クラッドは、表面に溝を備え、スピンオングラス膜を形成するスピンオングラスは、溝に入り込んでいることを特徴とする。
本発明の一実施形態において、スピンオングラスの屈折率は、上部クラッドの屈折率と該同一であることを特徴とする。
本発明は、集積型光回路素子を作製する方法であって、基板上に、下部クラッドと、コアと、上部クラッドとを順次成膜して、光導波路を作製するステップと、上部クラッドに、樹脂系接着剤を塗布して樹脂系接着剤部を形成するステップと、上部クラッドに、樹脂系接着剤部を介してエピタキシャル層を貼り付けるステップと、エピタキシャル層を加工して、複数の半導体層から成るフォトダイオードを形成するステップと、スピンオングラス塗布により、樹脂系接着剤部の側面をスピンオングラス膜で被覆するステップとを含むことを特徴とする。
本発明の一実施形態において、樹脂系接着剤部の側面をスピンオングラス膜で被覆するステップの前に、上部クラッドに溝を形成するステップをさらに備えたことを特徴とする。
本発明により、PD作製時およびワイヤボンディングプロセス時において、PDが光導波路から剥離分離することを抑制可能な集積型光回路素子および作製方法を提供することができる。
従来技術に係る、光を反射してPDに結合させるミラーを備えた構造を示す断面図である。 従来技術に係る、図1に示した構造を含む集積型光回路素子の斜視図である。 従来技術に係る、PDの詳細な構造を示す断面図である。 従来技術に係る、SOG膜と下地酸化膜との接着性を向上させた半導体装置の構造を示す断面図である。 従来技術に係る、SOG膜を形成した半導体装置の構造を示す断面図である。 本発明の第1の実施形態に係る、集積型光回路素子の断面図である。 本発明の第2の実施形態に係る、集積型光回路素子の断面図である。 本発明に係る、集積型光回路素子の作製方法を説明する図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。
(第1の実施形態)
図6に、本発明の第1の実施形態に係る集積型光回路素子の構造を示す。図6に示すように、集積型光回路素子は、基板12と、基板12上の光導波路17(光導波路17は、下部クラッド14−1と、コア16と、上部クラッド14−2とから構成される)と、光導波路17端に設けられたミラー18と、光導波路17上の樹脂系接着剤部72と、樹脂系接着剤部72によって光導波路17上に貼り付けられるPD74と、光導波路17上で樹脂系接着剤部72およびPD74を被覆するSOG膜76と、PD74上の電極78とから構成される。
基板12として、Si基板等を使用することができる。光導波路17において光信号処理用の光回路が形成される。コア16を伝搬する光は、ミラー18で反射されて光路を変換されてPD74に結合し、PD74で電気信号に変換される。
PD74は、樹脂系接着剤部72により上部クラッド14−2に貼り付けられた複数の半導体層から構成される。図6に示す例では、複数の半導体層は、下から順に、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4とが積層されて構成されているが、PDの構造はこれに限定されない。複数の半導体層から成るPD74は、光導波路17上に貼り付けたエピタキシャル層をフォトエッチング等により加工することによって作製するが、これについては後述する。
PD74は一例として、半絶縁性InP基板の上に、InPからなるn型コンタクト層、ノンドープのInGaAsPからなる層厚230nmの電子走行層、p型にドーピングされたInGaAsからなる層厚30nmの光吸収層を備える。
本実施形態の重要な特徴は、集積型光回路素子が、光導波路17上で樹脂系接着剤部72およびPD74を被覆するSOG膜76を備えることである。SOG膜76により、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4との側面は、完全に被覆される。SOG膜76により、n+型層74−1と、p型層74−4との上面のうちの電極78が形成される部分を除いた部分が被覆される。
SOG膜76の材料は、上部クラッド14−2と同等の屈折率を持つ材料を使う必要がある。これは、上部クラッド14−2とSOG膜76との境界における、光散乱による損失を低減するためである。なお、SOG膜76の材料は、感光性であっても良いし、非感光性であっても良く、作製方法によって適宜選択することが可能である。
PD74をSOG膜76で被覆・封止(モールド)することにより、PDが光導波路から剥離分離することを防止することができる。また、樹脂系接着剤部72の側面はSOG膜76によって完全に被覆されるので、樹脂系接着剤部が電極パッドおよび電極配線工程において汚染源となることを防止することができる。
n+型層74−1と、p型層74−4との上面の一部は、SOG膜76によって被覆されておらず、このSOG膜76によって被覆されない部分に、電極78が形成される。
(第2の実施形態)
図7に、本発明の第2の実施形態に係る集積型光回路素子の構造を示す。図7に示すように、上部クラッド14−2が溝を備えていても良い。SOGは、溝に入り込んでSOG膜76を形成するので、第1の実施形態に係る集積型光回路素子よりも、PD74を強く封止することができるので、PDはより剥離しにくくなる。
(作製方法)
図8を参照しながら、第1の実施形態および第2の実施形態で示した構造の作製方法を説明する。
最初に、基板12上に、下部クラッド14−1と、コア16と、上部クラッド14−2とを順次成膜して、光導波路17を作製する(図8(a)を参照)。
次に、上部クラッド14−2に溝を形成する(図8(b)を参照)。なお、第1の実施形態の構造(図6を参照)を作製する際は、この工程は必要ではない。
次に、上部クラッド14−2に樹脂系接着剤を塗布して、樹脂系接着剤部72を形成する(図8(c)を参照)。
次に、上部クラッド14−2に、樹脂系接着剤部72を介して、エピタキシャル層80を貼り付ける(図8(d)を参照)。
次に、光導波路17の表面全体(エピタキシャル層80を含む)に亘って、スプレーコートによりフォトレジストを塗布すること、UV光露光によるフォトリソグラフィー、エッチング、貼り付けたエピタキシャル層80を加工する。エピタキシャル層80を加工して、複数の半導体層から構成されるPD74を作製する(図8(e)を参照)。図8(e)に示す例では、複数の半導体層は、下から順に、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4とが積層されて構成されているが、PDの構造はこれに限定されない。
次に、SOGを塗布し、樹脂系接着剤部72と、n+型層74−1と、n型層74−2と、i型層74−3と、p型層74−4との側面を完全に被覆するように、SOG膜76を形成する(厚さ:200nm)。n+型層74−1の上面およびp型層74−4の上面は、SOG膜76により、電極が形成される部分を除いた部分が被覆される。なお、上部クラッド14−2に溝を形成した場合(図8(b)を参照)は、SOGが溝に入り込むようにしてSOG膜76を形成する(図8(f)を参照)。
このSOG材料は、無機系化合物(例えば、シリコン系化合物、ガリウム系化合物、ヒ素系化合物、ホウ素系化合物、またはこれらの無機元素および材料の組み合わせ)を含んでなる。スピンコート後に180度で焼成する。
最後に、PD74の上面(図8に示す例では、n+型層74−1の上面およびp型層74−4の上面)に電極78を形成する。(図8(g)を参照)。
12 基板
14 クラッド
14−1 下部クラッド
14−2 上部クラッド
16 コア
17 光導波路
18 ミラー
22 PD
24 ワイヤ
26 電気増幅器
28 電気配線

72 樹脂系接着剤部
74 PD
74−1 n+型層
74−2 n型層
74−3 i型層
74−4 p型層
76 SOG膜
78 電極
80 エピタキシャル層

101 絶縁層
102 配線層
103 下地酸化膜
103a 凸部
106 SOG膜

201 半導体素子
202 壁上突起物
203 シリコン基板
204 シリコン酸化膜
205 基体
206 SOG膜
207,208 配線

Claims (5)

  1. 基板と、
    前記基板上の、クラッドおよびコアから構成された光導波路と、
    前記光導波路を伝搬する光を反射するための、前記光導波路の端部に設けられたミラーと、
    前記光導波路上の、前記ミラーで反射された光が結合するための、フォトダイオードと、
    を備えた集積型光回路素子であって、
    前記フォトダイオードは、樹脂系接着剤部を介して、前記光導波路に貼り付けられており、
    前記樹脂系接着剤部の側面は、感光性または非感光性のスピンオングラスにより形成されるスピンオングラス膜によって被覆されていることを特徴とする集積型光回路素子。
  2. 前記光導波路は、下部クラッド、コア、および上部クラッドが順に積層されて構成され、
    前記上部クラッドは、表面に溝を備え、
    前記スピンオングラス膜を形成するスピンオングラスは、前記溝に入り込んでいることを特徴とする請求項1に記載の集積型光回路素子。
  3. 前記スピンオングラスの屈折率は、前記上部クラッドの屈折率と該同一であることを特徴とする請求項1または2に記載の集積型光回路素子。
  4. 基板上に、下部クラッドと、コアと、上部クラッドとを順次成膜して、光導波路を作製するステップと、
    前記上部クラッドに、樹脂系接着剤を塗布して樹脂系接着剤部を形成するステップと、
    前記上部クラッドに、前記樹脂系接着剤部を介してエピタキシャル層を貼り付けるステップと、
    前記エピタキシャル層を加工して、複数の半導体層から成るフォトダイオードを形成するステップと、
    スピンオングラス塗布により、前記樹脂系接着剤部の側面をスピンオングラス膜で被覆するステップと
    を含むことを特徴とする集積型光回路素子を作製する方法。
  5. 前記樹脂系接着剤部の側面をスピンオングラス膜で被覆するステップの前に、前記上部クラッドに溝を形成するステップをさらに備えたことを特徴とする請求項4に記載の方法。
JP2013046769A 2013-03-08 2013-03-08 集積型光回路素子および集積型光回路素子の作製方法 Expired - Fee Related JP5750132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013046769A JP5750132B2 (ja) 2013-03-08 2013-03-08 集積型光回路素子および集積型光回路素子の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013046769A JP5750132B2 (ja) 2013-03-08 2013-03-08 集積型光回路素子および集積型光回路素子の作製方法

Publications (2)

Publication Number Publication Date
JP2014174328A true JP2014174328A (ja) 2014-09-22
JP5750132B2 JP5750132B2 (ja) 2015-07-15

Family

ID=51695599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013046769A Expired - Fee Related JP5750132B2 (ja) 2013-03-08 2013-03-08 集積型光回路素子および集積型光回路素子の作製方法

Country Status (1)

Country Link
JP (1) JP5750132B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212915A (ja) * 2006-02-13 2007-08-23 Seiko Epson Corp 光電気複合基板及び電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212915A (ja) * 2006-02-13 2007-08-23 Seiko Epson Corp 光電気複合基板及び電子機器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015005892; Yu Kurata, Yusuke Nasu, Munehisa Tamura, Haruki Yokoyama and Yoshifumi Muramoto: 'Heterogeneous integration of high-speed InP PDs on silica-based planar lightwave circuit platform' Optical Communication (ECOC), 2011 37th European Conference and Exhibition&# *

Also Published As

Publication number Publication date
JP5750132B2 (ja) 2015-07-15

Similar Documents

Publication Publication Date Title
US9746607B2 (en) Optical coupling scheme
JP6175263B2 (ja) スポットサイズ変換器、その製造方法及び光集積回路装置
US10168474B2 (en) Method of manufacturing optical input/output device
JP3100584B2 (ja) 光電子集積回路およびその作製方法
US7734123B2 (en) Evanescent III-V silicon photonics device with spin coat bonding
US10852484B2 (en) Apparatus and method for coupling light
US8503843B2 (en) Hybrid integrated optical module
JP6295762B2 (ja) 光集積回路とその製造方法
US10151877B2 (en) Optical circuit module, optical transceiver using the same, and semiconductor photonic device
US10096971B2 (en) Hybrid semiconductor lasers
JP2018194843A (ja) 折り曲げられた光路の反射構造を有する光チップ
JP6696151B2 (ja) 光集積素子及びその製造方法並びに光通信装置
JPH1152198A (ja) 光接続構造
JP5750132B2 (ja) 集積型光回路素子および集積型光回路素子の作製方法
US10895684B2 (en) Integrated laser transceiver
US10782475B2 (en) III-V component with multi-layer silicon photonics waveguide platform
US10403786B2 (en) Optoelectronic system and method for its fabrication
US8095016B2 (en) Bidirectional, optical transmitting/receiving module, optical transmitting/receiving device, and bidirectional optical transmitting/receiving module manufacturing method
JPH0832102A (ja) フォトディテクタ
JP5727538B2 (ja) 光導波路素子およびその製造方法
WO2023084610A1 (ja) 光モジュールおよびその作製方法
JP2014186261A (ja) 集積型光回路素子
JP6322059B2 (ja) 光デバイスの作製方法
KR100472382B1 (ko) 평면도파로형광회로모듈및그제조방법
Zimmermann et al. Integrated Optics

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150515

R150 Certificate of patent or registration of utility model

Ref document number: 5750132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees