JP5727538B2 - 光導波路素子およびその製造方法 - Google Patents

光導波路素子およびその製造方法 Download PDF

Info

Publication number
JP5727538B2
JP5727538B2 JP2013062707A JP2013062707A JP5727538B2 JP 5727538 B2 JP5727538 B2 JP 5727538B2 JP 2013062707 A JP2013062707 A JP 2013062707A JP 2013062707 A JP2013062707 A JP 2013062707A JP 5727538 B2 JP5727538 B2 JP 5727538B2
Authority
JP
Japan
Prior art keywords
optical waveguide
groove
core
photodiode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013062707A
Other languages
English (en)
Other versions
JP2014186263A (ja
Inventor
青笹 真一
真一 青笹
優生 倉田
優生 倉田
田村 宗久
宗久 田村
那須 悠介
悠介 那須
井藤 幹隆
幹隆 井藤
笠原 亮一
亮一 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013062707A priority Critical patent/JP5727538B2/ja
Publication of JP2014186263A publication Critical patent/JP2014186263A/ja
Application granted granted Critical
Publication of JP5727538B2 publication Critical patent/JP5727538B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光導波路素子およびその製造方法に関する。詳細には、本発明は、光通信や光情報処理の分野で用いられる、平面光回路とフォトダイオード(本明細書では、「PD」ともいう)などの受光素子とから構成される光導波路素子およびその製造方法に関する。
近年、光ファイバ伝送の普及に伴い、多数の光機能素子を高密度に集積する技術が求められている。その技術の一つとして、石英系平面光波路回路(Planar Lightwave Circuit:本明細書では「PLC」ともいう)が知られている。PLCは低損失、高信頼性、および高い設計自由度といった優れた特徴を有し、複合機能一体集積のプラットフォームとして有望である。
実際に伝送端局における光受信装置にはPDなどの受光素子からなる光モジュールや、レーザーダイオード(本明細書では、「LD」ともいう)などの発光素子と、合分波器、分岐・結合器、光変調器などの機能素子が形成されたPLCとが光結合により実装されている。
また、例えば、波長多重分割伝送方式におけるノード装置においては、PLC中の複数の光導波路についての光強度を監視するために、多数のPDが集積化されて実装されている。
光導波路と受(発)光素子との光結合を可能とする構造として、図1および図2に示すようなヘテロジニアス集積技術を用いた素子が提案されている(非特許文献1および非特許文献2を参照)。この素子は、異方性エッチングにより光導波路に斜めの端面を形成すること、および、形成した斜めの端面に金属または多層膜を堆積することで作製する。光導波路の斜めの端面に堆積した金属または多層膜は、コアを伝搬する信号光を反射するミラーとして機能する。
図1は、従来技術に係る、光を反射してPDに結合させるミラーを備えた構造の斜視図である。図2は、図1と同じ構造を説明する図であり、図2(a)は上面図であり、図2(b)は正面図であり、図2(c)は図2(a)の断面線A−A’における断面図である。
図1および図2に示す構造は、基板12と、基板12上の光導波路17と、光導波路17端に設けられたミラー18と、光導波路17上に設置されたPD22とから構成される。光導波路17は、コア16およびクラッド14から構成される。図2(c)に示すように、コア16の下にあるクラッドを下部クラッド14−1とし、コア16の上にあるクラッドを上部クラッド14−2とする。
なお、図1および図2では、コア16が伸長する方向がx軸方向、光導波路17が積層される基板12の主面の法線方向がz軸方向、x軸およびz軸に垂直な方向がy軸方向となるように座標軸を設定した。この座標軸は、本明細書の以後の図面・説明においても同様に設定されるものとする。
基板12として、Si基板等を使用することができる。コア16を伝搬する光は、ミラー18で反射されて光路を変換され、対応するPD22によって受光される。
図3に、従来技術に係る、光を反射してPDに結合させるミラーを備えた構造(すなわち、図1および図2に示す構造)を作製する方法を示す。
最初に、Si基板等の基板12上に、下部クラッド14−1と、コア16と、上部クラッド14−2とを順に成膜して、光導波路17を作製し、作製した光導波路17上にPD22を作製する(図3(a)を参照)。
次に、光導波路17全体(PD22を含む)に対してフォトレジスト24を塗布する。そして、UV光を露光後、現像液で露光部分のフォトレジストを溶解する。これにより、光導波路17上のフォトレジスト24は一部除去される(図3(b)を参照)。
次に、異方性エッチングにより光導波路17を掘削し、斜めのミラー面29を形成する(図3(c)を参照)。
次に、ミラー面29に金属を蒸着し、高反射率のミラー18を形成する。蒸着する金属として、AlやAu等を使用することができる(図3(d)を参照)。
最後に、レジスト除去液によりフォトレジストを洗浄し、全てのレジストを除去する(図3(e)を参照)。
なお、図3に示す例では、1本のコア上に1個のPDを作製したが、図3に示した光導波路および受光素子(PD)を一連のプロセスで作製する方法は、ウェハプロセスにも適用可能である。従って、複数のコアに対する複数のPDを同時に精度良く作製することができる。しかし、上記の光導波路素子の構造では、光はミラーを介してPDに結合するため、ミラーの反射損失や伝搬光の散乱により、結合損失およびクロストークが大きくなるという問題があった。
また、斜め露光の技術は提案されているものの(非特許文献3、特許文献1、特許文献2を参照)、基板に対して斜めの面に設置されたエピタキシャル基板、または、基板に対して垂直な面に設置されたエピタキシャル基板を加工してフォトダイオードを作製するような斜めフォトプロセス技術は未だ提案されていない。
特開2008−250099号公報 特開2009−182340号公報
Kurata, Yu; Nasu, Yusuke; Tamura, Munehisa; Yokoyama, Haruki; Muramoto, Yoshifumi, "Heterogeneous Integration of High-Speed InP PDs on Silica-Based Planar Lightwave Circuit Platform", Proc. ECOC2011, Th.12, LeSaleve.5, (2011) 倉田優生、那須悠介、田村宗久、村本好史、横山春喜,"ヘテロジニアス技術による高速InP-PD集積型石英系PLCデバイス", 信ソ会,2011, C-3-33 (2011) 花井 計,"高アスペクト比立体形状への配線パターン露光法の開発",電気学会論文誌E(センサ・マイクロマシン部門誌) Vol. 125 (2005) , No. 6 pp.280-281
本発明は、上記問題を鑑みてなされたものであり、その目的は、光導波路を伝搬する光が、ミラーを介することなくPDで受光可能な光導波路素子およびその製造方法を提供することである。かかる製造方法において、ヘテロジニアス集積の優れたプロセス技術を適用することができる。
本発明は、基板と、基板上の、クラッドおよびコアから構成された光導波路と、フォトダイオードとを備えた光導波路素子であって、フォトダイオードは、光導波路に形成された溝の一方の側面に直接形成され、溝の他方の側面に露出したコアからの出射光を受光できる位置に設置されたことを特徴とする。
本発明の一実施形態において、溝は、y軸方向に平行に伸長することを特徴とする。
本発明の一実施形態は、コアからの出射光の出射方向に関してフォトダイオードの後段光導波路表面に設置された電気増幅器をさらに備え、フォトダイオードと電気増幅器とは、ワイヤボンディング接続されたことを特徴とする。
本発明の一実施形態において、溝の底面に設置された電気増幅器をさらに備え、フォトダイオードと電気増幅器とは、ワイヤボンディング接続されたことを特徴とする。
本発明の一実施形態は、コアの出射端面にレンズを設置したことを特徴とする。
本発明は、光導波路素子の作製方法であって、基板上に、下部クラッドと、コアと、上部クラッドとを順次成膜して、光導波路を作製するステップと、光導波路に溝を形成するステップと、溝の側面に接着層を介してエピタキシャル層を形成するステップと、光導波路の表面全体に亘って、スプレーコートによりフォトレジストを塗布するステップと、UV光露光による斜めフォトリソグラフィーおよび斜めドライエッチングにより、エピタキシャル層を加工してフォトダイオードを作製するステップであって、フォトダイオードは、溝の一方の側面に直接形成され、溝の他方の側面に露出したコアからの出射光を受光できる位置に配置される、ステップと、レジスト除去液により残存フォトレジストを除去するステップとを備えたことを特徴とする。
本発明に係る光導波路素子では、PDがミラーを介することなく伝搬光を受光する。従って、従来のミラーを利用する光導波路素子よりも結合損失を抑えることが可能である。
また、本発明に係る光導波路素子では、従来のミラーを利用する光導波路素子よりも、光導波路端からPDまでの光路距離が短くなる。従って、伝搬光のフィールドの拡大を抑えることが可能であるから、PDの受光径の増加を防止することができる。このことから、本発明に係る光導波路素子では、クロストークの低減やPDの高速化が期待できる。
従来技術に係る、光を反射してPDに結合させるミラーを備えた構造を説明する斜視図である。 従来技術に係る、光を反射してPDに結合させるミラーを備えた構造を説明する図であり、(a)は上面図であり、(b)は正面図であり、(c)は(a)の断面線A−A’における断面図である。 従来技術に係る、光を反射してPDに結合させるミラーを備えた構造(図1および図2に示す構造)の作製方法を説明する図である。 本発明の第1の実施形態に係る、光導波路素子の構造を説明するための図であり、(a)は斜視図であり、(b)は断面図である。 本発明の第1の実施形態に係る、光導波路素子を構成する光導波路に設けられた溝の形状を説明するための図である。 本発明の第2の実施形態に係る、光導波路素子の構造を説明するための図である。 本発明の第2の実施形態に係る、光導波路素子を作製する方法を説明する図である。 本発明の第3の実施形態に係る、光導波路素子の構造を説明するための図であり、(a)は上面図であり、(b)は(a)の断面線A−A’における断面図である。 本発明に係る、光導波路素子の構造を説明するための図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。
(第1の実施形態)
図4に、本実施形態に係る光導波路素子の構造を示す。図4(a)は斜視図であり、図4(b)は断面図である。断面を得るにあたっては、図4(a)で示すところの面30を用いている。
図4に示すように、本実施形態に係る光導波路素子は、基板12と、基板12上の光導波路17(光導波路17は、コア16およびクラッド14から構成される)と、PD22とから構成される。
導波路17には、y方向に伸長する溝32が設けられている。溝32の一方の側面において、コア16が剥き出しになっており、溝32の他方の側面にPD22が設置される。図4(b)に示すように、溝32のzx平面における断面形状は台形であるが、本発明はかかる形態に限定されない。溝32のzx平面における断面形状は長方形でもよく、矩形であれば良い。
図5に示すように、溝32の側面のうち、コア16が剥き出しになる方の側面の傾斜角をγとすると、γは次の(式1)
Figure 0005727538
を満たす必要がある。パラメータβ、h、Lは、図5に示すように設定した。hは、溝32の深さであり。Lは、溝32の側面のうちコア16が剥き出しになる方の側面の導波路表面の点と、溝32の側面のうちPD22が設置される側面の下点との間のx軸方向に沿った長さである。
本実施形態に係る光導波路素子では、PDがミラーを介することなく伝搬光を受光する。従って、従来のミラーを利用する光導波路素子よりも結合損失を抑えることができる。
また、本実施形態に係る光導波路素子では、従来のミラーを利用する光導波路素子よりも、光導波路端からPDまでの光路距離が短くなる。従って、伝搬光のフィールドの拡大を抑えることが可能であるから、PDの受光径の増加を防止することができる。このことから、本実施形態に係る光導波路素子では、クロストークの低減やPDの高速化が期待できる。
(第2の実施形態)
第1の実施形態に係る光導波路素子では、PDは受光した光を電気信号に変換する。PDにおいて光から変換された電気信号は微小であるため、一般的には、PDの後段に電気増幅器(Trans Impedance Amplifier:本明細書では「TIA」ともいう)を設置して、信号を増幅する。
図6に、本実施形態に係る光導波路素子の構造を示す。
図6に示すように、本実施形態に係る光導波路素子は、(1)基板12と、基板12上の光導波路17と、PD22とから構成されること、ならびに、(2)溝32の側面にPD22が設置されること、は第1の実施形態と同様である。
しかし、本実施形態に係る光導波路素子では、PD22の後段かつ光導波路17表面上にTIA34が設置されており、この点で第1の実施形態と相違する。PD22およびTIA34は、ワイヤ36を用いたワイヤボンディングによって電気的に接続される。TIA34の後段には電気信号を伝搬するための電気配線が形成される(図示せず)。
図7に、本実施形態に係る光導波路素子を作製する方法を示す。
最初に、基板12上に、下部クラッド14−1と、コア16と、上部クラッド14−2とを順次成膜して、光導波路17を作製する(図7(a)を参照)。
次に、光導波路17に溝32を形成する(図7(b)を参照)。
次に、溝32の側面に、接着層を介してエピタキシャル層38を形成する(図7(c)を参照。ただし、接着層は図示せず。)。
次に、光導波路17の表面全体(溝32およびエピタキシャル層38を含む)にわたって、スプレーコートによりフォトレジスト24を塗布する(図7(d)を参照)。
次に、UV光露光による斜めフォトリソグラフィーおよび斜めドライエッチングにより、エピタキシャル層38を加工してPD22を作製する(図7(e)を参照)。
最後に、レジスト除去液による残存フォトレジスト24の除去、光導波路17上へのTIA34の設置、PD22−TIA34間のワイヤボンディングを行って、図6に示す構造の光導波路素子を得る(図7(f)を参照)。なお、ワイヤボンディングの代わりに光導波路上に電気配線を蒸着し、TIAをフリップチップ実装することも可能である。また斜めドライエッチングの代わりにウェットエッチングも使用可能であるが、斜めドライエッチングの方が高精度のエッチング加工が可能である。
本実施形態に係る光導波路素子の大きさに関し、本願発明の発明者は、次の表1に示す範囲の光導波路素子を作製した。
Figure 0005727538
ここで、パラメータaおよびbは、図7(f)に示すように、aが溝32の底面の幅を表し、bが溝32の深さを表している。
(第3の実施形態)
図8に、本実施形態に係る光導波路素子の構造を示す。図8(a)は上面図であり、図8(b)は図8(a)の断面線A−A’における断面図である。
図8に示すように、本実施形態に係る光導波路素子は、(1)基板12と、基板12上の光導波路17と、PD22と、TIA34とから構成されること、ならびに、(2)溝32の側面にPD22が設置されること、は第2の実施形態と同様である。
しかし、本実施形態に係る光導波路素子では、第2の実施形態のようにTIA34が光導波路17表面上に設置されるのではなく、TIA34が溝32の底面に設置されており、この点で第2の実施形態と相違する。PD22およびTIA34は、ワイヤ36を用いたワイヤボンディングによって電気的に接続される。TIA34の後段には電気信号を伝搬するための高速配線48がセラミック基板46上に形成される。
TIA34を溝32の底面に設置することにより、第2の実施形態と比較すると、より高密度に素子を実装することができる。
また、PD22が設置される面とTIA34が設置される面との成す角は、本実施形態に係る光導波路素子の方が、第2の実施形態に係る光導波路素子に比べて小さい。従って、本実施形態に係る光導波路素子では、PD22−TIA34間を接続するワイヤの長さを、第2の実施形態に係る光導波路素子より短くすることができる。
TIA34は発熱量が非常に大きいので、光導波路素子における放熱性は非常に重要である。本実施形態では、溝32の底面にTIA34を設置することは上述のとおりだが、これは、Si等の基板12とTIA34との間の長さが、第2の実施形態と比較すると短いことを表す。
高い熱伝導性を持つSi等の基板12の近くに、TIA34を設置することで、TIA34で生じる熱は基板12を通じて放熱されやすくなる。従って、本実施形態に係る光導波路素子では、第2の実施形態に係る光導波路素子と比較して放熱性が改善される。また、図8ではSiO部分のみしか溝が形成されていないが、Si部分までさらに深い溝を形成することも可能である。SiはSiOの2桁高い熱電率を有することから、格段に高い放熱性を得ることが可能である。
本実施形態に係る光導波路素子の大きさに関し、本願発明の発明者は、次の表2に示す範囲の光導波路素子を作製した。
Figure 0005727538
ここで、aは溝32の底面の幅を表し、bは溝32の深さを表す。
上述の第1〜第3の実施形態に係る光導波路素子では、コア16とPD22との間の溝32において導波路構造が存在しない。このため、コア16から出射された光は、PD22に到達するまで拡散しながら伝搬することとなる。従って、図9に示すように、コア16の出射端面に集光のためにレンズ50を設置しても良い。これにより、光の拡散を防止し、PD22の受光特性を向上させることができる。
12 基板
14 クラッド
14−1 下部クラッド
14−2 上部クラッド
16 コア
17 光導波路
18 ミラー
22 PD
24 フォトレジスト
29 ミラー面
30 面
32 溝
34 TIA
36 ワイヤ
38 エピタキシャル層
40 レチクル
42 UV光
44 チップコンデンサ
46 セラミック基板
48 高速配線
50 レンズ

Claims (6)

  1. 基板と、
    前記基板上の、クラッドおよびコアから構成された光導波路と、
    フォトダイオードと
    を備えた光導波路素子であって、
    前記フォトダイオードは、前記光導波路に形成された溝の一方の側面に直接形成され、前記溝の他方の側面に露出した前記コアからの出射光を受光できる位置に設置されたことを特徴とする光導波路素子。
  2. 前記基板の前記光導波路が形成された面の法線方向をz軸方向とし、前記コアの伸長方向をx軸方向とし、前記x軸および前記z軸に対して垂直な方向をy軸方向としたとき、前記溝は、y軸方向に平行に伸長することを特徴とする請求項1に記載の光導波路素子。
  3. 前記コアからの出射光の出射方向に関して前記フォトダイオードの後段前記光導波路表面に設置された電気増幅器をさらに備え、前記フォトダイオードと前記電気増幅器とは、ワイヤボンディング接続されたことを特徴とする請求項1に記載の光導波路素子。
  4. 前記溝の底面に設置された電気増幅器をさらに備え、前記フォトダイオードと前記電気増幅器とは、ワイヤボンディング接続されたことを特徴とする請求項に記載の光導波路素子。
  5. 前記コアの出射端面にレンズを設置したことを特徴とする請求項1乃至のうちの何れか1項に記載の光導波路素子。
  6. 基板上に、下部クラッドと、コアと、上部クラッドとを順次成膜して、光導波路を作製するステップと、
    前記光導波路に溝を形成するステップと、
    前記溝の側面に接着層を介してエピタキシャル層を形成するステップと、
    前記光導波路の表面全体にわたって、フォトレジストを塗布するステップと、
    斜めフォトリソグラフィーおよび斜めドライエッチングにより、前記エピタキシャル層を加工してフォトダイオードを作製するステップであって、前記フォトダイオードは、前記溝の一方の側面に直接形成され、前記溝の他方の側面に露出した前記コアからの出射光を受光できる位置に配置される、ステップと、
    レジスト除去液により残存フォトレジストを除去するステップと
    を備えたことを特徴とする光導波路素子の作製方法。
JP2013062707A 2013-03-25 2013-03-25 光導波路素子およびその製造方法 Expired - Fee Related JP5727538B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013062707A JP5727538B2 (ja) 2013-03-25 2013-03-25 光導波路素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013062707A JP5727538B2 (ja) 2013-03-25 2013-03-25 光導波路素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014186263A JP2014186263A (ja) 2014-10-02
JP5727538B2 true JP5727538B2 (ja) 2015-06-03

Family

ID=51833874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013062707A Expired - Fee Related JP5727538B2 (ja) 2013-03-25 2013-03-25 光導波路素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5727538B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114430809A (zh) * 2019-09-30 2022-05-03 京瓷株式会社 光波导封装件以及发光装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904036A (en) * 1988-03-03 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Subassemblies for optoelectronic hybrid integrated circuits
EP0331332A3 (en) * 1988-03-03 1991-01-16 AT&T Corp. Device including a component in alignment with a substrate-supported waveguide
JP2746718B2 (ja) * 1990-02-16 1998-05-06 富士通株式会社 光送受信器一体化モジュール
JPH05273422A (ja) * 1992-03-30 1993-10-22 Hitachi Ltd 光合分波モジュール
JP3774598B2 (ja) * 1999-09-30 2006-05-17 株式会社日立製作所 ポリマ導波路基板の製造方法およびポリマ導波路基板
JP2009003096A (ja) * 2007-06-20 2009-01-08 Sumitomo Bakelite Co Ltd 光導波路モジュール、光導波路モジュールの製造方法

Also Published As

Publication number Publication date
JP2014186263A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5445579B2 (ja) 光導波路モジュール
JP6172679B2 (ja) 光結合構造、半導体デバイス、マルチ・チップ・モジュールのための光インターコネクト構造、および光結合構造のための製造方法
JP2020521186A (ja) 光相互接続装置及び光相互接続装置の作製方法
US8358892B2 (en) Connection structure of two-dimensional array optical element and optical circuit
JP4060023B2 (ja) 光導波路送受信モジュール
JP2007517248A (ja) 少なくとも一つの光導波路を含むプリント回路基板エレメント、およびそのようなプリント回路基板エレメントの製造方法
JP2010191365A (ja) 光インターコネクション実装回路
JP2020520476A (ja) 一体型コリメーション構造を備えたフォトニックチップ
JP2009288614A (ja) 平面型光導波路アレイモジュールとその製造方法
JP5819874B2 (ja) 光機能素子の作製方法
US20040247230A1 (en) Optical hybrid module and manufacturing method thereof
JP5727538B2 (ja) 光導波路素子およびその製造方法
JP5395042B2 (ja) 光路変換デバイスの製造方法
JPH1152198A (ja) 光接続構造
JP2001242331A (ja) 半導体装置
JP5904954B2 (ja) 集積型受光素子
Guidotti et al. Edge viewing photodetectors for strictly in-plane lightwave circuit integration and flexible optical interconnects
JP2008015040A (ja) 光導波路および光モジュール
KR101416638B1 (ko) 평면 광도파로의 광신호 모니터링 장치
JP2008244364A (ja) 光モジュール
JP5908369B2 (ja) 受光デバイス
JP2014153430A (ja) 集積型受光素子
JP5898732B2 (ja) 光モジュールの製造方法
JP6110797B2 (ja) 受光デバイス
JP5801833B2 (ja) 集積型受光素子

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150402

R150 Certificate of patent or registration of utility model

Ref document number: 5727538

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees