JP2014165723A - フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム - Google Patents

フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム Download PDF

Info

Publication number
JP2014165723A
JP2014165723A JP2013035790A JP2013035790A JP2014165723A JP 2014165723 A JP2014165723 A JP 2014165723A JP 2013035790 A JP2013035790 A JP 2013035790A JP 2013035790 A JP2013035790 A JP 2013035790A JP 2014165723 A JP2014165723 A JP 2014165723A
Authority
JP
Japan
Prior art keywords
data
frame
unique word
output
detection pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013035790A
Other languages
English (en)
Inventor
Koji Inoue
晃治 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2013035790A priority Critical patent/JP2014165723A/ja
Publication of JP2014165723A publication Critical patent/JP2014165723A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ビット誤りとビットスリップとが同時に発生した場合にも、フレーム同期を実現する。
【解決手段】
フレーム同期装置は、連続するフレームで構成されるデータの一部と、フレームのビット数よりも少ないビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力するユニークワード検出手段と、ユニークワード検出パルスの出力間隔が直前のフレームにおける出力間隔から変化した後、フレーム長と同一の間隔のユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、連続して出力されたユニークワード検出パルスの検出位置に基づいて検出位置の変化量を出力するビットスリップ判定手段と、変化量に基づいて、ユニークワード検出パルスのフレーム上の検出位置が変化前の検出位置と一致するようにデータのデータ長を調整して出力するシフト量選択手段と、を備えることを特徴とする。
【選択図】図1

Description

本発明は、フレーム同期の性能を向上させることが可能なフレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラムに関する。
フレーム同期は、データ通信時に送信器と受信器との間でデータを同期させる手順の一つである。一般に、受信器は、フレームの先頭に配置された特定のビットパターン(unique word、UW)を検出することで、有意なデータの開始位置を認識する。受信器は、受信されたビットパターンと設定されたUWとの排他的論理和演算を行う。排他的論理和演算の結果の全ビットが「0」である場合には、受信したビットパターンは設定されたUWと完全に一致しているため、受信器はUWが検出されたと判断する。その後、同期保護回路で所定の回数以上連続して同じタイミングでUWが検出された場合に、受信器は、フレーム同期が確立されたと判断する。
一方、通信回線の品質が悪い場合には、受信される信号にビット反転などが発生することにより、受信されたビットパターンとUWとの排他的論理和演算の結果が「0」にならず、その結果、UWが検出されない場合がある。そのため、通常は、UWにビット誤りを許容することにより、受信されたUWに数ビットの誤りが発生した場合でもUWが検出されたと判断される。また、同様に、回線品質が悪い状態には、ビットスリップ、すなわちクロックの変動に起因するビットの欠損の発生によってUWが検出される位置がずれ、フレーム同期が確立されない場合がある。そのため、ビットスリップを検出した場合には、受信されたデータをシフトすることで、ビットスリップの影響を除去するような回路も知られている。
本願に関連して、特許文献1及び特許文献2は、UW検出情報に基づいて同期の確立が判断される同期回路の構成を開示している。
特開平09−139734号公報 特開平10−224292号公報
特許文献1に記載されたフレーム同期回路では、UWが検出された場合に、1フレーム前のデータを示すアドレスでUW検出が行われていたかどうかが確認される。そして、UWが検出されていない場合には、同期が確立されない。このため、特許文献1に記載されたフレーム同期回路には、ビットスリップによりUWの検出位置が変化すると、フレーム同期が外れてしまうという課題がある。また、入力されたデータにビット誤りがある場合にも、UWが検出されないため、フレーム同期が確立されないという課題がある。
また、特許文献2に記載された多数決回路は、UW検出時にビットエラーを許容する構成を備えている。しかしながら、特許文献2に記載された多数決回路は、ビットエラーとビットスリップとが同時に発生することによって複数の位置でUWが検出された場合に、正しいUWを検出することができず、同期の確立の判断が困難となる場合があるという課題がある。
[発明の目的]
本発明は、受信データにおいてビット誤りとビットスリップとが同時に発生した場合にも、フレーム同期を可能することを目的としている。
本発明のフレーム同期装置は、連続するフレームで構成されるデータの一部と、前記フレームよりも短いビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力するユニークワード検出手段と、前記ユニークワード検出パルスの出力間隔が直前よりも変化した後、前記フレーム長と同一の間隔の前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力するビットスリップ判定手段と、前記検出位置の変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力するシフト量選択手段と、を備えることを特徴とする。
本発明のフレーム同期方法は、連続するフレームで構成されるデータの一部と、前記フレームよりも短いビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力し、前記ユニークワード検出パルスの出力間隔が直前よりも変化した後、前記フレーム長と同一の間隔の前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力し、前記検出位置の変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力する、ことを特徴とする。
本発明のフレーム同期装置の制御プログラムは、フレーム同期装置のコンピュータに、連続するフレームで構成されるデータの一部と、前記フレームよりも短いビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力する手順、前記ユニークワード検出パルスの出力間隔が直前よりも変化した後、前記フレーム長と同一の間隔の前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力する手順、前記検出位置の変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力する手順、を実行させる。
本発明のフレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム
は、受信データにおいてビット誤りとビットスリップとが同時に発生した場合にも、フレーム同期を行うことを可能とする。
第1の実施形態の受信装置の構成を示すブロック図である。 同期判定部の構成を示すブロック図である。 第1の実施形態の受信装置の動作を説明するためのタイミングチャートである。 第1の実施形態の受信装置の動作を説明するためのタイミングチャートである。 第2の実施形態の受信装置の構成を示すブロック図である。 第3の実施形態のフレーム同期装置の構成を示すブロック図である。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
[構成の説明]
図1は、本発明の第1の実施形態の受信装置10の構成を示すブロック図である。受信装置10は、復調部11と、フレーム同期部100とを備える。
復調部11は、受信装置10が受信した信号のキャリア同期及びビット同期を行うとともに、データの復調及びクロック再生を行い、復調データ21を出力する。なお、以下の説明において、データとともに、データと同期したクロックが各構成部の間で入出力されるものとする。
フレーム同期部100は、UW設定部12、同期判定部13、誤り許容数設定部14、記憶部15、シフト量選択部16を備える。
同期判定部13は、入力された復調データ21、UW設定値12A及び誤り許容数設定値14Aに基づいて、データ22、ビットスリップ検出パルス23及びビットスリップ量23Aを出力する。同期判定部13の動作の詳細は後述する。UW設定値12Aは、復調データ21から検出されるべきUWである。
同期判定部13から出力されたデータ22は、記憶部15に格納される。記憶部15は、少なくともデータ22のフレーム長のn(nは自然数)倍の記憶容量を備えるメモリである。記憶部15は、入力されたデータをnフレーム遅延させてシフト量選択部16へデータ24として出力する。
シフト量選択部16には、データ24、ビットスリップ検出パルス23及びビットスリップ量23Aが入力される。シフト量選択部16は、シフトレジスタを備え、データ24を、所定の量だけシフトさせて出力する。シフト量選択部16は、ビットスリップ検出パルス23とビットスリップ量23Aとに基づいて、出力されるデータに含まれるUWの出力タイミングが一定になるように、シフトレジスタのシフト量を調整する。
続いて、同期判定部13の動作について説明する。図2は、同期判定部13の構成を示すブロック図である。
同期判定部13は、UW検出部131とビットスリップ判定部132を備える。UW検出部131は、排他的論理和演算部1311、シフトレジスタ1312及びUW検出パルス出力部1313を備える。排他的論理和演算部1311は、入力された復調データ21とUW設定値12Aとの排他的論理和演算を、シフトレジスタ1312を用いて復調データ21を1ビットずつシフトさせながら行う。シフトレジスタ1312は、シフトされた復調データを、データ22として出力する。
UW検出パルス出力部1313は、排他的論理和演算部1311において検出されたUWの誤り数を、復調データ21を1ビットずつシフトさせながら計算する。すなわち、UW検出パルス出力部1313は、排他的論理和演算部1311における排他的論理和演算結果の各ビットの合計値を計算する。排他的論理和演算の結果は、ビット毎に、UWと一致していれば0、一致していなければ1となる。従って、排他的論理和演算結果の各ビットの値の合計は、復調データのビットパターンとUWとの不一致数となる。
そして、UW検出パルス出力部1313は、その合計値が、誤り許容数設定部14に記憶された誤り許容ビット数14A以下になった場合には、UW検出パルス133を出力する。なお、図2では、UW検出パルス133は、ビットスリップ判定部132に出力されている。さらに、UWが検出されたことを外部に通知するために、UW検出パルス133は同期判定部13の外部にも出力されてもよい。
ビットスリップ判定部132は、フレーム同期判定部137、フレーム間隔カウンタ138及びビットスリップ検出部139を備える。
フレーム間隔カウンタ138は、フレーム間隔をカウントし、カウント値が所定のフレーム間隔に達するとフレーム間隔パルス134を出力する。フレーム同期が確立されていない状態(非同期状態)では、UW検出パルス133によって、フレーム間隔カウンタ133がリセットされる。また、フレーム同期確立フラグ136がセットされた状態(同期状態)では、UW検出パルス133とフレーム間隔パルス134とのタイミングが一致した場合に、フレーム間隔カウンタ133がリセットされる。
また、フレーム間隔カウンタ138は、ビットスリップの発生時にビットスリップの発生量に応じてカウンタ値を増減させる。例えば、フレーム間隔カウンタ138は、「−1ビット」のビットスリップが発生した場合には、フレーム間隔カウンタ138のカウント量を1増やし、「+2ビット」のビットスリップが発生した場合には、フレーム間隔カウンタ138のカウント量を2減らす。これによって、フレーム間隔カウンタ138は、フレーム間隔パルス134の発生タイミングを変化させる。
フレーム同期判定部137は、UW検出パルス133とフレーム間隔パルス134とが同じタイミングで、設定されたフレーム数以上にわたって連続して入力された場合には、フレーム同期が確立されたと判断する。フレーム同期が確立されたと判断されると、フレーム同期判定部137は、フレーム同期確立フラグ(同期フラグ)136をセットする。また、フレーム同期判定部137は、同期状態において、設定されたフレーム数以上、連続でUW検出パルス133とフレーム間隔パルス134とのタイミングが一致しない場合には、フレーム同期が外れたと判断し、同期フラグ136をリセットする。
ビットスリップ検出部139は、同期フラグ136がセットされている場合に動作する。ビットスリップ検出部139は、ビットスリップと判断するUW検出パルスの最大ビットずれ量α(αは正の整数)を記憶している。ビットスリップ検出部139は、フレーム間隔検出パルス134に対して、UW検出パルス133に±1〜±αビットの位置ずれがあった場合にビットスリップの可能性があると認識し、UW検出パルスが何ビットスリップしたかの情報(ビットスリップ量)23Aを保持する。
また、ビットスリップ検出部139は、nフレーム連続で同じ量のビットスリップが発生した場合には、ビットスリップ検出パルス23とビットスリップ量23Aとをフレーム間隔カウンタ138及び外部に出力する。例えば、n=2の場合には、2フレーム連続で同じ量のビットスリップが発生した場合には、ビットスリップ検出部139は、ビットスリップ検出パルス23とビットスリップ量23Aを出力する。
なお、UW検出パルス133の位置ずれ量が大きくなるほど、位置ずれの原因がビットスリップに起因する可能性は低下する。このため、UW検出パルス133の位置ずれが±(α+1)ビット以上である場合には、ビットスリップ検出部139は、ビットスリップ以外の何らかのエラーが発生したものと見なし、ビットスリップ検出パルス23を出力しなくてもよい。
なお、フレーム同期部100は、CPU(central processing unit、中央処理装置)及びプログラムの記憶部をさらに備え、UW設定部12、同期判定部13、誤り許容数設定部14、記憶部15及びシフト量選択部16の機能を、CPUがプログラムを実行することによって実現させてもよい。
[具体的な動作の説明]
次に、第1の実施形態の受信装置10の具体的な動作形態について図3及び図4を参照して説明する。図3及び図4は、いずれも、第1の実施形態の受信装置10の動作を説明するためのタイミングチャートである。ここでは、復調データ21のフレーム長を1000ビットとし、フレームの先頭にUWを含む7フレームの復調データ21が復調部11から出力された場合について説明する。図3及び図4において、各フレームの先頭のUWは、UW(1)〜UW(7)と記載されている。
図3及び図4のタイミングチャートは、データ受信時の回線品質が悪く、データのビット誤りが一部で発生している場合を示す。例えば、図3において、UW(3)が含まれるフレームのデータは、ビットスリップにより999ビットになっている。このように回線品質が悪い場合でも、UW検出時の誤り許容数が比較的多く設定されていることにより、フレーム同期の確立が維持されている。なお、UWの検出はUWの最終ビットで行われることもある。しかし、図3及び図4では、説明を分かりやすくするため、UWの同期の検出は、UWの先頭に記載されている。
なお、図3及び図4において、誤検出されたUW検出パルスの位置及び個数は一例であり、図の記載に限定されない。
同期判定部13にUW(4)のデータが入力された場合、UW(3)を含むフレームでビットスリップが発生していることから、本来のフレーム間隔パルスと1ビットずれた位置でUW(4)のUW検出パルス133が出力される(図3の「ビットスリップしたUW」)。
一方、UW(4)においては、データにビット誤りが発生しており、かつ、UW検出時の誤り許容ビット数が多いため、ビットスリップ許容範囲内の異なるタイミングでもUWが誤って検出されている(図3の「誤検出UW」)。
このため、UW(4)のデータが入力された時点では、ビットスリップしたUWにより発生したUW検出パルスと、UWの誤検出により発生したUW検出パルスとの、いずれが正しいかを判断することができない。
続いて、UW(5)のフレームが入力された際には、UW(4)のビットスリップの影響により、再び1ビットずれた位置でUWが検出される。ここで、n=2と設定されている場合には、ビットスリップ検出部139は、2フレーム連続で同じずれ量のUW検出パルスが発生した場合にビットスリップが発生したと判断して、ビットスリップ検出パルス23を出力する。この場合、図3において、ビットスリップ量は「−1ビット」である。また、ビットスリップ検出パルス23の出力の際には、UWの誤検出により発生したUW検出パルス133は無視される。
−1ビットのビットスリップの検出により、フレーム間隔カウンタ138のカウンタ値が1だけ増加される。その結果、フレーム間隔が1ビット短くなり、UW(6)からは、UWの先頭からフレーム同期が維持される。
また、n=2であるので、記憶部15は、2フレーム遅延させたデータを出力し、シフト量選択部16は出力されたデータに1ビットのダミーデータを付加する。その結果、シフト量選択部16から後段の回路へは常に一定のフレーム間隔で同期状態のデータが出力される。
続いて、図4を用いて、同期状態、ピットスリップ発生状態及び誤検出発生状態についてさらに説明する。
図4の(1)は、ビットスリップやUWの誤検出が発生することなく同期状態にある場合のタイミングチャートである。同期状態においては、ビットスリップは発生せず、UW検出パルスのタイミングはフレーム間隔パルスと一致している。同期状態では、復調部から出力されたデータは、nフレーム(図4ではn=2)遅延するのみでそのまま後段に出力される。
図4の(2)は、「−1ビット」のビットスリップ発生時のタイミングチャートである。
ビットスリップが発生した場合には、nフレーム分(すなわちn=2の場合には2フレーム分)のUW検出パルスが検査される。図4の(2)では、UW(4)及びUW(5)の2フレーム連続で、1ビット早いタイミングでUW検出パルスが検出される。このため、−1ビットのビットスリップが発生したと判断される。この場合、シフト量選択部16は、1ビットのダミーデータを、UW(3)のフレームのデータに付加して出力する。
図4の(3)は、「+2ビット」のビットスリップ発生時のタイミングチャートである。
この場合には、図4の(2)と同様に、2フレーム分のUW検出パルスが検査される。そして、図4の(3)では、UW(4)及びUW(5)の2フレーム連続で2ビット遅いタイミングでUW検出パルスが検出される。このため、+2ビットのビットスリップが発生したと判断される。この場合、シフト量選択部16は、UW(3)のフレームのデータの最終ビットを2ビット削除し、次のフレーム(UW(4))のUWがそれ以前のフレームのUWと同期するようにシフト量を調整して、データを出力する。
図4の(4)は、UWの誤検出発生時のタイミングチャートである。同一のフレームで複数のUW検出パルスが発生した場合には、n=2の場合には2フレーム分のUW検出パルスの位置が検査される。そして、複数のフレームで同じ位置にあるUW検出パルスが、正しいUW検出パルスとして認識される。この際、複数フレームで連続して同じ位置に出力されないUW検出パルスは、データ誤りによって誤検出されたUWによるUW検出パルスであると判断され、無視される。
図4では、n=2として、UW検出パルスの位置を2フレームに渡って検査する構成について説明した。しかし、n回連続してフレーム上の同一位置にデータ誤りによりUW検出パルスが誤って生じる確率は、nと共に小さくなると考えられる。一方、ビットスリップにより位置がずれたUW検出パルスの間隔は、新たなビットスリップが生じない限りビットスリップ後も等間隔(フレーム間隔)で出力される。従って、nの値をより大きくすることで、ビットスリップによるUW検出パルスをより正確に検出できるようになる。
以上説明したように、第1の実施形態の受信装置10は、ビット誤りとビットスリップとが同時に発生した場合にも、フレーム同期が可能となる。
(第2の実施形態)
図5は、本発明の第2の実施形態の受信装置300の構成を示すブロック図である。受信装置250は、QPSK(quaternary phase shift keying)復調部201と、フレーム同期部200とを備える。なお、第2の実施形態において、第1の実施形態と同様の要素には同一の参照符号を付して、重複する説明は省略する。なお、QPSKは、4位相変移変調を意味する。
QPSK復調部201は、シンボル(2ビット)単位で受信データを復調し、復調データ321としてフレーム同期部200に出力する。フレーム同期部200は、ビット操作部202−1〜202−4、UW設定部12、同期判定部13−1〜13−4、誤り許容数設定部14、セレクタ203、記憶部15、シフト量選択部16、を備える。同期判定部13−1〜13−4の構成は、いずれも図1で説明した同期判定部13と同様である。
QPSK復調部201は、シンボル(2ビット)単位でデータを復調する。この際、QPSK復調部201から出力されるデータの極性、すなわちシンボルとデータとの関係が一意に定まっていない場合がある。例えば、QPSK復調部201において、シンボル間の相対的な位相差(0、+π/2、+π、+3π/2)のみに基づいて受信信号からデータが復調された場合には、それぞれの位相差とデータ(例えば順に00、01、11、00)とが正しく対応していない場合がある。
すなわち、QPSK復調回路から出力されるデータ321を(I、Q)と表すと、データの極性が定まっていない場合には、信号の極性が(I、Q)ではなく(I~、Q~)、(Q、I~)、(Q~、I)のいずれかとなっている可能性がある。ここで、Iはinphase信号を表し、Qはquadrature信号を表す。また、「I~」及び「Q~」は、それぞれIデータ及びQデータの論理の反転を表す。
復調データ321の極性が、本来の極性(I、Q)とは異なり(I~、Q~)、(Q、I~)、又は(Q~、I)となっている場合には、受信データのフレーム内のUWのビットパターンがUW設定部12に記憶されている値と異なるものとなるため、同期判定回路13−1〜13−4はUWを検出することができない。
このため、フレーム同期部200は、復調データ321のビットの入れ替え及び反転を行うビット操作部202−1〜202−4及びセレクタ203を備え、復調データ321にビット操作を行った複数のデータを生成してそれぞれに対してUWの検出手順を実行する。
ビット操作部202−1〜202−4は、復調回路201から出力された復調データ321を4分岐してビット単位の操作を行い、それぞれを同期判定部13−1〜13−4に入力する。
4分岐された復調データ321のうち、第1のデータは、ビット操作部202−1ではビット操作を受けることなく、そのまま同期判定部13−1に入力される。
4分岐された復調データ321のうち、第2のデータは、ビット操作部202−2でデータ(I、Q)をデータ(I~、Q~)とする処理、すなわち両ビットが反転される処理を受け、同期判定部13−2に入力される。これにより、入力されたデータ(I~、Q~)がデータ(I、Q)に変換される。
4分岐された復調データ321のうち、第3のデータは、ビット操作部202−3でデータ(I、Q)をデータ(Q~、I)とする処理、すなわちQデータを反転させた上でI、Qを入れ替える処理を受け、同期判定部13−3に入力される。これにより、入力された(Q、I~)が(I、Q)に変換される。
4分岐された復調データ321のうち、第4のデータは、ビット操作部202−4で(I、Q)を(Q、I~)とする処理、すなわちIデータを反転させた上でI、Qを入れ替える処理を受け、同期判定部13−4に入力される。これにより、入力された(Q~、I)が(I、Q)に変換される。
同期判定部13−1〜13−4は、第1の実施形態の同期判定部13と同様の手順で、データ22、ビットスリップ検出パルス23、ビットスリップ量23A及びUW検出パルス133をセレクタ203に出力する。ビット処理部202の処理によって正常にUWが復元された信号が入力された同期判定部(すなわち同期判定部13−1〜13−4のいずれか)のみが、UWとデータとの一致を検出して、UW検出パルス133をセレクタ203に出力する。
そして、セレクタ203は、UW検出パルス133を出力した同期判定部から出力されるデータ22を選択して、そのデータを記憶部15に転送する。さらに、セレクタ203は、UW検出パルス133を出力した同期判定部から出力されたビットスリップ検出パルス23及びビットスリップ量23Aを、シフト量選択部16に出力する。記憶部15及びシフト量選択部16の構成及び動作は、第1の実施形態と同様であるので説明を省略する。
このような構成を備えることにより、第2の実施形態のフレーム同期装置200は、第1の実施形態の効果に加えて、位相の極性が定まっていないQPSK信号のUWを検出することも可能であるという効果を奏する。
なお、第2の実施形態では、QPSK信号のUWを検出するための構成について説明した。しかし、BPSK(binary PSK)、8PSKあるいは16PSK等の、多値数の異なるPSK信号の復調データに対しても、考えられる位相差の組み合わせに対応するビット操作部及び同期判定部を用意することで、極性が定まらない復調データからUWを検出できる。
(第3の実施形態)
図6は、本発明の第3の実施形態のフレーム同期装置300の構成を示すブロック図である。フレーム同期装置300は、UW検出部301と、ビットスリップ判定部302と、シフト量選択部303と、を備える。
UW検出部301は、連続するフレームで構成されるデータに含まれるデータの一部が、UWと所定のビット数以上一致した場合に、UW検出パルスを出力する。また、UW検出部301は、入力されたデータをシフト量選択部303に出力する。
ビットスリップ判定部302は、フレーム上のUWの検出パルスの出力間隔が直前のフレームにおける出力間隔から変化した後、フレーム長と同一の間隔でUW検出パルスが所定の値の回数以上連続して出力された場合に、連続して出力されたUW検出パルスの検出位置に基づいて検出位置の変化量を出力する。
シフト量選択部303は、検出位置の変化量に基づいて、UWのフレーム上の検出位置が変化前の検出位置と一致するように、データのデータ長を調整して出力する。
このような構成を備えるフレーム同期装置300において、ビットスリップ判定部302は、ビットスリップによりフレーム上のUWの検出パルスの検出位置が直前よりも変化した場合に、変化後の検出位置で連続してUW検出パルスが出力されるかどうかを確認する。
そして、ビットスリップ判定部302は、変化後の検出位置で所定の回数連続してUW検出パルスが出力された場合に、検出位置の変化量、すなわちビットスリップ量を出力する
さらに、シフト量選択部303は、ビットスリップ量に基づいて、UWのフレーム上の検出位置が変化前の検出位置と一致するようにデータのデータ長を調整して出力する。
その結果、フレーム同期装置300は、ビットスリップとUWの誤検出とが同時に発生しても、UWの誤検出の影響を受けることなく、ビットリップにより検出位置が変化したUW検出パルスに基づいてフレーム同期を確立できる。
すなわち、第3の実施形態のフレーム同期装置300は、ビット誤りとビットスリップとが同時に発生した場合にも、フレーム同期が可能である。
なお、フレーム同期装置300は、CPU(central processing unit、中央処理装置)及びプログラムの記憶部をさらに備え、上述したUW設定部301、ビットスリップ判定部302、及びシフト量選択部303の機能を、CPUがプログラムを実行することによって実現させてもよい。
すなわち、フレーム同期装置300の制御プログラムは、CPUに、連続するフレームで構成されるデータの一部と、当該フレームよりも短いビット数のUWとが所定のビット数以上一致した場合に、UW検出パルスを出力する手順、UW検出パルスの出力間隔が直前よりも変化した後、フレーム長と同一の間隔のUW検出パルスが所定の値の回数以上連続して出力された場合に、連続して出力されUW検出パルスの検出位置に基づいて検出位置の変化量を出力し、UW検出パルスの前記フレーム上の検出位置が、変化前の検出位置と一致するようにデータのデータ長を調整して出力する手順、を実行させてもよい。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
10、250 受信装置
100、200 フレーム同期部
11 復調部
12 UW設定部
12A UW設定値
13、13−1〜13−4 同期判定部
131、301 UW検出部
1311 排他的論理和演算部
1312 シフトレジスタ
1313 UW検出パルス出力部
132、302 ビットスリップ判定部
133 UW検出パルス
134 フレーム間隔パルス
136 フレーム同期パルス
137 フレーム同期判定部
138 フレーム間隔カウンタ
139 ビットスリップ検出部
14 誤り許容数設定部
14A 誤り許容数
15 記憶部
16、303 シフト量選択部
21、321 復調データ
22、24 データ
23 ビットスリップ検出パルス
23A ビットスリップ量
201 QPSK復調部
202−1〜202−4 ビット操作部
203 セレクタ
300 フレーム同期装置

Claims (8)

  1. 連続するフレームで構成されるデータの一部と、前記フレームのビット数よりも少ないビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力するユニークワード検出手段と、
    前記ユニークワード検出パルスの出力間隔が直前のフレームにおける出力間隔から変化した後、前記フレーム長と同一の間隔で前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力するビットスリップ判定手段と、
    前記変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力するシフト量選択手段と、
    を備えることを特徴とするフレーム同期装置。
  2. 前記データに対して所定のビット操作を行い、前記操作されたデータを前記ユニークワード検出手段に出力するビット操作手段と、
    前記ユニークワード検出パルスを出力した前記ユニークワード検出手段が出力する前記データを選択して前記シフト量選択手段へ出力する選択手段と、
    をさらに備えることを特徴とする、請求項1に記載されたフレーム同期装置。
  3. 前記データは復調されたPSK(phase shift keying)信号であり、前記所定のビット操作は、前記データに対するビット単位の反転、及び、隣接するビットの入れ替えの少なくとも一方を含むことを特徴とする、請求項2に記載されたフレーム同期装置。
  4. 前記所定の値と等しいフレーム数だけ、前記データを遅延させて前記シフト量選択部に出力する記憶手段をさらに備えることを特徴とする、請求項1乃至3のいずれかに記載されたフレーム同期装置。
  5. 請求項1又は2に記載されたフレーム同期装置と、
    伝送路から受信した信号を復調して前記データを出力する復調手段と、
    を備える受信装置。
  6. 請求項3又は4に記載されたフレーム同期装置と、
    伝送路から受信したPSK信号を復調して前記データを出力する復調手段と、
    前記所定の値のフレーム数だけ、前記データを遅延させて前記シフト量選択部に出力する記憶手段と、
    を備える受信装置。
  7. 連続するフレームで構成されるデータの一部と、前記フレームのビット数よりも少ないビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力し、
    前記ユニークワード検出パルスの出力間隔が直前のフレームにおける出力間隔から変化した後、前記フレーム長と同一の間隔で前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力し、
    前記変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力する、
    ことを特徴とするフレーム同期方法。
  8. フレーム同期装置のコンピュータに、
    連続するフレームで構成されるデータの一部と、前記フレームのビット数よりも少ないビット数のユニークワードとが所定のビット数以上一致した場合に、ユニークワード検出パルスを出力する手順、
    前記ユニークワード検出パルスの出力間隔が直前のフレームにおける出力間隔から変化した後、前記フレーム長と同一の間隔で前記ユニークワード検出パルスが所定の値の回数以上連続して出力された場合に、前記連続して出力されたユニークワード検出パルスの検出位置に基づいて前記検出位置の変化量を出力する手順、
    前記変化量に基づいて、前記ユニークワード検出パルスの前記フレーム上の検出位置が前記変化前の検出位置と一致するように前記データのデータ長を調整して出力する手順、
    を実行させるためのフレーム同期装置の制御プログラム。
JP2013035790A 2013-02-26 2013-02-26 フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム Pending JP2014165723A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013035790A JP2014165723A (ja) 2013-02-26 2013-02-26 フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013035790A JP2014165723A (ja) 2013-02-26 2013-02-26 フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム

Publications (1)

Publication Number Publication Date
JP2014165723A true JP2014165723A (ja) 2014-09-08

Family

ID=51615948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013035790A Pending JP2014165723A (ja) 2013-02-26 2013-02-26 フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム

Country Status (1)

Country Link
JP (1) JP2014165723A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264255A (ja) * 1994-03-18 1995-10-13 Sumitomo Electric Ind Ltd デジタル多値復調方式及びデジタル多値復調器
JPH0818614A (ja) * 1994-07-05 1996-01-19 Nec Eng Ltd 同期用符号検出回路
JPH08212705A (ja) * 1995-02-06 1996-08-20 Victor Co Of Japan Ltd 同期回路
WO1998036519A1 (fr) * 1997-02-13 1998-08-20 Ntt Mobile Communications Network Inc. Circuit de synchronisation de trames
JPH10326459A (ja) * 1997-05-26 1998-12-08 Sony Corp 同期信号再生装置および方法
JP2009059411A (ja) * 2007-08-31 2009-03-19 Sanyo Electric Co Ltd データ再生回路およびデータ再生装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07264255A (ja) * 1994-03-18 1995-10-13 Sumitomo Electric Ind Ltd デジタル多値復調方式及びデジタル多値復調器
JPH0818614A (ja) * 1994-07-05 1996-01-19 Nec Eng Ltd 同期用符号検出回路
JPH08212705A (ja) * 1995-02-06 1996-08-20 Victor Co Of Japan Ltd 同期回路
WO1998036519A1 (fr) * 1997-02-13 1998-08-20 Ntt Mobile Communications Network Inc. Circuit de synchronisation de trames
JPH10326459A (ja) * 1997-05-26 1998-12-08 Sony Corp 同期信号再生装置および方法
JP2009059411A (ja) * 2007-08-31 2009-03-19 Sanyo Electric Co Ltd データ再生回路およびデータ再生装置

Similar Documents

Publication Publication Date Title
US8594136B2 (en) Transmission of parallel data flows on a parallel bus
WO2013001631A1 (ja) 伝送装置、伝送回路、伝送システムおよび伝送装置の制御方法
US20110273215A1 (en) High jitter and frequency drift tolerant clock data recovery
US20210389972A1 (en) Controller area network apparatus
JP5423793B2 (ja) 等化装置、等化方法及びプログラム
WO2006137175A1 (ja) フレーム同期装置及びフレーム同期方法
JP2014165723A (ja) フレーム同期装置、フレーム同期方法及びフレーム同期装置の制御プログラム
JP4054032B2 (ja) フレーム同期検出方法
JP5207956B2 (ja) 同期検出回路、同期検出方法および受信装置
JP2010028615A (ja) クロック・データ・リカバリ回路
JP4159580B2 (ja) シンボルクロック再生回路
JP5116567B2 (ja) 光受信装置
JP6163895B2 (ja) 受信クロック抽出回路
KR101556606B1 (ko) 공용 방송 수신기 및 그 방송 신호 수신 방법
JP5541507B2 (ja) アライメントマーカ重複判定回路、アライメントマーカ重複判定方法およびプログラム
JP5466432B2 (ja) フレーム同期装置
JP3789063B2 (ja) シンボルクロック再生回路
JP6360578B1 (ja) デスキュー回路及びデスキュー方法
JP2003188931A (ja) クロック再生装置及びクロック再生方法
JP4847373B2 (ja) フレーム同期検出方法
JP6500372B2 (ja) 通信制御プログラム、通信制御装置及び通信制御方法
JP5445600B2 (ja) デジタルデータ送信装置、デジタルデータ受信装置及びデジタルデータ伝送システム
JP5146118B2 (ja) 光信号解析装置
JP4213000B2 (ja) データ転送方式および送信装置
WO2015005197A1 (ja) 復調回路、受信器及び復調方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307