JP2014165314A - 圧電素子ウエハ形成方法 - Google Patents

圧電素子ウエハ形成方法 Download PDF

Info

Publication number
JP2014165314A
JP2014165314A JP2013034634A JP2013034634A JP2014165314A JP 2014165314 A JP2014165314 A JP 2014165314A JP 2013034634 A JP2013034634 A JP 2013034634A JP 2013034634 A JP2013034634 A JP 2013034634A JP 2014165314 A JP2014165314 A JP 2014165314A
Authority
JP
Japan
Prior art keywords
resist film
piezoelectric
wafer
piezoelectric wafer
peeling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013034634A
Other languages
English (en)
Other versions
JP6162426B2 (ja
Inventor
Kohei Sasaoka
康平 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Crystal Device Corp
Original Assignee
Kyocera Crystal Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp filed Critical Kyocera Crystal Device Corp
Priority to JP2013034634A priority Critical patent/JP6162426B2/ja
Publication of JP2014165314A publication Critical patent/JP2014165314A/ja
Application granted granted Critical
Publication of JP6162426B2 publication Critical patent/JP6162426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】生産性および特性を良くする圧電素子ウエハ形成方法を提供する。
【解決手段】圧電素子ウエハ形成方法は、レジスト膜形成工程(S1)、露光工程(S2)、所定レジスト膜剥離工程(S3)、圧電ウエハエッチング工程(S4)、全レジスト膜剥離工程(S5)、段差用レジスト膜形成工程(S6)、段差用露光工程(S7)、段差用レジスト膜剥離工程(S8)、圧電ウエハエッチング工程(S9)、全段差用レジスト膜剥離工程(S10)を含み、圧電ウエハの表裏の主面に所望の段差が形成されるまで段差用レジスト膜形成工程(S6)と全段差用レジスト膜剥離工程(S10)とを繰り返し、所望の段差が形成された後、レジスト膜形成工程(S12)、露光工程(S13)、所定レジスト膜剥離工程(S14)、エッチングにより表面から裏面まで貫通させる圧電ウエハ外形エッチング工程(S15)、全レジスト膜剥離工程(S16)を含んで構成される。
【選択図】図1

Description

本発明は、エッチング技術による圧電素子ウエハ形成方法に関するものである。
従来より、圧電デバイスに用いられる圧電素子などの小さい電子部品の外形は、フォトリソグラフィ技術,ウエットエッチング技術,ドライエッチング技術を用いて形成されている。また、小型化された圧電素子は、結晶軸に対し所定の角度で切断された板状の圧電ウエハに圧電素子を複数個形成されている。
例えば、図4に示されているように、圧電素子ウエハ形成方法は、以下の順序で形成される。まず始めに、圧電ウエハにレジスト膜を形成するレジスト膜形成工程(S1)を行う。次に、レジスト膜上に所定の外形パターンを有したマスクを設置して、レジスト膜を露光する露光工程(S2)を行う。次に、露光部分のレジスト膜を現像することにより露光部分のレジスト膜を剥離する所定レジスト膜剥離工程(S3)を行う。次に、圧電ウエハをエッチングする圧電ウエハエッチング工程(S4)を行う。次に、露光していない部分のレジスト膜を剥離する全レジスト膜剥離工程(S5)を行う。次に、圧電ウエハにレジスト膜を形成するレジスト膜形成工程(S7)を行う。次に、レジスト膜上に圧電素子となる部分の1辺を残すように形成された外形パターンを有したマスクを設置して露光する露光工程(S8)を行う。次に、露光部分のレジスト膜を現像することにより露光部分のレジスト膜を剥離する所定レジスト膜剥離工程(S9)を行う。次に、圧電ウエハをエッチングにより1辺を残しかつ圧電ウエハの表面から裏面まで貫通させる圧電ウエハ外形エッチング工程(S10)を行う。最後に、露光していない部分のレジスト膜を剥離する全レジスト膜剥離工程(S11)を経て、圧電ウエハに圧電素子の外形を形成して圧電素子ウエハを形成している。
特開2007−294751号公報
しかしながら、圧電素子は、振動エネルギーを圧電素子の中心に集中させるため圧電素子の主面の中央部が圧電素子の主面の端部より厚く形成されており、圧電素子の主面の端部から圧電素子の主面の中央部に向けて複数の段差が設けられることにより形成されている。また、圧電素子は、電気的特性を向上させるため、圧電素子の表面に段差の数を多く設けることにより圧電素子の主面を滑らかな状態とする必要があった。
これらの圧電素子の段差形成は、図4の全レジスト膜剥離工程(S5)の後、所望の段差が圧電素子に形成されたかを判定(S6)し、所望の段差が形成されていない場合は、レジスト膜形成工程(S1)から全レジスト膜剥離工程(S5)までを所望の段差が形成されるまで繰り返すこととなる。なお、レジスト膜形成工程(S1)から全レジスト膜剥離工程(S5)までで形成される段差は、1段である。また、所望の段差が形成された場合は、レジスト膜形成工程(S7)に進むこととなる。このことにより、圧電素子の主面の端部から圧電素子の主面の中央部に向けて複数の段差が設けられる。また、この段差を設けるため、レジスト膜上に所定の外形パターンを有したマスクを所望の段差が形成される回数だけ取り換えなければならなかった。そのため、従来の圧電素子ウエハ形成方法は、工数がかかり生産性を悪化させる要因となっていた。また、従来の圧電素子ウエハ形成方法は、複数の段差を設けるために複数のマスクが必要となるため、コストおよびマスクの管理工数が多大になる場合があった。そこで、本発明は、前記問題を解決し工数がかからず生産性および特性を良くする圧電素子ウエハ形成方法を提供することを課題とする。
本発明によれば、圧電素子ウエハ形成方法は、圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、レジスト膜を所定の外形パターンで露光する露光工程と、露光工程により露光された又は露光されなかった前記レジスト膜を剥離する所定レジスト膜剥離工程と、レジスト膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程と、圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程と、圧電ウエハの表裏の主面に段差用レジスト膜を形成する段差用レジスト膜形成工程と、段差用レジスト膜を所定の段差の奇数段となる部分を覆う外形パターンで露光する段差用露光工程と、段差用露光工程により露光された段差用レジスト膜を剥離する段差用レジスト膜剥離工程と、段差用レジスト膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程と、圧電ウエハ上の全ての段差用レジスト膜を剥離する全段差用レジスト膜剥離工程とを含み、圧電ウエハの表裏の主面に所望の段差が形成されるまで段差用レジスト膜形成工程と全段差用レジスト膜剥離工程とを繰り返し、圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、レジスト膜を所定の外形パターンで露光する露光工程と、露光工程により露光された又は露光されなかったレジスト膜を剥離する所定レジスト膜剥離工程と、レジスト膜が剥離されて露出する部分をエッチングにより表面から裏面まで貫通させる圧電ウエハ外形エッチング工程と、圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程とを含んで構成されることを特徴とする。
本発明による圧電素子ウエハ形成方法において、圧電ウエハに設けられる圧電素子は、段差用レジスト膜を所定の段差の奇数段となる部分を覆う外形パターンで露光する段差用露光工程によって、圧電ウエハエッチング工程で1度に複数の段差を設けることができる。したがって、圧電ウエハに設けられる圧電素子は、段差の数が多くなっても工数をかけずに生産性を向上させることができる。また、圧電ウエハに設けられる圧電素子は、工数をかけずに圧電素子の主面の端部から圧電素子の主面の中央部に向かって複数の段差を設けることができるので、圧電素子の主面を滑らかな状態に形成することができる。したがって、圧電素子の電気的特性を向上させることができる。
本発明の実施形態における圧電素子ウエハ形成方法の工程を説明するフローチャートである。 本発明の実施形態における圧電素子ウエハ形成方法の工程を示す図であり、(a)はレジスト膜を形成した状態を示す図であり、(b)は露光の状態を示す図であり、(c)は所定レジスト膜を剥離した状態を示す図であり、(d)は圧電ウエハのエッチングを行った状態を示す図であり、(e)は全レジスト膜を剥離した状態を示す図であり、(f)は段差用レジスト膜を形成した状態を示す図であり、(g)は露光の状態を示す図であり、(h)は段差用レジスト膜を剥離した状態を示す図であり、(i)は圧電ウエハのエッチングを行った状態を示す図であり、(j)は全段差用レジスト膜を剥離した状態を示す図である。 本発明の実施形態における圧電素子ウエハの一部を示す図であり、(a)はレジスト膜を形成した状態を示す図であり、(b)は露光の状態を示す図であり、(c)は所定レジスト膜を剥離した状態を示す図であり、(d)は圧電ウエハをエッチングにより表面から裏面まで貫通させた状態を示す図であり、(e)は全レジスト膜を剥離した状態を示す図である。 従来の圧電素子ウエハ形成方法の工程を説明するフローチャートである。
以下、本発明のいくつかの例示的な実施形態について、図面を参照して説明する。なお、同一要素には同一の符号を付し重複する説明を省略する。また、構成を明確にするために誇張して図示している。なお、本実施形態における主面とは、立体的に形成される圧電ウエハにおいて、最も広い面およびそれと平行する平面をいう。
図1に示されているように、本発明の実施形態における圧電素子ウエハ形成方法は、レジスト膜形成工程(S1)を行い、次に露光工程(S2)を行い、次に所定レジスト膜剥離工程(S3)を行い、次に圧電ウエハエッチング工程(S4)を行い、次に全レジスト膜剥離工程(S5)を行い、次に段差用レジスト膜形成工程(S6)を行い、次に段差用露光工程(S7)を行い、次に段差用レジスト膜剥離工程(S8)を行い、次に圧電ウエハエッチング工程(S9)を行い、次に全段差用レジスト膜剥離工程(S10)の後、所望の段差数が形成されたか判定(S11)を行う。このとき所望の段差数が形成されていない場合、段差用レジスト膜形成工程(S6)から全段差用レジスト膜剥離工程(S10)とを繰り返すこととなる。また、所望の段差数が形成された場合、レジスト膜形成工程(S12)を行い、次に露光工程(S13)を行い、次に所定レジスト膜剥離工程(S14)を行い、次に圧電ウエハ外形エッチング工程(S15)を行う。最後に、全レジスト膜剥離工程(S16)を経て圧電ウエハ100に圧電素子10が複数個形成されることとなる。
圧電ウエハ100は、例えば結晶軸に対し所定の角度で切断された平板状の水晶よりなり、ポリッシュ加工により荒らされた層を取り除くために、例えばライトエッチングが施されている。
[レジスト膜形成工程(S1)]
図1および図2(a)に示すように、レジスト膜形成工程(S1)は、圧電ウエハ100の表裏主面にレジスト膜20を形成する工程である。このレジスト膜20は、スピンコート法,電着レジスト法,スプレーコート法等により耐食膜2の圧電ウエハ100の表裏主面上に形成される。
[露光工程(S2)]
図1および図2(b)に示すように、露光工程(S2)は、レジスト膜20が形成された圧電ウエハ100を所定の外形パターンが形成されたマスク30で挟み込んでレジスト膜20を露光させる工程である。これにより、圧電ウエハ100の表裏主面に設けられたレジスト膜20の面が所定の外形パターンで露光される。
[所定レジスト膜剥離工程(S3)]
図1および図2(c)に示すように、所定レジスト膜剥離工程(S3)は、露光工程(S2)により露光された又は露光されなかった圧電ウエハ100の表裏主面に設けられたレジスト膜20を現像することにより露光された又は露光されなかった圧電ウエハ100の表裏主面に設けられたレジスト膜20を剥離する工程である。また、現像方法は、露光したレジスト膜20が剥離されるポジ型方法と露光しなかったレジスト膜20が剥離されるネガ型方法がある。
[圧電ウエハエッチング工程(S4)]
図1および図2(d)に示すように、圧電ウエハエッチング工程(S4)は、所定のレジスト膜20が剥離されて露出している圧電ウエハ100の表裏の表面をエッチングによって所望の深さまで除去し、段差を形成する工程である。つまり、圧電ウエハエッチング工程(S4)において、圧電ウエハ100の圧電素子10となる部分は、エッチングされた圧電ウエハ100の表裏の表面が0段目1となり、レジスト膜20で覆われた圧電ウエハ100の表裏の表面が1段目2となる。
[全レジスト膜剥離工程(S5)]
図1および図2(e)に示すように、全レジスト膜剥離工程(S5)は、圧電ウエハ100上に形成されたレジスト膜20を全て剥離する工程である。
[レジスト膜形成工程(S6)]
図1および図2(f)に示すように、レジスト膜形成工程(S6)は、圧電ウエハ100の表裏主面にレジスト膜20を新たに形成する工程である。このレジスト膜20は、スピンコート法,電着レジスト法,スプレーコート法等により形成される。
[段差用露光工程(S7)]
図1および図2(g)に示すように、段差用露光工程(S7)は、レジスト膜20が形成された圧電ウエハ100を所定の外形パターンが形成されたマスク30で挟み込んでレジスト膜20を露光させる工程である。これにより、圧電ウエハ100の表裏主面に設けられたレジスト膜20の面が所定の外形パターンで露光される。また、このとき使用するマスク30の外形パターンは、圧電ウエハ100の圧電素子10となる部分の所定の段差となる部分の奇数段部のところが露光しないように形成されている。
[段差用レジスト膜剥離工程(S8)]
図1および図2(h)に示すように、段差用レジスト膜剥離工程(S8)は、段差用露光工程(S7)により露光された圧電ウエハ100の表裏主面に設けられたレジスト膜20を現像することにより露光された圧電ウエハ100の表裏主面に設けられたレジスト膜20を剥離する工程である。また、現像方法は、露光したレジスト膜20が剥離されるポジ型方法と露光しなかったレジスト膜20が剥離されるネガ型方法がある。
[圧電ウエハエッチング工程(S9)]
図1および図2(i)に示すように、圧電ウエハエッチング工程(S9)は、段差用レジスト膜20が剥離されて露出している圧電ウエハ100の表裏の表面をエッチングによって所望の深さまで除去し、段差を形成する工程である。また、段差用レジスト膜20が剥離されて露出している圧電ウエハ100は、圧電ウエハ100の圧電素子10となる部分の所定の奇数段の段差となる部分にレジスト膜20が残っているため、圧電ウエハ100の圧電素子10となる部分の所定の偶数段の段差となる部分がエッチングされることとなる。つまり、圧電ウエハエッチング工程(S4)において形成された0段目1は、圧電ウエハエッチング工程(S9)においてエッチングされた0段目1の表裏の表面が0a段目3となり、レジスト膜20で覆われた0段目1の表裏の表面が0b段目4となる。また、圧電ウエハエッチング工程(S4)において形成された1段目2は、圧電ウエハエッチング工程(S9)においてエッチングされた1段目2の表裏の表面が1a段目5となり、レジスト膜20で覆われた1段目2の表裏の表面が1b段目6となる。したがって、1回の圧電ウエハエッチング工程(S9)によって、2倍の段差が形成されることとなる。
[全レジスト膜剥離工程(S10)]
図1および図2(j)に示すように、全レジスト膜剥離工程(S10)は、圧電ウエハ100上に形成されたレジスト膜20を全て剥離する工程である。
[所望の段差数が形成されたか判定(S11)]
圧電素子10は、振動エネルギーを圧電素子10の中心に集中させるために、圧電素子10の主面の中央部が圧電素子10の主面の端部より厚く形成する必要があった。また、圧電素子10は、電気的特性を向上させるため、圧電素子10の主面の表面を滑らかにする必要があった。これらの条件を満足させるために、圧電素子10の主面の中央部が圧電素子10の主面の端部より厚く形成させる方法は、圧電ウエハ100の圧電素子10となる部分の主面の端部から圧電ウエハ100の圧電素子10となる部分の主面の中央部に向けて複数の段差を設けることにより解決している。また、圧電素子10の主面の表面を滑らかにする方法は、圧電ウエハ100の圧電素子10となる部分の主面に複数の段差を設け、1段あたりの段差の高さを小さくして圧電ウエハ100の圧電素子10となる部分の主面を滑らかにしている。つまり、圧電ウエハ100の圧電素子10となる部分に所望の段差数が形成されたかを判定し、所望の段差数が形成されていない場合は、所望の段差数になるまでレジスト膜形成工程(S6)と全レジスト膜剥離工程(S10)とを繰り返す。また、圧電ウエハ100の圧電素子10となる部分に所望の段差数が形成された場合は、レジスト膜形成工程(S12)へと進むことにより解決している。
[レジスト膜形成工程(S12)]
図1および図3(a)に示すように、レジスト膜形成工程(S12)は、圧電ウエハ100の表裏主面にレジスト膜20を新たに形成する工程である。このレジスト膜20は、スピンコート法,電着レジスト法,スプレーコート法等により形成される。
[露光工程(S13)]
図1および図3(b)に示すように、露光工程(S13)は、圧電ウエハ100の表裏主面に設けられたレジスト膜20上に圧電素子10となる部分の1辺を残すように形成された外形パターンを有したマスク30で挟み込んでレジスト膜20を露光させる工程である。これにより、圧電ウエハ100の表裏主面に設けられたレジスト膜20上に圧電素子10となる部分の1辺を残すように形成された所定の外形パターンで露光される。
[所定レジスト膜剥離工程(S14)]
図1および図3(c)に示すように、所定レジスト膜剥離工程(S14)は、露光工程(S13)により露光された又は露光されなかった圧電ウエハ100の表裏主面に設けられたレジスト膜20を現像することにより剥離する工程である。また、現像方法は、露光したレジスト膜20が剥離されるポジ型方法と露光しなかったレジスト膜20が剥離されるネガ型方法がある。また、レジスト膜20が剥離される部分は、圧電素子10となる部分の1辺を残すように形成された所定の外形パターンで露光されているため、圧電素子10となる部分の他の3辺となる。
[圧電ウエハ外形エッチング工程(S15)]
図1および図3(d)に示すように、圧電ウエハ外形エッチング工程(S15)は、露出している圧電ウエハ100の表裏の表面の3辺をエッチングにより圧電ウエハ100の表面から裏面まで貫通させる工程である。
[全レジスト膜剥離工程(S16)]
図1および図3(e)に示すように、全レジスト膜剥離工程(S16)は、圧電ウエハ100上に形成されたレジスト膜20を全て剥離する工程である。
このように、本発明の実施形態に係る圧電素子ウエハ形成方法を構成したことにより、圧電ウエハ100の圧電素子10となる部分は、従来よりも工数をかけずに圧電ウエハ100の圧電素子10となる部分の主面の中央部が圧電ウエハ100の圧電素子10となる部分の主面の端部より厚く形成することができる。したがって、本発明による圧電素子ウエハ形成方法は、生産性および信頼性を向上された圧電素子ウエハを形成することができる。また、本発明による圧電素子ウエハ形成方法は、圧電ウエハ100の圧電素子10となる部分に複数の段差を容易に設けることができるため、圧電ウエハ100の圧電素子10となる部分の両主面の表面を滑らかな状態に形成することができる。したがって、圧電ウエハ100の圧電素子10となる部分の電気的特性が向上する。
1 0段目
2 1段目
3 0a段目
4 0b段目
5 1a段目
6 1b段目
10 圧電素子
20 レジスト膜
30 マスク
100 圧電ウエハ

Claims (1)

  1. 圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜を所定の外形パターンで露光する露光工程と、
    前記露光工程により露光された又は露光されなかった前記レジスト膜を剥離する所定レジスト膜剥離工程と、
    前記レジスト膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程と、
    前記圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程と、
    前記圧電ウエハの表裏の主面に段差用レジスト膜を形成する段差用レジスト膜形成工程と、
    前記段差用レジスト膜を所定の段差の奇数段となる部分を覆う外形パターンで露光する段差用露光工程と、
    前記段差用露光工程により露光された前記段差用レジスト膜を剥離する段差用レジスト膜剥離工程と、
    前記段差用レジスト膜が剥離されて露出する部分をエッチングする圧電ウエハエッチング工程と、
    前記圧電ウエハ上の全ての段差用レジスト膜を剥離する全段差用レジスト膜剥離工程とを含み、
    前記圧電ウエハの表裏の主面に所望の段差が形成されるまで前記段差用レジスト膜形成工程と前記全段差用レジスト膜剥離工程とを繰り返し、
    前記圧電ウエハの表裏の主面にレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜を所定の外形パターンで露光する露光工程と、
    前記露光工程により露光された又は露光されなかった前記レジスト膜を剥離する所定レジスト膜剥離工程と、
    前記レジスト膜が剥離されて露出する部分をエッチングにより表面から裏面まで貫通させる圧電ウエハ外形エッチング工程と、
    前記圧電ウエハ上の全てのレジスト膜を剥離する全レジスト膜剥離工程とを含んで構成されることを特徴とする圧電素子ウエハ形成方法。
JP2013034634A 2013-02-25 2013-02-25 圧電素子ウエハ形成方法 Active JP6162426B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013034634A JP6162426B2 (ja) 2013-02-25 2013-02-25 圧電素子ウエハ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013034634A JP6162426B2 (ja) 2013-02-25 2013-02-25 圧電素子ウエハ形成方法

Publications (2)

Publication Number Publication Date
JP2014165314A true JP2014165314A (ja) 2014-09-08
JP6162426B2 JP6162426B2 (ja) 2017-07-12

Family

ID=51615668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013034634A Active JP6162426B2 (ja) 2013-02-25 2013-02-25 圧電素子ウエハ形成方法

Country Status (1)

Country Link
JP (1) JP6162426B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015013994A (ja) * 2014-08-14 2015-01-22 ダウ グローバル テクノロジーズ エルエルシー 低結晶化度ハードブロックを含むエチレン/α−オレフィンインターポリマー

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014270A (ja) * 2004-05-21 2006-01-12 Seiko Epson Corp 水晶振動子の製造方法、その装置及び水晶振動子
JP2010109527A (ja) * 2008-10-29 2010-05-13 Epson Toyocom Corp 水晶振動片およびその製造方法
JP2011199817A (ja) * 2010-02-24 2011-10-06 Nippon Dempa Kogyo Co Ltd 圧電振動片の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006014270A (ja) * 2004-05-21 2006-01-12 Seiko Epson Corp 水晶振動子の製造方法、その装置及び水晶振動子
JP2010109527A (ja) * 2008-10-29 2010-05-13 Epson Toyocom Corp 水晶振動片およびその製造方法
JP2011199817A (ja) * 2010-02-24 2011-10-06 Nippon Dempa Kogyo Co Ltd 圧電振動片の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015013994A (ja) * 2014-08-14 2015-01-22 ダウ グローバル テクノロジーズ エルエルシー 低結晶化度ハードブロックを含むエチレン/α−オレフィンインターポリマー

Also Published As

Publication number Publication date
JP6162426B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
JP5768397B2 (ja) 半導体装置の製造方法
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
TWI577251B (zh) 軟硬複合線路板及其製作方法
WO2014000361A1 (zh) 一种阵列基板过孔的制作方法及阵列基板制作工艺
JP2016006851A (ja) 半導体基板および液体吐出ヘッド用基板の作製方法
TWI599287B (zh) 柔性電路板製作方法
JP6888493B2 (ja) 半導体装置の製造方法
JP2014165314A (ja) 圧電素子ウエハ形成方法
TWI482549B (zh) 印刷電路板之製造方法
KR101610358B1 (ko) 신축성 기판 및 그 제조 방법
WO2016065772A1 (zh) 一种柔性基板贴附方法和柔性基板贴附结构
CN107785307B (zh) 具有台阶型的氮化钛图形的制造方法
KR101873834B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP2014146945A (ja) 圧電素子ウエハ形成方法
JP2007311507A (ja) 半導体装置の製造方法
JP2008187322A (ja) メサ型圧電振動素子の製造方法
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
JP5981680B1 (ja) シートコイルの製造方法
JP6066793B2 (ja) 圧電素子ウエハ形成方法
KR20070046379A (ko) 반도체 소자의 제조 방법
KR101868596B1 (ko) 비아 홀 형성 방법 및 이를 포함하는 비아 콘택 제조 방법
JP5749029B2 (ja) インプリントモールド
JP6086245B2 (ja) スロープ及び該スロープの形成方法
KR100840498B1 (ko) 반도체소자의 패턴 붕괴 방지 방법
JP2018195613A (ja) 荷電粒子線露光用マスクおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170615

R150 Certificate of patent or registration of utility model

Ref document number: 6162426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150