JP2014162955A - 堆積膜形成方法、電子写真感光体の製造方法および堆積膜形成装置 - Google Patents

Abstract

【課題】アモルファスシリコン半導体膜等の堆積膜の膜厚の均一性を向上させ、画像欠陥を減少させ、デポレートを向上させる。
【解決手段】減圧可能な反応容器の内部に、電極と離間させて導電性基体を設置する工程と、堆積膜形成用の原料ガスを導入する工程と、放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧が周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とすることで前記原料ガスを分解し、堆積膜を形成する工程と、を有するプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する堆積膜形成方法であって、前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制する。
【選択図】図１

Description

本発明は堆積膜形成方法、電子写真感光体の製造方法および堆積膜形成装置に関する。

従来から、アモルファス材料などの非単結晶材料で構成された堆積膜が各種提案されている。例えば、アモルファスシリコンの膜が、電子写真感光体用の堆積膜として用いられている。
近年、電子写真装置の高画質化が強く要求されるようになってきており、これに対応して、電子写真感光体の堆積膜の均一性（堆積膜の膜厚および膜質の均一性）の改善や、堆積膜の特性の向上が強く要求されている。又、電子写真装置の高速化の要求も高まってきており、電子写真感光体の帯電特性を向上させるため堆積膜の膜厚ＵＰの必要性も高まってきている。

従来から用いられている１３．５６ＭＨｚの高周波電源を用いたＲＦプラズマＣＶＤ法では、周波数が高いため、波長に応じた定在波が生じてプラズマ中に電界の小さい部分がでる場合があった。また用いるプラズマＣＶＤ装置のインピーダンスの影響による伝搬ムラのためにプラズマが不均一になる場合があった。このプラズマの不均一が堆積膜の均一性を向上させるうえでの課題となっていた。

また、用いる電界が交播電界であるため、プラズマ中の荷電粒子（イオンや電子）が電界の向きの変化に従って往復運動し、その往復運動の間に他の荷電粒子や中性活性種や原料ガスと二次反応を起こし、粉体状の物質となることがあった。この粉体状の物質が堆積膜中に取り込まれてしまうことが、堆積膜の特性を向上させるうえでの課題となっていた。
これらの課題のうち、堆積膜の均一性の向上に関しては、定在波やプラズマＣＶＤ装置のインピーダンスの影響が小さくなる低周波数でのグロー放電が検討されている。

また、堆積膜の特性の向上に関しては、プラズマ中での二次反応を抑制するため、すべての電圧が正および負のいずれか一方の極性になるように調整する、すなわち、一方の極性の電圧のみを印加して継続的放電させることが検討されている。
以下、正および負のいずれか一方の極性の電圧のみを印加して継続的放電させることを「片側極性放電」と表記し、正および負の両方の極性の電圧を交互に印加して継続的放電させることを「両側極性放電」と表記する。

特許文献１には、３００ｋＨｚ以下の周波数で正および負のいずれか一方のみの極性の矩形波の電圧を用いる技術が開示されている。特許文献１によれば、３００ｋＨｚ以下の低周波数とすることで、堆積膜の均一性が向上するとされている。
また、周波数が３００ｋＨｚ以下であっても、特許文献２に開示されているような両側極性放電の場合、上記二次反応が起きうるが、片側極性放電であれば、イオンが一方向への移動しかしないため、上記二次反応が抑制される。

国際公開第２００６／１３４７８１号 特開２００１−０６７６５７号公報

しかしながら特許文献１に示される方法であっても膜厚均一性が不充分な場合があった。
この膜厚均一性が不充分となる理由はよくわかっていないが想定メカニズムとして以下に説明することが考えられる。
特許文献１では負極性のみに調整した矩形波として、一周期が接地電極に対し負電位を印加するＯＮ期間とゼロ電位を印加するＯＦＦ期間とからなる矩形波を導電性基体表面に印加することによってプラズマを生成し成膜する例が挙げられている。
しかし下部注入阻止層上に光導電層を積層させる際、負極性のみに調整した矩形波であっても、下部注入阻止層が有する絶縁性によって、下部注入阻止層表面においてＯＮ期間に負極性、ＯＦＦ期間に正極性の電圧が交互にかかってしまう。
これはＯＮ期間に下部注入阻止層表面に入射した正荷電粒子の正電荷は、即座には消滅せず下部注入阻止層表面に蓄積し、このＯＮ期間に蓄積された正電荷がＯＦＦ期間においても持続し、対向する接地電極に対し下部注入阻止層表面が正電位となるためである。

このＯＦＦ期間の下部注入阻止層表面における正電位の大きさが放電維持電圧以上であれば、両側極性放電が生成されてしまうことにより、プラズマ中での二次反応によって粉体状物質が多く生成され堆積膜の特性の向上が困難となる。
一方、この正電位の大きさが放電維持電圧未満であっても、接地電極と下部注入阻止層表面の正極性帯電とで形成される電位勾配によりＯＦＦ期間に電極間に残存する負荷電粒子が、下部注入阻止層表面へ入射し成膜に寄与する。

尚、このＯＦＦ期間に電極間に残存する負荷電粒子は、ＯＮ期間の放電によって生成され、放電維持電圧未満であるＯＦＦ期間に至っても瞬時には消滅せず、ＯＦＦ期間開始時刻から徐々に減衰しながらしばらく残存している。このような状態は一般にアフターグローと呼ばれ、その寿命は数十μ秒から数ｍ秒程度である。
一方、下部注入阻止層の組成分布は必ずしも均一ではなく微小なムラを有する。そのムラ自体は品質に影響を及ぼさない程度の大きさであっても、このわずかな不均一性によって、膜厚方向の抵抗がわずかに大きくなる箇所が局所的に存在する。
その箇所は抵抗が大きいため他の箇所に対して帯電電荷の減衰の時定数が長い。周期的パルス電圧の印加による放電の場合、この長い時定数となる箇所は他の箇所と比較してＯＮ期間に蓄積する帯電量が大きくなる。

その結果ＯＦＦ期間開始時における下部注入阻止層表面の正電位が他の箇所に対して高くなり、アフターグロー中の負荷電粒子をより多く引き寄せてしまう。その結果、他の箇所よりもデポレートが大きくなり膜厚ムラを生成してしまう。
一般的に、下部注入阻止層の膜厚に比べて光導電層の膜厚は数倍から十倍程度厚いため、下部注入阻止層の組成分布のムラそのものは微小であっても、光導電層を含む電子写真感光体としての膜厚ムラは無視できない程度に大きくなる場合がある。この結果、電子写真感光体特性として無視できない程度に特性ムラが大きくなる場合がある。

このような膜厚ムラは以下に述べる３つの場合においてより顕著になる。
第一にデポレートを高めるといった目的のために導電性基体にＯＮ期間に印加する負極性電圧を大きくした場合がある。このときＯＮ期間におけるプラズマ中の正荷電粒子の堆積膜表面への入射が多くなる。この結果、堆積膜表面の正電荷の蓄積が多くなる。このとき堆積膜の組成分布に起因して生じる局所的に帯電電荷の減衰の時定数が長い箇所は、正電荷の蓄積がさらに多くなり、ＯＦＦ期間に形成される電位勾配がさらに大きくなる。それによって負荷電粒子の堆積膜表面へ向かう空間中の移動距離が長くなることで膜表面に入射しやすくなり、ＯＦＦ期間に膜堆積に寄与する負荷電粒子数が増加する。
一方、帯電電荷の減衰の時定数が短い箇所ではもともとＯＮ期間における正電荷の蓄積がされにくいため、ＯＮ期間に印加する負極性電圧を大きくしてもＯＦＦ期間における負荷電粒子数の増加が小さい。その結果、ＯＦＦ期間における膜堆積に寄与する負荷電粒子数の場所毎の差が大きくなり、膜厚ムラがより顕著になる。

第二に成膜装置内壁面における吸着水分や、吸着酸素および窒素分子を起因として、成膜初期に酸素および窒素が堆積膜に含有される場合がある。このとき初期堆積膜中の酸素および窒素の含有率における分布のムラが比較的大きくなる場合がある。
第三に画像欠陥をさらに抑制するといった目的のため、酸素または窒素を比較的多めに含有させることで下部注入阻止層の絶縁性を高める方法を採用する場合がある。このような方法を採用する場合にも、下部注入阻止層中の酸素および窒素の含有率における分布のムラが比較的大きくなる場合がある。

ここでいう画像欠陥とは、ベタ黒（黒色以外のトナーを用いた場合も、便宜上「ベタ黒」と表記する。）画像上に白い点となって現れるものや、ベタ白画像上に黒い点（黒色以外のトナーを用いた場合も、便宜上「黒い点」と表記する。）となって現れるものである。これらはいわゆる「ポチ」と呼ばれるものである。
これらの第二、第三の場合において組成比のムラそのものは微小であり、電子写真感光体としての特性ムラに明確な影響を及ぼす程度のものではない。しかしその組成比のムラによりその後形成される堆積膜の膜厚ムラが顕著になるため、作製された電子写真特性への影響が顕著になる。
本発明は以上に述べた課題を解決し、アモルファスシリコン半導体膜等の堆積膜の膜厚の均一性を向上させ、画像欠陥を減少させ、デポレートを向上させる堆積膜形成方法、電子写真感光体の製造方法および堆積膜形成装置を提供することにある。

（ｉ）内部に電極を有する減圧可能な反応容器の内部に、前記電極と離間させて導電性基体を設置する工程と、
（ｉｉ）前記反応容器の内部に堆積膜形成用の原料ガスを導入する工程と、
（ｉｉｉ）放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧が周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とすることで前記原料ガスを分解し、前記導電性基体の上に堆積膜を形成する工程と、
を有するプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する堆積膜形成方法であって、
前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制する。
さらには、
（ｉ）内部に電極を有する減圧可能な反応容器の内部に、前記電極と離間させて導電性基体を設置する工程と、
（ｉｉ）前記反応容器の内部に堆積膜形成用の原料ガスを導入する工程と、
（ｉｉｉ）放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧が周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とすることで前記原料ガスを分解し、前記導電性基体の上に堆積膜を形成する工程と、
を有するプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する堆積膜形成方法であって、
前記導電性基体に放電開始電圧の絶対値以上となる絶対値を持つ電圧を印加し、
前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制し、
かつ前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、
前記電極と前記導電性基体との間の電位差の最小値Ａを測定し、
前記電位差の最小値Ａの絶対値に応じて、前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の時間を変化させる。

以上説明したように本発明によればアモルファスシリコン半導体膜等の堆積膜の膜厚均一性の向上、画像欠陥の減少、デポレートの向上が可能となる。

本発明の堆積膜形成方法における荷電粒子の挙動を説明するための図である。 本発明の堆積膜形成方法において使用される製造装置を説明するための図である。 本発明の堆積膜形成方法における荷電粒子の挙動を説明するための図である。 本発明の堆積膜形成方法における製造装置に設置されるガスブロックを説明するための図である。 本発明の堆積膜形成方法における製造装置に設置される隙間埋め部材を説明するための図である。 本発明の堆積膜形成方法における荷電粒子の挙動を説明するための図である。 従来の電子写真感光体の製造方法において使用される製造装置を説明するための図である。 本発明の堆積膜形成方法における製造装置に設置される電極の一例を説明するための図である。 本発明の堆積膜形成方法において使用される製造装置を説明するための図である。 本発明の堆積膜形成方法において計測される電圧波形の一例を説明するための図である。

以下、本発明について図を参照しつつ説明する。本発明においてはプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する。
（荷電粒子の挙動）
図１（ａ）（ｂ）は本発明の堆積膜形成方法における、荷電粒子の挙動を示す図である。
図１（ａ）はＯＮ期間の挙動、図１（ｂ）はＯＦＦ期間の挙動を示す図である。
アモルファスシリコン半導体膜が導電性基体１２１に予め成膜された堆積膜表面上に積層される状態を示している。以下では堆積膜への電荷の蓄積について説明を容易にするため、アモルファスシリコン半導体膜が積層される堆積膜は絶縁性膜とするが絶縁性膜でなくても完全な導電性膜でない限りは同様の現象が生じる。

図１（ａ）（ｂ）において負極性高圧パルス電源１４０の内部には、負極性高圧直流電源部１４１、電圧印加スイッチ１４２、アース接続スイッチ１４３が内蔵されている。負極性高圧直流電源部１４１は最大３ｋＶから５ｋＶ程度の高電圧出力が可能であり、電圧印加スイッチ１４２およびアース接続スイッチ１４３も、そのような高出力に対応した耐圧および耐電流を有するスイッチング素子である。

（荷電粒子の挙動：放電開始電圧の絶対値以上の絶対値を持つ電圧である期間）
ＯＮ期間である図１（ａ）において負極性高圧パルス電源１４０の内部では負極性高圧直流電源部１４１と通じている電圧印加スイッチ１４２は短絡され、アースと通じているアース接続スイッチ１４３は開放されている。
ダイオード１４５は陽極側伝送線１４４Ｂが導電性基体１２１に、陰極側伝送線１４４Ａが電力印加端子１４６に接続されるように配置される。

最初のＯＮ期間開始前、絶縁性膜１５０は帯電していないため、絶縁性膜１５０の導電性基体１２１側および陽極側伝送線１４４Ｂはゼロ電位となっている。
ＯＮ期間開始直後、ゼロ電位となっている絶縁性膜１５０の導電性基体１２１側から電力印加端子１４６に至る伝送線路において、電力印加端子１４６側から負極高圧直流電源部１４１で設定された負電圧の波形が伝送される。

そのためダイオード１４５の陰極側伝送線１４４Ａが負極高圧直流電源部１４１で設定された負電圧、陽極側伝送線１４４Ｂがゼロ電位であることによって、ダイオード１４５には順方向バイアスがかかる。
この順方向バイアスによって、負電荷がダイオード１４５を介して絶縁性膜１５０の導電性基体１２１側に供給されるとともに、負極高圧直流電源部１４１で設定された負電圧が印加される。

この負電圧は、絶縁性膜１５０の容量における帯電電圧と、絶縁性膜１５０表面と対向電極１１１とで形成される空間の容量における帯電電圧とに分圧される。しかし絶縁性膜１５０の容量に対して絶縁性膜１５０表面と対向電極１１１とで形成される空間の容量は充分小さいため、負電圧の大部分はこの空間にかかる。
絶縁性膜１５０表面と対向電極１１１とで形成される空間にかかる負電圧が放電開始電圧以上となるように負極高圧直流電源部１４１で出力される負電圧を設定することによって、この空間にプラズマ１６０Ａが生成される。

プラズマ１６０Ａが生成されると、プラズマ１６０Ａ中の正荷電粒子１６２は対向電極１１１に対し負電位となっている絶縁性膜１５０表面に向かって力を受ける結果、絶縁性膜１５０表面に到達し成膜に寄与する。それとともに、絶縁性膜１５０表面に正電荷が蓄積していくことで絶縁性膜１５０の帯電電圧が上昇し、絶縁性膜１５０表面の電位が導電性基体１２１表面の電位に対して上昇していく。

このとき負極性高圧直流電源部１４１から出力されている負電圧は、絶縁性膜１５０における帯電電圧と、プラズマ１６０Ａにかかっている電圧とで分圧されているため、絶縁性膜１５０の帯電電圧の上昇に従い、プラズマ１６０Ａにかかっている電圧が減少する。
このプラズマ１６０Ａにかかっている電圧の減少においても放電が維持されるように、負極高圧直流電源部１４１で出力される負電圧の大きさは充分大きく設定されている。

（荷電粒子の挙動：放電維持電圧の絶対値未満の絶対値を持つ電圧である期間）
図１（ａ）に示したＯＮ期間に次いで負極性高圧パルス電源１４０のスイッチング動作により、図１（ｂ）に示されるＯＦＦ期間に移行し、ダイオード１４５の陰極側伝送線１４４Ａはアースに接続される。
ＯＦＦ期間に移行した直後、負極高圧直流電源部１４１で設定された負電圧になっている絶縁性膜１５０の導電性基体１２１側から電力印加端子１４６に至る伝送線路において、電力印加端子１４６側からゼロ電位の波形が伝送される。

そのためダイオード１４５の陰極側伝送線１４４Ａがゼロ電位、陽極側伝送線１４４Ｂが負極高圧直流電源部１４１で設定された負電圧となることによって、電流抑制手段であるダイオード１４５には逆方向バイアスがかかる。
この逆方向バイアスによってダイオード１４５の空乏層容量の陽極側伝送線１４４Ｂ側に絶縁性膜１５０の導電性基体１２１側に蓄積される負電荷のごく一部が移動し、空乏層容量の帯電に寄与する。

このダイオード１４５の空乏層容量の帯電は、陽極側伝送線１４４Ｂ側に負電荷が帯電する一方、陰極側伝送線１４４Ａ側に正電荷が帯電する。そのためゼロ電位である陰極側伝送線１４４Ａ側に対して陽極側伝送線１４４Ｂ側が負電位となる電位差が形成される。
同時に逆方向バイアスによって、絶縁性膜１５０の導電性基体１２１側およびダイオード１４５の空乏層容量の陽極側伝送線１４４Ｂ側において蓄積された負電荷の、陰極側伝送線１４４Ａへの流れが殆ど遮断される。

この電荷の流れの遮断によって、アフターグロー１６０Ｂ中の荷電粒子を含めた系全体の電荷の流れが殆どなくなる。それによってアフターグロー１６０Ｂ中の負荷電粒子１６１は、絶縁性膜１５０表面へ引き寄せられにくくなって大部分が消滅し、絶縁性膜１５０上に積層されるアモルファスシリコン半導体膜の成膜に寄与しにくくなる。
ＯＦＦ期間が終了し、図１（ａ）で示される次のＯＮ期間開始時には絶縁性膜１５０の帯電が減衰しきれず残存する場合がある。しかし絶縁性膜１５０の帯電電圧の絶対値は、負極高圧直流電源部１４１から出力される負電圧の絶対値を超えることはない。そのため電力印加端子１４６側から負極高圧直流電源部１４１で設定された負電圧の波形が伝送される際、ダイオード１４５の陰極側伝送線１４４Ａに対して陽極側伝送線１４４Ｂの負電圧の大きさは小さくなっている。したがってダイオード１４５には順方向バイアスがかかり、プラズマ１６０Ａを生起することが可能となる。
以上説明したＯＮ期間、ＯＦＦ期間の繰り返しにより、アモルファスシリコン半導体膜形成時における負荷電粒子の成膜への寄与が抑制され、膜厚均一性の向上がなされる。

（ＯＦＦ期間にダイオードに逆方向バイアスがかかる他の構成例）
また図６は本発明におけるアモルファスシリコン半導体膜の製造方法において、上記の例とはダイオードの配置および高圧パルス電源の極性が異なる場合における、絶縁性膜上にアモルファスシリコン半導体膜を積層させる際の荷電粒子の挙動を示す図である。

（ダイオードの陰極側伝送線が対向電極に接続される構成例）
図６（ａ）はダイオード６４５の陽極側伝送線６４４Ｂがアースに接続され、陰極側伝送線６４４Ａが対向電極６１１に接続されるように配置された構成における、ＯＦＦ期間の挙動を説明するための図である。負極性高圧パルス電源６４０の電力印加端子６４６は直接電気的に導電性基体６２１に接続される。この配置でもＯＮ期間における絶縁性膜６５０表面の帯電によって、陽極側伝送線６４４Ｂに対し陰極側伝送線６４４Ａが高電位となる。
そのためダイオード６４５には逆方向バイアスがかかる。この逆方向バイアスによって、アフターグロー６６０Ｂ中の荷電粒子を含めた系全体の電荷の流れが殆どなくなる。それによってアフターグロー６６０Ｂ中の負荷電粒子６６１は、絶縁性膜６５０表面へ引き寄せられにくくなって大部分が消滅し、絶縁性膜６５０上に積層されるアモルファスシリコン半導体膜の成膜に寄与しにくくなる。

また図６（ｂ）は正極性高圧パルス電源６４８を、ダイオード６４５を介して対向電極６１１に接続した配置の構成における、ＯＦＦ期間の挙動を説明する図である。正極性高圧パルス電源６４８は、正極性高圧直流電源部６４９と通じている電圧印加スイッチ６４２と、アースと通じているアース接続スイッチ６４３とから成っている。
この構成では、導電性基体６２１はアースに接続され、対向電極６１１はＯＮ期間に放電開始電圧以上の正極性電圧を印加されることにより、導電性基体６２１上に堆積された絶縁性膜６５０の表面と対向電極６１１との間にプラズマが生成される。ダイオード６４５の陽極側伝送線６４４Ｂが電力印加端子６４６に接続され、陰極側伝送線６４４Ａが対向電極６１１に接続されている。この配置でもＯＮ期間における絶縁性膜６５０表面の帯電によって、陽極側伝送線６４４Ｂに対し陰極側伝送線６４４Ａが高電位となる。
そのためダイオード６４５に逆方向バイアスがかかる。この逆方向バイアスによって上述と同様の理由でアフターグロー６６０Ｂ中の負荷電粒子６６１は、絶縁性膜６５０表面へ引き寄せられにくくなり大部分が消滅する。

（ダイオードの陽極側伝送線が導電性基体に接続される構成例）
また図６（ｃ）は正極性高圧パルス電源６４８を対向電極６１１に接続した配置の構成における、ＯＦＦ期間の挙動を説明する図である。この構成では、ダイオード６４５の陽極側伝送線６４４Ｂが導電性基体６２１に接続され、陰極側伝送線６４４Ａがアースに接続されている。この配置でもＯＮ期間における絶縁性膜６５０の帯電によって、陽極側伝送線６４４Ｂに対し陰極側伝送線６４４Ａが高電位となる。そのためダイオード６４５には逆方向バイアスがかかる。
この逆方向バイアスによって上述と同様の理由でアフターグロー６６０Ｂ中の負荷電粒子６６１は、絶縁性膜６５０表面へ引き寄せられにくくなり大部分が消滅する。

次に、以上で説明したアモルファスシリコン半導体膜の製造方法にて、電子写真感光体を製造する一例について述べる。電子写真感光体は下部注入阻止層、光導電層、上部注入阻止層、表面層といった複数の層からなる積層膜である。以上述べた構成によるＯＦＦ期間における負荷電粒子の成膜への寄与を抑制する方法をこれら全層の成膜において適用してもよいが、この負荷電粒子の成膜への寄与の抑制が、光導電層のみに適用される構成であることがより好ましい。

その理由は、光導電層以外の層の成膜ではＯＦＦ期間における負荷電粒子の成膜への寄与を維持させることでデポレートを向上できるためである。また光導電層、上部注入阻止層、表面層のうち、下部注入阻止層の組成不均一性が帯電の減衰の時定数の面内ムラとなって膜厚ムラに最も影響するのは、下部注入阻止層の直上に積層する光導電層である。
この下部注入阻止層の組成不均一性の膜厚ムラへの影響は、上部注入阻止層、表面層の積層時においては小さいと考えられる。その理由は、下部注入阻止層上に積層される光導電層の膜厚が厚い場合、下部注入阻止層と光導電層の積層膜における帯電の減衰の時定数は光導電層によって殆ど決まるためである。そのため光導電層成膜時における負荷電粒子の成膜への寄与を抑制することで光導電層の膜厚均一性を高くした場合、光導電層上における上部注入阻止層、表面層積層時には、帯電の減衰の時定数の面内ムラが小さくなり膜厚ムラへの影響は受けにくい。
以上の理由から、特に膜厚ムラが下部注入阻止層の組成比の面内ムラに影響を受けやすい光導電層のみに、上述の抑制がなされる構成とすることで、電子写真感光体の膜厚ムラの良化とさらなるデポレートの向上の両立が得られる。それが可能な構成について以下に述べる。

（光導電層の成膜時のみ負荷電粒子の成膜への寄与の抑制がなされる場合）
図３（ａ）（ｂ）は上述したような光導電層の成膜時のみ負荷電粒子の成膜への寄与の抑制がなされる構成における荷電粒子の挙動を示す図である。
図３（ａ）は下部注入阻止層成膜途中におけるＯＦＦ期間、図３（ｂ）は成膜された下部注入阻止層上に積層する光導電層成膜初期におけるＯＦＦ期間の挙動を示す図である。
図３（ａ）（ｂ）は負極性高圧パルス電源３４０の電力印加端子３４６から導電性基体３２１へ向かう伝送路中にダイオード切換スイッチ３８０が設置される。ダイオード切換スイッチ３８０は、電力印加端子３４６から導電性基体３２１へ向かう伝送路においてダイオード３４５を介在させる状態（以下、ダイオード介在状態と呼ぶ。）と、介在させない状態（以下、ダイオード非介在状態と呼ぶ。）を切換可能となるように構成されている。

下部注入阻止層成膜中を示す図３（ａ）においては、ダイオード切換スイッチ３８０は、ダイオード非介在状態に選択されている。
前述したようにＯＮ期間において下部注入阻止層３５０Ａの表面は導電性基体３２１に対して正極性側に帯電する（図１（ａ））。
そのため図３（ａ）では導電性基体３２１が直接アースに接続されることにより、おなじくアースに接続された対向電極３１１から下部注入阻止層３５０Ａの表面へ向かって上がっていく電位勾配が形成される。
ダイオード非介在状態に選択されているため、この電位勾配によって負荷電粒子３６１が下部注入阻止層３５０Ａの堆積に寄与する。

一方、下部注入阻止層上への光導電層の積層中を示す図３（ｂ）においては、ダイオード切換スイッチ３８０は、ダイオード介在状態に選択される。
前述したようにＯＮ期間に下部注入阻止層３５０Ｂの表面側は正極性に帯電しているため、この帯電に応じて、下部注入阻止層３５０Ｂの導電性基体３２１側は負極性に帯電している。そのためダイオード切換スイッチ３８０によってアースに接続されたダイオード３４５の陰極側伝送線３４４Ａは、陽極側伝送線３４４Ｂに対して高電位となる。そのためダイオード３４５には逆方向バイアスがかかり電流が流れない。
それによってアフターグロー３６０Ｂ中の負荷電粒子３６１は、下部注入阻止層３５０Ｂ表面へ引き寄せられることなく消滅し、光導電層の成膜に寄与することはない。

またＯＦＦ期間においてアフターグロー３６０Ｂが生成されている期間のみ、前述のようにダイオード切換スイッチ３８０をダイオード介在状態として負荷電粒子３６１の成膜への寄与を抑制してもよい。すなわちアフターグロー３６０Ｂが消滅した以降のＯＦＦ期間は、ダイオード切換スイッチ３８０をダイオード非介在状態に切り替えてもよい。例えばＯＦＦ期間のうち最初の１／１０のみダイオード介在状態とし、残りの９／１０をダイオード非介在状態としてもよい。
そして上述の光導電層の成膜が終わったのち、上部注入阻止層または表面層を積層させる際には、ダイオード切換スイッチ３８０をダイオード非介在状態に切り替える。

（成膜装置）
図２は本発明の電子写真感光体の製造方法において使用する、導電性材料からなる円筒状基体２１２Ａ、２１２Ｂ上に電子写真感光体を成膜するための製造装置の一例である。（ａ）は縦断面図、（ｂ）は横断面図である。ここで説明する図２で示される製造装置は、前述の図３を用いて説明した構成に基づいて光導電層の成膜時のみ負荷電粒子の成膜への寄与の抑制をする。
円筒状反応容器２１１は接地されるとともに円筒状基体２１２Ａ、２１２Ｂ表面に対向する接地電極となっている。またベースプレート２２８と上蓋２２７は円筒状反応容器２１１と電気的に接続されている。このベースプレート２２８と上蓋２２７もまた接地され接地電極となっている。この円筒状反応容器２１１およびベースプレート２２８と上蓋２２７に対して円筒状基体２１２Ａ、２１２Ｂに電圧を印加可能となっている。

円筒状基体２１２Ａ、２１２Ｂへの電圧の印加は、負極性高圧パルス電源２４０から以下のように構成される電力伝送路を経てなされる。
基体ホルダ２１４が円筒状基体２１２Ａ、２１２Ｂを保持し互いに電気的に接続されている。また基体ホルダ２１４は基体ホルダ保持部材２１５の上に保持されて互いに電気的に接続されている。
回転軸２１６は基体ホルダ保持部材２１５と電気的に接続される。回転軸２１６、基体ホルダ保持部材２１５、基体ホルダ２１４は、円筒状基体２１２Ａ、２１２Ｂへの電力伝送路となっている。
これら円筒状基体２１２Ａ、２１２Ｂへの電力伝送路となっている回転軸２１６、基体ホルダ保持部材２１５、基体ホルダ２１４はすべて導電性材料からなり、加工の容易性やコストの観点から、アルミニウム、ステンレス鋼が好ましい。

電力の供給元である負極性高圧パルス電源２４０は、負極性高圧直流電源２４１、電圧印加スイッチ２４２、アース接続スイッチ２４３、電力印加端子２４６、アース端子２４７からなる。電圧印加スイッチ２４２およびアース接続スイッチ２４３にはＩＧＢＴといったスイッチング素子が使用される。電圧印加スイッチ２４２とアース接続スイッチ２４３は所定の周波数およびＤｕｔｙ比で以下の様に連動動作する。
Ｄｕｔｙ比とは一周期内におけるＯＮ期間の占める割合である。負極性高圧パルス電源２４０は所定の周波数における一周期内において、所定Ｄｕｔｙ比で定められたＯＮ期間を経た後に、残り時間をＯＦＦ期間としてスイッチング動作する。

ＯＮ期間において電圧印加スイッチ２４２は短絡されアース接続スイッチ２４３は開放されることによって、電力伝送路２４４Ａに負極性電圧が印加される。ＯＦＦ期間において電圧印加スイッチ２４２は開放されアース接続スイッチ２４３は短絡されることによって、電力伝送路２４４Ａをゼロ電位とする。
周波数は３ｋＨｚ〜３００ｋＨｚ、Ｄｕｔｙ比は１０％〜９０％で設定可能に構成されている。

本発明において印加されるパルス状電圧の周波数について、３ｋＨｚ未満では画像欠陥が増大する場合がある。これは低周波における光導電層成膜中においては、一周期におけるＯＮ期間の時間が長いため、下部注入阻止層上に蓄積される帯電量が大きくなる結果、スパークが発生しているためと考えられる。このスパークは微弱であるため、放電安定性には影響を与えないものの、スパークに起因して膜が局所的に破壊される結果、画像欠陥が増大すると考えられる。

一方、３００ｋＨｚより高い周波数では、膜厚均一性が若干悪くなる場合がある。この原因は以下のように考えられる。成膜装置内においてパルス電圧は回転軸２１６や基体ホルダ保持部材２１５、基体ホルダ２１４といった伝送路上を伝播する。しかしこれら部材の各々は特性インピーダンスが異なる。そのため回転軸２１６と基体ホルダ保持部材２１５との接合部、または基体ホルダ保持部材２１５と基体ホルダ２１４との接合部といった異なる部材間の接合部で伝送路電力の反射が生じる結果、伝送路上に電圧の定在波が生じる。

この定在波によって伝送路上の各位置にかかる電圧の振幅が伝送路上で変化してしまう。この変化によって、生成されるプラズマの強度が伝送路上の各位置で異なることにより膜厚ムラが生じる。しかし低周波であればこの定在波による伝送路上の電圧の振幅の変化は非常に小さく、定在波によって発生する膜厚ムラが問題になることはない。しかし３００ｋＨｚより高い周波数の場合は、この定在波の膜厚ムラへの影響が無視できなくなると考えられる。

電力印加端子２４６から回転軸２１６までの電力伝送路は、ダイオード切換スイッチ２８０と、ダイオード２４５より負極性高圧パルス電源２４０側部分２４４Ａと、ダイオード２４５より円筒状基体２１２Ａ、２１２Ｂ側部分２４４Ｂとからなる。
電力伝送路中に設置されるダイオード２４５は、負極性高圧パルス電源２４０の電力印加端子２４６側が陰極、円筒状基体２１２Ａ、２１２Ｂ側が陽極となるような方向に設置される。
以上のように構成された電力伝送路を経て、負極性高圧パルス電源２４０から円筒状基体２１２Ａ、２１２Ｂへ電圧印加される。

回転モータ２２０、モータ回転軸２１９、モータ歯車部２１８、回転軸歯車部２１７、回転軸２１６、基体ホルダ保持部材２１５は、基体ホルダ２１４に対する回転支持機構を形成している。すなわち円筒状基体２１２Ａ、２１２Ｂを保持する基体ホルダ２１４は基体ホルダ保持部材２１５によって回転可能に支持されている。回転モータ２２０はモータ回転軸２１９を回転させてモータ歯車部２１８と回転軸歯車部２１７、回転軸２１６、基体ホルダ保持部材２１５を経て基体ホルダ２１４に回転駆動力を伝達する。

円筒状反応容器２１１と円筒状基体２１２Ａ、２１２Ｂ、円筒状部材２１３および基体ホルダ２１４は中心軸が一致するように配置されている。
導電性を有する円筒状基体２１２Ａ、２１２Ｂは基体加熱ヒータ２２２によって所定の期間加熱される。基体加熱ヒータ２２２の外面は接地されている。基体加熱ヒータ２２２は絶縁性を有するヒータカバー２２１によって覆われている。基体加熱ヒータ２２２の内側には回転軸２１６と回転軸絶縁部材２２９とが設置されている。回転軸２１６は回転軸絶縁部材２２９によって基体加熱ヒータ２２２と絶縁されている。
円筒状反応容器２１１内への原料ガスの導入はガスブロック２２３を介して行われる。本発明におけるガスブロック２２３について図４を参照して説明する。

図４は、本発明の堆積膜形成方法を実施するための製造装置に用いることができるガスブロックの例を示す模式図である。図４（ａ）および（ｃ）は、ガスブロックの外観図であり、図４（ｂ）および（ｄ）は、ガスブロックの断面図である。
ガスブロック４００は、管状空洞部４０３と原料ガス放出孔４０４から構成され、管状空洞部４０３と通ずるガス導入配管４１１が継ぎ手部材２２４に接続され、原料ガス放出孔４０４が反応容器２１１内壁面に配置されるように取り付けられる。

原料ガス供給ラインと継ぎ手部材２２４が接続されることにより、反応容器２１１内に原料ガスが導入可能な構成となる。ガスブロック２２３（４００）は、円筒状反応容器２１１に取り付けられた状態で円筒状基体２１２Ａ、２１２Ｂの対向電極の一部となる。
ガスブロック２２３（４００）の材質を導電性材料にすることにより、ガスブロック２２３を含めた円筒状反応容器２１１内壁面の全体が同電位となり、より均一なプラズマを生成できる。またガスブロック２２３（４００）の材質は、加工の容易性やコストの観点から、アルミニウム、ステンレス鋼が好ましい。

ガスブロック２２３（４００）のガス放出面４１２は平面でも良いが、円筒状反応容器２１１内壁面と同じ面を構成して、より均一なプラズマを生成するために、円筒状反応容器２１１内壁面と同じ曲率をもつ曲面であることが好ましい。
またガスブロック２２３（４００）のガス放出面４１２と円筒状反応容器２１１内壁面との段差は、極力小さいことが好ましい。

またガス放出孔４０４の直径の精度は誤差が±２０％以内であることが好ましい。その理由は、ガス放出孔４０４の直径の精度によっては、電子写真感光体の長手方向（軸方向）の特性ムラのみならず、円筒状基体２１２Ａ、２１２Ｂを回転させながら成膜する場合においても周方向ムラを大きくする場合があるためである。
また円筒状基体２１２Ａ、２１２Ｂとガスブロック２２３（４００）との間に印加される電位差が大きい場合は、さらにガス放出孔４０４近傍でプラズマが集中しやすくなる状態になる場合がある。

この状態の発生を抑えるために、図４（ｃ）（ｄ）に示すガスブロック４２０のようにガス放出孔を形成する部材に絶縁性部材を用いることが好ましい。図４（ｃ）（ｄ）に示すガスブロック４２０ではガス放出孔４０４が管状絶縁性部材４１３によって形成されている。管状絶縁性部材４１３の材料としては、例えば、アルミナ、ジルコニア、ムライト、コージェライト、炭化ケイ素、チッ化ホウ素、チッ化アルミニウムなどが挙げられる。
これらの中でも、絶縁抵抗の観点から、アルミナ、チッ化ホウ素、チッ化アルミニウムが好ましく、コストおよび加工性の観点からアルミナがより好ましい。

ガスブロック２２３は円筒状反応容器２１１から取り外しが可能となっていることが好ましい。それによってブロック単体での加工が可能となり、管状絶縁部材４１３をガス放出孔に埋め込む加工を容易に実施できるためである。
円筒状反応容器２１１は、ベースプレート２２８、上蓋２２７により減圧可能な空間を形成している。また原料ガスの流量を調整するためのマスフローコントローラ（不図示）を内包する原料ガス混合装置２２６と原料ガス流入バルブ２２５を備えている。円筒状反応容器２１１の排気系は、円筒状反応容器２１１の排気口に連通された排気配管２３２と排気メインバルブ２３０と真空ポンプ２３１とから構成されている。

真空ポンプ２３１は例えばロータリーポンプやメカニカルブースターポンプである。この排気系を円筒状反応容器２１１に設けられた真空計（不図示）を使ってフィードバック制御させることにより円筒状反応容器２１１内を所定圧力に維持する。
具体的には、真空計の出力を所定値になるように排気メインバルブ２３０の開口を調整する。あるいは真空ポンプ２３１がメカニカルブースターポンプから構成される場合は、排気メインバルブ２３０の開口を一定とし、メカニカルブースターポンプの回転数を調整することにより排気速度を調整してもよい。

図２におけるＤは、円筒状反応容器２１１内壁面と導電性を有する円筒状基体２１２Ａ、２１２Ｂ表面との間の距離（以降「電極間距離」と呼ぶ。）を示す。Ｄが５ｍｍ未満の場合は円筒状基体２１２Ａ、２１２Ｂ設置時に、円筒状反応容器２１１の内壁面に対する同軸性がずれやすい。それによってＤのロットごとのばらつきが品質に影響しやすい。そのため安定した再現性を得ることが難しい。他方Ｄが３００ｍｍより長い場合は、円筒状反応容器２１１が大きくなることで製造装置の単位設置面積当たりの生産性が低下する。
以上よりＤの範囲は５ｍｍ以上３００ｍｍ以下が好ましい。
円筒状基体２１２Ａ、２１２Ｂの隣接箇所、円筒状基体２１２Ａと円筒状部材２１３との隣接箇所、円筒状基体２１２Ｂと基体ホルダ２１４との隣接箇所には隙間埋め部材２９０が設置されている。

（隙間埋め部材）
図５は隙間埋め部材について説明する図である。
図５（ａ）は、円筒状基体５１０Ａ、５１０Ｂの隣接部分において、隙間埋め部材５３０を挿入した箇所の拡大断面図である。
隙間埋め部材５３０の材質は導電性の材質からなり、加工の容易性やコストの観点から、アルミニウム、ステンレス鋼が好ましい。

円筒状基体５１０Ａ、５１０Ｂにおける端部には各々テーパ面５１２Ａ、５１２Ｂが形成されている。隙間埋め部材５３０はその各々のテーパ面５１２Ａ、５１２Ｂに隣接するように、隣接面５３２Ａ、５３２Ｂを有する形状となっている。さらに、円筒状基体５１０Ａ（２１２Ａ）の円筒状反応容器２１１内壁面に対向する表面５１１Ａおよび、円筒状基体５１０Ｂ（２１２Ｂ）の円筒状反応容器２１１内壁面に対向する表面５１１Ｂとの延長上にある面５３１を有する形状となっている。

図５（ｂ）は隙間埋め部材５３０を上から見た図である。隙間埋め部材は図５（ｂ）に示されるようにリング形状となっている。図５（ｃ）は図５（ｂ）の点線Ｐ−Ｐ’における断面図である。
円筒状基体５１０Ａ、５１０Ｂ各々のテーパ面５１２Ａ、５１２Ｂ近傍においては、光導電層が厚くなる場合がある。しかし以上のような材質および形状の隙間埋め部材５３０を設置することで、そのような膜厚ムラの抑制がなされる。この膜厚ムラの抑制メカニズムについては厳密にはよくわかっていないが、以下のような想定をしている。

すなわち円筒状基体５１０Ａ、５１０Ｂに下部注入阻止層を成膜する際、各々のテーパ面５１２Ａ、５１２Ｂにおける下部注入阻止層の膜厚は、テーパ面５１２Ａ、５１２Ｂの形状によって表面５１１Ａ、５１１Ｂにおける膜厚よりも薄くなる場合がある。その結果、光導電層成膜時において各々のテーパ面５１２Ａ、５１２Ｂにおける下部注入阻止層の絶縁性が表面５１１Ａ、５１１Ｂよりも低減し、ＯＮ期間にテーパ面５１２Ａ、５１２Ｂにおいて下部注入阻止層表面に蓄積される正電荷が少なくなる。
このようなテーパ面５１２Ａ、５１２Ｂにおける正電荷の蓄積の低減によって、テーパ面５１２Ａ、５１２Ｂ近傍では電界の均一性が低下し、荷電粒子の流れが不均一となる。この結果、テーパ面５１２Ａ、５１２Ｂ近傍では膜厚ムラが顕在化する場合がある。

以上で説明したテーパ面５１２Ａ、５１２Ｂ近傍における膜厚ムラは前述してきた下部注入阻止層の組成比ムラに起因して生じる膜厚ムラよりも非常に微小であり、ＯＦＦ期間における負荷電粒子の成膜への寄与を抑制した場合に顕在化する膜厚ムラである。
しかし近年、特に軽印刷などのプリントオンデマンド（ＰＯＤ）市場やピクトリアル分野においては、画像均一性に対する要求は著しく高くなっている。その要求に応えていくためこのような膜厚ムラは無くしておくことが好ましい。そこで隙間埋め部材５３０の設置によって、テーパ面５１２Ａ、５１２Ｂを隠し、かつ、円筒状反応容器２１１内壁面に対向する表面５１１Ａ、５１１Ｂと面一な面５３１を形成して、下部注入阻止層と光導電層を成膜する。それによって円筒状基体５１０Ａ、５１０Ｂ表面上の電界分布ムラがなくなり、上記形状に起因する膜厚ムラを抑制できる。

以上述べたことは円筒状基体２１２Ａ、２１２Ｂの隣接箇所に限らず、円筒状基体２１２Ａと円筒状部材２１３との隣接箇所、および円筒状基体２１２Ｂと基体ホルダ２１４との隣接箇所についても同様である。そのため図２に示すように円筒状基体２１２Ａと円筒状部材２１３との隣接箇所、および円筒状基体２１２Ｂと基体ホルダ２１４との隣接箇所についても隙間埋め部材２９０が設置されている。

本発明の電子写真感光体の製造方法で作製する電子写真感光体は、例えば円筒状基体２１２Ａ、２１２Ｂの外周面に堆積膜を形成して作製する。堆積膜は例えば下部注入阻止層、光導電層、上部注入阻止層および表面層を順次積層したものである。
下部注入阻止層は円筒状基体２１２Ａ、２１２Ｂからの電荷の注入を阻止するための層であり例えばアモルファスシリコン系材料（以下、「ａ−Ｓｉ系材料」とも表記する）により形成されている。ここで画像欠陥の抑制および帯電能の向上のために、たとえば炭素（Ｃ）、窒素（Ｎ）、あるいは酸素（Ｏ）を含有させたａ−Ｓｉ系材料とすることで下部注入阻止層の絶縁性を高めることが好ましい。下部注入阻止層の膜厚は例えば０．１μｍ以上１０μｍ以下、好適には１μｍ以上５μｍ以下である。

光導電層はレーザ光などの光照射によって電荷を発生させるための層であり、例えばａ−Ｓｉ系材料により形成されている。また光導電層の膜厚は使用する光導電性材料および所望の電子写真特性により適宜設定すればよい。ａ−Ｓｉ系材料を用いて光導電層を形成する場合には、光導電層の膜厚は例えば５μｍ以上１００μｍ以下、好適には１０μｍ以上６０μｍ以下である。

上部注入阻止層は電子写真プロセス中に帯電した際の表面電荷の注入を阻止するための層であり、例えばａ−Ｓｉ系材料により形成されている。この上部注入阻止層は、例えばａ−Ｓｉに硼素（Ｂ）、窒素（Ｎ）、あるいは酸素（Ｏ）を含有させたものとして形成される。さらに照射されるレーザ光などの光が吸収されにくくなるように広い光学バンドギャップを有する必要がある。そのため例えば炭素（Ｃ）を含有させて形成される。その膜厚は０．０１μｍ以上１μｍ以下が好ましい。

表面層は電子写真感光体の表面を保護するための層であり、画像形成装置内での摺擦による摩耗に耐え得るように形成される。例えば水素化アモルファス炭化ケイ素（以下、「ａ−ＳｉＣ：Ｈ」とも表記する）や水素化アモルファス窒化ケイ素（以下、「ａ−ＳｉＮ：Ｈ」とも表記する）などのａ−Ｓｉ系材料により形成される。あるいはアモルファスカーボン（以下、「ａ−Ｃ」とも表記する）などにより形成される。
この表面層は、電子写真感光体に照射されるレーザ光などの光が吸収されることのないように、照射される光に対して充分広い光学バンドギャップを有している。また画像形成における静電潜像を保持出来得る抵抗値（一般的には１０^１１Ω・ｃｍ以上）を有している。
以下、図２の装置を用いた電子写真感光体の製造方法の一例について説明する。

（円筒状基体設置工程（工程（ｉ）））
例えば旋盤を用いて表面に鏡面加工を施した円筒状基体２１２Ａ、２１２Ｂは基体ホルダ２１４に装着されて、円筒状反応容器２１１内の基体加熱ヒータ２２２を包含するように設置される。円筒状基体２１２は、対向電極となる円筒状反応容器２１１から離間させて設置される。
次にガス供給装置内の排気を兼ねて原料ガス流入バルブ２２５を開き、排気メインバルブ２３０を開いて円筒状反応容器２１１およびガスブロック２２３内の排気を開始し、不図示の真空計によって円筒状反応容器２１１内が０．６７Ｐａ以下になることを確認する。こうして円筒状基体設置工程が完了する。

尚、上述の基体ホルダ２１４の円筒状反応容器２１１内への設置は、上蓋２２７を開放することによってなされるため成膜装置内部が大気開放される。それを抑制するため成膜装置へのロードロック室の設置が考えられるが、製造装置の低コスト化のためロードロック室のない簡略化した構成がより好適である。その場合、大気開放によって成膜装置内部に混入した空気が、成膜工程前の真空排気工程によっても取り除けず、酸素分子および窒素分子が成膜工程において残留することがある。
この残留酸素および窒素が下部注入阻止層成膜時においても残留しつづけ、放電によって電離してイオン化し下部注入阻止層に含有する場合がある。

（ガス導入工程（工程（ｉｉ）））
前述の円筒状基体設置工程の後、原料ガス流入バルブ２２５等の原料ガス導入手段から加熱用の不活性ガス、一例としてアルゴンをガスブロック２２３より円筒状反応容器２１１内に導入する。
そして、円筒状反応容器２１１に設けられた真空計（不図示）を使ってフィードバック制御させることにより円筒状反応容器２１１内を所定圧力に維持する。
その後、不図示の温度コントローラーを作動させて円筒状基体２１２Ａ、２１２Ｂを基体加熱ヒータ２２２により加熱し、円筒状基体２１２Ａ、２１２Ｂの温度を２０℃〜５００℃の所定の温度に制御する。

円筒状基体２１２Ａ、２１２Ｂが所定の温度に加熱されたところで、不活性ガスを徐々に止める。同時並行的に、堆積膜形成用の所定の原料ガス、例えばＳｉＨ_４、Ｓｉ_２Ｈ_６、ＣＨ_４、Ｃ_２Ｈ_６などの材料ガスを、またＢ_２Ｈ_６、ＰＨ_３などのドーピングガスを原料ガス混合装置２２６によって混合した後に円筒状反応容器２１１内に徐々に導入する。
次に、原料ガス混合装置２２６内の不図示のマスフローコントローラーによって、各原料ガスが所定の流量になるように調整する。その際、円筒状反応容器２１１内が所定の圧力に維持されるよう不図示の真空計を見ながら排気メインバルブ２３０の開口あるいは真空ポンプ２３１の排気速度を調整する。

（成膜工程）
以上の手順によって成膜準備を完了した後、円筒状基体２１２Ａ、２１２Ｂの上に下部注入阻止層、光導電層、上部注入阻止層、表面層の順に積層膜を堆積させる。具体的には負極性高圧パルス電源２４０を動作させることにより回転軸２１６および基体ホルダ２１４を通じて電圧を印加して円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との間の空間にグロー放電を生起させる。
この放電のエネルギーによって円筒状反応容器２１１内に導入した各原料ガスが分解され、円筒状基体２１２Ａ、２１２Ｂの上に所定の膜が形成される。なお、膜形成を行っている間は円筒状基体２１２Ａ、２１２Ｂをモータ２２０によって所定の速度で回転させても良い。

所定の膜厚の形成が行われた後、電圧の供給を止め、円筒状反応容器２１１への各原料ガスの流入を止めて反応容器内を一旦、高真空に排気する。以上のような操作を繰り返しおこなうことによって電子写真感光体を製造することができる。
堆積膜が形成された後には、成膜用原料ガス、パルス電力の供給および円筒状基体２１２Ａ、２１２Ｂの加熱を停止し円筒状反応容器２１１内を排気する。その後、円筒状反応容器２１１およびガスブロック２２３内部や不図示のガス導入系の中をパージガス、例えば、Ａｒ、Ｈｅ、Ｎ_２のごとき不活性ガスを用いてパージ処理する。

（クリーニング工程）
上記の工程によって電子写真感光体を製造したのち、上蓋２２７を開けて基体ホルダ２１４とともに円筒状基体２１２Ａ、２１２Ｂ上に成膜されてなる電子写真感光体を取り出す。
その後、円筒状基体２１２Ａ、２１２Ｂと同一材料、同一形状のクリーニング工程用円筒状基体２本と、基体ホルダ２１４と同一材料、同一形状のクリーニング工程用基体ホルダを、円筒状反応容器２１１内に設置する。

設置の仕方は図２に示した、基体ホルダ２１４および円筒状基体２１２Ａ、２１２Ｂの設置の仕方と同様である。そして上蓋２２７を閉じて円筒状反応容器２１１内部を真空排気する。
その後、不図示のガス導入系よりマスフローコントローラ（不図示）を内包する原料ガス混合装置２２６と原料ガス流入バルブ２２５、ガスブロック２２３を介してエッチングガスを円筒状反応容器２１１内に導入する。真空ポンプ２３１を真空計（不図示）とフィードバック制御させることにより円筒状反応容器２１１内をクリーニングガスによって所定圧力に維持する。

それによって円筒状反応容器２１１、上蓋２２７、ベースプレート２２８、ガスブロック２２３といった部材の内壁面に付着した膜や粉体をクリーニングする。クリーニングガスとしてはＣｌＦ_３ガスを使用し、Ａｒなどの不活性ガスで希釈して円筒状反応容器２１１内に導入する。
その後、Ａｒ、Ｈｅ、Ｎ_２のごとき不活性ガスによって円筒状反応容器２１１内およびガスブロック２２３内部や不図示のガス導入系をパージすることにより、残留クリーニングガスを除去する。

（水洗浄工程）
前述のクリーニング工程では、成膜装置を構成する部材に堆積した堆積膜を充分に除去できずクリーニング残渣となって残る場合がある。クリーニングガスとしてＣｌＦ_３ガスを使用した場合、このようなクリーニング残渣にフッ素が取り込まれる場合がある。そのためクリーニング残渣そのものが微小であっても、取り込まれたフッ素が成膜工程中に成膜装置内に湧き出すことにより、膜の特性を変化させる場合がある。このような状況を抑制するために、成膜装置を分解し、各部材を水洗浄することで、クリーニング残渣中に取り込まれたフッ素を取り除くことが好適である。

上述のように水洗浄された各部材に付着した水分はベーキングおよびその後の真空排気によって大部分は除去されるが、成膜工程時にわずかに残留していると考えられる。この残留水分は下部注入阻止層成膜時においても残留しつづけ、放電によって電離し酸素イオンを発生させ、下部注入阻止層に含有する場合があると考えられる。
このようにして、アモルファスシリコン半導体の膜厚均一性の向上がなされ、膜厚均一性の高い電子写真感光体が形成される。

しかしながら、堆積膜形成が進んでアモルファスシリコン半導体の膜厚が厚くなった場合に膜厚均一性に関して更なる改善の余地が生じる場合がある。この膜厚均一性に関して更なる改善の余地が生じる理由はよくわかっていないが想定メカニズムとして以下に説明することが考えられる。
図１（ａ）（ｂ）を用いて先にも述べたように、本発明においては、ＯＮ期間開始時には前回のＯＮ期間における絶縁性膜１５０の帯電が減衰しきれず残存する場合がある。膜厚が増す程その傾向は顕著になる。そうした場合においては、電圧が印加される導電性基体１２１の形状等によっては、絶縁性膜１５０表面上で残存する帯電量にムラが発生する場合がある。

図８は本発明の電子写真感光体の製造方法において使用する、電圧が印加される電極の一例である。図８に示す電極は、基体ホルダ２１４と円筒状部材２１３で円筒状基体２１２Ａ、２１２Ｂを固定する構成となっている。
このような電極では、基体ホルダ２１４と円筒状基体２１２Ｂとの継ぎ目部分８００Ａや、円筒状基体２１２Ａと円筒状部材２１３との継ぎ目部分８００Ｂ、円筒状基体間の継ぎ目部分８００Ｃにおいては、前述した帯電が減衰しやすいと考えられる。その結果、円筒状基体２１２Ａ、２１２Ｂ表面内で、継ぎ目近傍部分とそれ以外の部分においてＯＮ期間開始時には帯電量に図８にＤで示すような形のムラが発生するのではないかと予想される。

そのような帯電ムラが発生した状態で、ＯＮ期間開始時に円筒状基体２１２Ａ、２１２Ｂに電圧を印加した場合、帯電量が少ない部分と多い部分では電圧印加時に堆積膜表面にかかる実電圧に差が生じる。その結果、実電圧が大きい部分は実電圧が小さい部分よりデポレートが大きくなり膜厚ムラを生成してしまうのではないかと考えられる。

図９は本発明で使用する、電圧を印加する円筒状基体２１２Ａ、２１２Ｂと、接地電極となる円筒状反応容器２１１との電位差の最小値Ａを測定しながら、円筒状基体２１２Ａ、２１２Ｂ上に電子写真感光体を成膜するための製造装置の一例である。（ａ）は縦断面図、（ｂ）は横断面図である。電圧計９４８により、円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差を測定できる。

図１０は図９の製造装置を用いて電子写真感光体を作製している際に、電圧計９４８によって測定された電圧波形の一例を示す模式図である。図１０中のαがＯＮ期間に測定される電圧波形であり、βがＯＦＦ期間に測定される電圧波形である。また図１０中のＴは電圧の周期を表しており、ＯＮ期間の時間ｔをＴで除した値（ｔ／Ｔ）をＤｕｔｙ比（％）と定義する。
先にも述べたように本発明においては、ＯＮ期間開始時には前回のＯＮ期間における絶縁性膜１５０の帯電が減衰しきれず残存するため、電位差の最小値Ａが計測される。

本発明においては、電子写真感光体成膜中にＯＦＦ期間における、電位差の最小値Ａの絶対値が所定の値より大きくなった場合、周波数を下げるおよび／またはＤｕｔｙ比を下げることによって、ＯＦＦ期間の時間を長くする。その結果、電位差の最小値Ａの絶対値が小さくなるために、ＯＮ期間開始時に円筒状基体２１２Ａ、２１２Ｂ上に残存する帯電量のムラが小さくなる。

その結果、ＯＮ期間開始時に円筒状基体２１２Ａ、２１２Ｂ上の帯電量が少ない部分と多い部分での電圧印加時に堆積膜表面にかかる実電圧の相対的な差が小さくなる。その結果、堆積膜形成が進んで光導電層の膜厚が厚くなった場合においても、膜厚均一性の向上がなされる。
本発明においては、周波数を下げることまたはＤｕｔｙ比を下げることのいずれによって、同程度の膜厚均一性の効果を得ることができる。しかしながら、デポレートの観点からは周波数の下限までは周波数を優先的に下げることが好ましい。
以下、図９の装置を用いた電子写真感光体の製造方法の内の成膜工程の一例について説明する。尚、円筒状基体設置工程およびガス導入工程、クリーニング工程、水洗浄工程は前述した方法と同様である。

（成膜工程（工程（ｉｉｉ）））
前述した手順によって成膜準備を完了した後、円筒状基体２１２Ａ、２１２Ｂの上に下部注入阻止層、光導電層、上部注入阻止層、表面層の順に積層膜を堆積させる。具体的には負極性高圧パルス電源２４０を動作させる。
放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧とが周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を、円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との間に印加する。放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は円筒状基体（導電性基体）２１２Ａ、２１２Ｂが円筒状反応容器（電極）２１１に対して低い電位とする。それにより円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との間の空間にグロー放電を生起させる。

この放電のエネルギーによって円筒状反応容器２１１内に導入した各原料ガスが分解され、円筒状基体２１２Ａ、２１２Ｂの上に所定の膜が形成される。なお、膜形成を行っている間は円筒状基体２１２Ａ、２１２Ｂをモータ２２０によって所定の速度で回転させても良い。
尚、成膜工程中は電圧計９４８により、放電維持電圧の絶対値未満の絶対値を持つ電圧である期間における、円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａが測定される。そして、電位差の最小値Ａの絶対値が所定の値より大きくなった場合、放電維持電圧の絶対値未満の絶対値を持つ電圧である期間を長くする。

ここで、放電維持電圧の絶対値未満の絶対値を持つ電圧である期間を長くする手段としては、周波数を下げるおよび／またはＤｕｔｙ比を下げることが挙げられる。
また、放電維持電圧の絶対値未満の絶対値を持つ電圧である期間における、円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａの絶対値の推移から、周波数の下げ幅および／またはＤｕｔｙ比の下げ幅を決定することができる。

以下、下げ幅を決定する一例について説明する。まず成膜工程中に電位差の最小値Ａの絶対値の時間変化率を求める。次に例えば電位差の最小値Ａの絶対値が所定の値より大きくなったタイミングで、一旦、周波数またはＤｕｔｙ比を僅かに（例えば１ｋＨｚまたは１％）下げ、周波数またはＤｕｔｙ比に対する電位差の最小値Ａの絶対値の変化率を求める。それぞれの変化率より、電位差の最小値Ａの絶対値が所定の値となるように周波数の下げ幅および／またはＤｕｔｙ比の下げ幅を決定する。

また異なる条件の堆積膜間の境界近傍では、画像欠陥の観点から、周波数やＤｕｔｙ比を変更しないことが好ましい。放電維持電圧の絶対値未満の絶対値を持つ電圧である期間における、円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａの絶対値の推移から、境界近傍で周波数やＤｕｔｙ比を変更せずに済むように、周波数やＤｕｔｙ比の変化量を決定することができる。
またここでいう堆積膜間の境界近傍とは堆積膜間の境界から概ね１μｍ前後の範囲とする。

所定の厚さの堆積膜が形成された後、電圧の供給を止め、円筒状反応容器２１１への各原料ガスの流入を止めて反応容器内を一旦、高真空に排気する。以上のような操作を繰り返しおこなうことによって電子写真感光体を製造することができる。
堆積膜が形成された後には、成膜用原料ガス、パルス電力の供給および円筒状基体２１２Ａ、２１２Ｂの加熱を停止し円筒状反応容器２１１内を排気する。その後、円筒状反応容器２１１およびガスブロック２２３内部や不図示のガス導入系の中をパージガス、例えば、Ａｒ、Ｈｅ、Ｎ_２のごとき不活性ガスを用いてパージ処理する。

以下、実施例および比較例により本発明をさらに詳しく説明するが、本発明はこれらにより何ら制限されるものではない。
〈実施例１および比較例１〉
実施例１では図２に示す成膜装置を用いて、円筒状基体（直径８４ｍｍ、長さ３８１ｍｍ、厚さ３ｍｍの鏡面加工を施したアルミニウム製の円筒状基体）２１２Ａ、２１２Ｂの表面に表１に示す条件で堆積膜を形成することにより電子写真感光体を製造した。但し図２における隙間埋め部材２９０は取り除いた。図２に示す成膜装置は成膜工程を１回実施することにより１バッチ２本の電子写真感光体が製造される。それを５回繰り返し、５バッチ計１０本の電子写真感光体を製造した。各成膜工程間で前述のクリーニング工程（エッチング工程）および水洗浄工程を実施した。

またこの実施例において使用した図２に示す成膜装置において、ガスブロック２２３のガス吹出孔は、図４（ｃ）（ｄ）に示すようにアルミナからなる筒状部材によって形成した。またこのガス吹出孔の孔径は１．５ｍｍに加工した。
成膜工程では、円筒状基体２１２Ａ、２１２Ｂ表面上に、下部注入阻止層、光導電層、上部注入阻止層、表面層の順に各層を積層した。その際、円筒状反応容器２１１の電位をアース電位で一定とし、円筒状反応容器２１１の電位に対して円筒状基体２１２Ａ、２１２Ｂにパルス状電圧を印加した。円筒状基体２１２Ａ、２１２Ｂに印加するパルス状電圧は、周波数が５０ｋＨｚ、ＯＮ期間に印加する電圧は放電開始電圧以上の表１に示す値とした。
またＯＦＦ期間は０Ｖとし、Ｄｕｔｙ比（一周期内におけるＯＮ期間の占める割合）を７０％とした。下部注入阻止層、光導電層、上部注入阻止層、表面層の全層における成膜時において、ダイオード切替スイッチ２８０をダイオード介在状態とした。

一方、比較例１では図７に示す成膜装置を使用した。（ａ）は縦断面図、（ｂ）は横断面図である。図７は図２におけるダイオード２４５およびダイオード切替スイッチ２８０はない。そのため負極性高圧パルス電源２４０の電圧出力端子２４６が回転軸２１６に直接接続されることになり、円筒状基体２１２Ａ、２１２Ｂの電位は負極性高圧パルス電源２４０の出力電圧に従う。それ以外は実施例１と同じである。

以上説明した方法によって製造した電子写真感光体について下記項目を測定する。

（膜厚均一性）
本実施例および比較例で製造した電子写真感光体の膜厚を以下の測定位置で測定した。軸方向には電子写真感光体の中央部位置を０ｃｍ位置とし、両側それぞれ２ｃｍ間隔で９点（±２ｃｍ，±４ｃｍ，±６ｃｍ，±８ｃｍ，±１０ｃｍ，±１２ｃｍ，±１４ｃｍ，±１６ｃｍ，±１８ｃｍ）、０ｃｍ位置を含めて合計１９点を測定位置とした。
さらに各軸方向位置において周方向に３０°間隔で１２点、計２２８点を測定位置とした。この２２８点で測定された膜厚を平均した値を平均膜厚とし、各測定点の膜厚の最大値と最小値の差分を平均膜厚で除した値について小数点第二位を四捨五入した値を膜厚均一性とした。

測定はＨＥＬＭＵＴ ＦＩＳＣＨＥＲ社製のＦＩＳＣＨＥＲＳＣＯＰＥ ｍｍｓ（商品名）にプローブＥＴＡ３．３Ｈを装着して渦電流法で行った。値が小さいほど膜厚均一性が良好である。なお、各実施例および比較例の膜厚均一性の値は、それぞれ１０本の電子写真感光体のうち、最も値が大きい電子写真感光体の値を採用した。さらに、以下の基準でランク付けを行った。

ランクＣ以上で本発明の効果が得られていると判断した。一方ランクＤの電子写真感光体を電子写真装置に設置した際に、出力画像で膜厚ムラに応じた濃度差が確認できる場合があるため、本発明の効果が得られていないと判断した。

（画像欠陥）
本実施例および比較例で製造した電子写真感光体の画像欠陥を以下のように評価した。製造した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置した。また、この複写機の黒色用現像器を外し、表面電位計（Ｔｒｅｋ社製の表面電位計（商品名：Ｍｏｄｅｌ３４４））およびプローブ（商品名：Ｍｏｄｅｌ５５５−Ｐ））を設置して、電子写真感光体の軸方向中央位置における表面の電位の測定を行った。

まず、ベタ白画像（静電潜像形成用レーザー非露光）を出力し、電子写真感光体の軸方向中央位置における表面の暗部電位を測定し、一次帯電器の一次電流とグリッド電圧を調整して、電子写真感光体の表面の暗部電位が−４５０Ｖになるように調整した。
画像欠陥の数を厳しく評価するために、画像欠陥が出やすくなる条件で画像を出力した。具体的には、シアン色の現像条件のＤＣバイアス条件を調整して、かぶり（現像操作によって本来非画像部となるべき部分にトナーが付着する現象）が生じている画像を出力した。画像出力の際の現像は、シアントナーを用いた現像器のみでの現像とした。

以下の手順により、かぶり濃度の測定を行い、かぶり濃度が０．４〜０．８％の範囲になる現像条件で出力したものを評価用画像とした。評価用画像の反射率を測定し、さらに未使用の紙の反射率を測定した。評価用画像の反射率の値を未使用の紙の反射率の値から引いてかぶり濃度とした。反射率は、東京電色製の白色光度計（商品名：ＴＣ−６ＤＳ）にアンバーフィルターを装着して測定した。

画像出力は、温度２３℃／湿度６０％ＲＨの常温常湿環境下で行った。以下も同様である。
出力紙および出力画像は以下のとおりとし、連続して１０枚のベタ白画像（静電潜像形成用レーザー非露光）を出力して、最後の２枚を用いて評価を行った。
キヤノンマーケティングジャパン株式会社のＡ３用紙（商品名：ＣＳ−８１４（８１．４ｇ／ｍ^２））の電子写真感光体の１周分（＝紙の搬送方向の先端から約２６４ｍｍ）×画像領域幅２９２ｍｍの域内を評価した。この域内にある直径０．０５ｍｍの円以上の大きさ（０．０５ｍｍの円を重ねた時に円からはみ出る部分があるもの）のポチ（シアン色のポチ）の個数を数えた。

評価は、実施例および比較例のそれぞれ１０本の電子写真感光体について、それぞれ２枚の出力画像についてポチの個数を数え、評価数２０枚の平均値を計算し、小数点以下は切り上げて整数の値で示した。
さらに、以下の基準でランク付けを行った。

以上説明した項目の評価結果を、実施例１および比較例１の装置構成および製造方法の説明を併記して表４に示す。またランク付けの結果を表５に示す。

比較例１に対し実施例１では全層成膜時にダイオードを介在させることで膜厚均一性が大幅に改善された。また実施例１で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、濃度の均一性が高い良好な画像が得られた。

〈実施例２〉
実施例２では図２における隙間埋め部材２９０を設置した以外は実施例１と同様の方法で電子写真感光体を製造した。
電子写真感光体各層の成膜条件は表１に示す条件とした。また表６には実施例２における隙間埋め部材の有無と併記して上述の項目の評価結果を示す。また表７にランク付けの結果を示す。

実施例１に対し実施例２では隙間埋め部材２９０を設置することにより膜厚均一性がさらに改善された。また実施例２で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、濃度の均一性が高い良好な画像が得られた。

〈実施例３〉
実施例３−１の電子写真感光体の製造条件においては、図２で示す成膜装置を使用し、下部注入阻止層、光導電層、上部注入阻止層、表面層の全層における成膜時において、ダイオード切替スイッチ２８０をダイオード介在状態とした。
一方、実施例３−２では同様に図２で示す成膜装置を使用し、光導電層の成膜時にダイオード切替スイッチ２８０をダイオード介在状態とした。そして下部注入阻止層、上部注入阻止層、表面層の成膜時においては、ダイオード切替スイッチ２８０をダイオード非介在状態とした。実施例３−１、３−２いずれも隙間埋め部材２９０を設置した。各層の成膜条件は表９に示す通りとした。これら以外は実施例１と同様にして電子写真感光体を製造した。

以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性を評価した。また画像欠陥を評価した。ここで画像欠陥の評価時における電子写真感光体の表面の暗部電位の調整は以下のように行った。すなわち、ベタ白画像（静電潜像形成用レーザー非露光）を出力時、電子写真感光体の軸方向中央位置における表面の暗部電位を測定し、一次帯電器の一次電流とグリッド電圧を調整して、電子写真感光体の表面の暗部電位が−３５０Ｖになるように調整した。それ以外の画像欠陥の評価方法は実施例１と同様にした。更に、下記に示す方法でデポレートを評価した。

（デポレート）
前述の膜厚均一性の評価と同様の電子写真感光体上の点２２８箇所の測定位置において、前述と同様に渦電流法によって測定した膜厚から膜厚平均値を求める。その膜厚平均値を成膜時間で割った値において小数点第二位以下を切り下げた値をデポレートとした。
ここでデポレートは実施例３−１を基準として１００％とし、実施例３−２のデポレートを実施例３−１からの相対比で表わした。値が大きい程生産性が高く好ましい。
なお、各実施例のデポレートの相対比の値は、それぞれ１０本の電子写真感光体のうち、最も値が小さい電子写真感光体の値を採用した。そして以下の基準でランク付けを行った。

表１０に成膜時におけるダイオードの介在状態と併記して上述の項目の評価結果を示す。
表１１には実施例３におけるランク付けの結果を示す。

実施例３−１に対し実施例３−２では光導電層以外の層の成膜時にダイオード非介在状態とすることでデポレートの相対比が１０８．３％に向上した。また実施例３−１および実施例３−２は膜厚均一性がいずれも良好であった。そして実施例３−１および実施例３−２で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、いずれも濃度の均一性が高い良好な画像が得られた。

〈実施例４〉
実施例４の電子写真感光体の製造条件においては、ＯＦＦ期間に電圧を印加し、その電圧は放電維持電圧未満の表１２に示す値とした。それ以外は実施例３−２と同様にして電子写真感光体を製造した。すなわち図２で示す成膜装置を使用し、光導電層の成膜時にダイオード切替スイッチ２８０をダイオード介在状態とした。そして下部注入阻止層、上部注入阻止層、表面層の成膜時においては、ダイオード切替スイッチ２８０をダイオード非介在状態とした。また隙間埋め部材２９０を設置した。各層の成膜条件を表１２に示す。

以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性を評価した。また画像欠陥を評価した。画像欠陥の評価は実施例３と同様の方法で実施した。
表１３に成膜時におけるＯＦＦ期間に正電圧の印加の有無と併記して上述の項目の評価結果を示す。表１４には実施例４におけるランク付けの結果を示す。

実施例４より、ＯＦＦ期間に放電維持電圧未満の電圧を印加して電子写真感光体を製造しても膜厚均一性と画像欠陥が良好な電子写真感光体が得られることが解った。また実施例４で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、濃度の均一性が高い良好な画像が得られた。

〈実施例５および比較例２〉
実施例５の電子写真感光体の製造条件においては、図２で示す成膜装置を使用し、下部注入阻止層、光導電層、上部注入阻止層、表面層の全層における成膜時において、ダイオード切替スイッチ２８０をダイオード介在状態とした。また隙間埋め部材２９０は設置した。そして下部注入阻止層の成膜時にＮＯガスを流し、その流量は表１５に示す値とした。

一方、比較例２においては、図７に示す成膜装置を使用した。図７に示す成膜装置ではダイオードがないため、下部注入阻止層、光導電層、上部注入阻止層、表面層の全層における成膜時においてダイオード非介在状態となる。それ以外は実施例５と同様に成膜した。実施例５および比較例２における各層の成膜条件を表１５に示す。

以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性を評価した。また画像欠陥を評価した。画像欠陥の評価は実施例３と同様の方法で実施した。
表１６に下部注入阻止層成膜時におけるＮＯガスの有無、ならびに全層成膜時におけるダイオード介在の有無と併記して上述の項目の評価結果を示す。表１７には実施例５および比較例２におけるランク付けの結果を示す。

実施例５は実施例４に対し画像欠陥が少ない。これは下部注入阻止層成膜時に原料ガスとしてＮＯガスを使用したことで窒素および酸素が下部注入阻止層に含まれることにより下部注入阻止層の絶縁性が高められたためと考えられる。
一方、比較例２では実施例５と画像欠陥がほぼ同レベルであるものの、膜厚均一性において比較例１よりも悪化している。この原因は、下部注入阻止層の絶縁性が高められたことによって、ＯＮ期間の下部注入阻止層表面における正帯電が増大し、ＯＦＦ期間において成膜に寄与する負荷電粒子が増大することで、下部注入阻止層の組成ムラの膜厚ムラへの影響が増大したと考えられる。
実施例５は膜厚均一性が良好であった。そして実施例５で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、濃度の均一性が高い良好な画像が得られた。

〈実施例６〜８および比較例３〉
実施例６では光導電層の膜厚を５０μｍとした以外は実施例１と同様に電子写真感光体を作製した。
実施例７では図９に示す成膜装置を用いた。電圧計９４８によりＯＦＦ期間における円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａを測定し、電位差の最小値Ａの絶対値が５００Ｖより大きくなった場合には周波数を３０ｋＨｚに変更した。それ以外は実施例６と同様に電子写真感光体を作製した。
実施例７においては、光導電層形成時に光導電層の膜厚４０μｍ近傍の段階で上記操作を実施したが、光導電層と上部注入阻止層の境界近傍では上記操作を実施しなかった。

実施例８では電圧計９４８によりＯＦＦ期間における円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａを測定し、電位差の最小値Ａの絶対値が５００Ｖより大きくなった場合にはＤｕｔｙ比を３０％に変更した。それ以外は実施例７と同様に電子写真感光体を作製した。
実施例８においては、光導電層形成時に光導電層の膜厚４０μｍ近傍の段階で上記操作を実施したが、光導電層と上部注入阻止層の境界近傍では上記操作を実施しなかった。

比較例３では図７に示す成膜装置を使用した。図７に示す成膜装置には図２や図９に示すダイオード２４５およびダイオード切替スイッチ２８０はない。そのため負極性高圧パルス電源２４０の電圧出力端子２４６が回転軸２１６に直接接続されることになり、円筒状基体２１２Ａ、２１２Ｂの電位は負極性高圧パルス電源２４０の出力電圧に従う。それ以外は実施例６と同じである。
以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性、画像欠陥、デポレートを評価した。評価結果を、実施例６〜８および比較例３の装置構成および製造方法の説明を併記して表１８に示す。またランク付けの結果を表１９に示す。

比較例３に対し実施例６では全層成膜時にダイオードを介在させることで膜厚均一性が大幅に改善された。
実施例６に対し実施例７では、ＯＦＦ期間における円筒状基体と円筒状反応容器との電位差の最小値Ａの絶対値が所定の値より大きくなった場合、周波数を下げることによって膜厚均一性が改善された。

実施例６に対し実施例８では、ＯＦＦ期間における円筒状基体と円筒状反応容器との電位差の最小値Ａの絶対値が所定の値より大きくなった場合、Ｄｕｔｙ比を下げることによって膜厚均一性が改善された。
周波数を下げた実施例７のデポレート相対比がＢで、Ｄｕｔｙ比を下げた実施例８のデポレート相対比がＣであった。よって、ＯＦＦ期間における円筒状基体と円筒状反応容器との電位差の最小値Ａの絶対値が所定の値より大きくなった場合、デポレートの観点から周波数の下限までは周波数を優先的に下げることが好ましい。
また実施例６〜８で作製した電子写真感光体をマイナス帯電、反転現像方式に改造したキヤノン株式会社製の複写機（商品名：ｉＲＣ６８００）の改造機に設置して画像を出力したところ、濃度の均一性が高い良好な画像が得られた。

〈実施例９〉
実施例９では、電圧計９４８により、ＯＦＦ期間における円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａを測定し、電位差の最小値Ａの絶対値が５００Ｖより大きくなった場合には、周波数を５ｋＨｚずつ段階的に下げた。それ以外は実施例７と同様に電子写真感光体を作製した。実施例９においては、光導電層形成時膜厚４０μｍ近傍から光導電層終了時までに計３回周波数を下げ、３回目の変更は光導電層と上部注入阻止層の境界近傍で行った。
以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性、画像欠陥、デポレートを評価した。
表２０に上述の項目の評価結果を示す。表２１には実施例９におけるランク付けの結果を示す。

実施例７に対し実施例９では層間の境界近傍で周波数の変更を行った結果、画像欠陥が若干増加した。

〈実施例１０〉
実施例１０では、電圧計９４８により、ＯＦＦ期間における円筒状基体２１２Ａ、２１２Ｂと円筒状反応容器２１１との電位差の最小値Ａを測定し、電位差の最小値Ａの絶対値が５００Ｖより大きくなった場合には、Ｄｕｔｙ比を１０％ずつ段階的に下げた。それ以外は実施例８と同様に電子写真感光体を作製した。実施例１０においては、光導電層形成時膜厚４０μｍ近傍から光導電層終了時までに計４回Ｄｕｔｙ比を下げ、４回目の変更は光導電層と上部注入阻止層の境界近傍で行った。
以上説明した方法によって製造した電子写真感光体について、実施例１と同様に、膜厚均一性、画像欠陥、デポレートを評価した。
表２２に上述の項目の評価結果を示す。表２３には実施例１０におけるランク付けの結果を示す。

実施例８に対し実施例１０では層間の境界近傍で周波数の変更を行った結果、画像欠陥が若干増加した。

１１１ 対向電極
１２１ 導電性基体
１４０ 負極性高圧パルス電源
１４１ 負極性高圧直流電源部
１４２ 電圧印加スイッチ
１４３ アース接続スイッチ
１４４Ａ 陰極側伝送線、 １４４Ｂ 陽極側伝送線
１４５ ダイオード
１４６ 電力印加端子
１５０ 絶縁性膜
１６０Ａ プラズマ、 １６０Ｂ アフターグロー
１６１ 負荷電粒子
１６２ 正荷電粒子

Claims (14)

1. （ｉ）内部に電極を有する減圧可能な反応容器の内部に、前記電極と離間させて導電性基体を設置する工程と、
   （ｉｉ）前記反応容器の内部に堆積膜形成用の原料ガスを導入する工程と、
   （ｉｉｉ）放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧が周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とすることで前記原料ガスを分解し、前記導電性基体の上に堆積膜を形成する工程と、
   を有するプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する堆積膜形成方法であって、
   前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制することを特徴とする堆積膜形成方法。
2. 前記工程（ｉｉｉ）において、前記導電性基体の端部に隙間埋め部材が挿入される請求項１に記載の堆積膜形成方法。
3. 前記工程（ｉｉｉ）において、前記導電性基体は中心軸が同じで隣接した複数の円筒状基体からなり、前記円筒状基体間に隙間埋め部材が挿入される請求項１または２に記載の堆積膜形成方法。
4. 前記工程（ｉｉｉ）が導電性基体の表面上に下部注入阻止層、光導電層、表面層の順に積層する工程を含む電子写真感光体の製造方法において、前記請求項１乃至３のいずれか１項に記載の堆積膜形成方法に従って製造することを特徴とする電子写真感光体の製造方法。
5. 少なくとも前記光導電層を請求項１乃至３のいずれか１項に記載の堆積膜形成方法に従って製造する請求項４に記載の電子写真感光体の製造方法。
6. 前記光導電層のみを請求項１乃至３のいずれか１項に記載の堆積膜形成方法に従って製造する請求項５に記載の電子写真感光体の製造方法。
7. （ｉ）内部に電極を有する減圧可能な反応容器の内部に、前記電極と離間させて導電性基体を設置する工程と、
   （ｉｉ）前記反応容器の内部に堆積膜形成用の原料ガスを導入する工程と、
   （ｉｉｉ）放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧が周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とすることで前記原料ガスを分解し、前記導電性基体の上に堆積膜を形成する工程と、
   を有するプラズマＣＶＤ法によって導電性基体の上に堆積膜を形成する堆積膜形成方法であって、
   前記導電性基体に放電開始電圧の絶対値以上となる絶対値を持つ電圧を印加し、
   前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制し、
   かつ前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、
   前記電極と前記導電性基体との間の電位差の最小値Ａを測定し、
   前記電位差の最小値Ａの絶対値に応じて、前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の時間を変化させる堆積膜形成方法。
8. 周波数および／またはＤｕｔｙ比を変更することによって前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の時間を変化させる請求項７に記載の堆積膜形成方法。
9. 前記電位差の最小値Ａの絶対値が所定の値より大きくなった場合に、前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の時間を長くする請求項７に記載の堆積膜形成方法。
10. 周波数を下げるおよび／またはＤｕｔｙ比を下げることによって、前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の時間を長くする請求項８または９に記載の堆積膜形成方法。
11. 前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間の前記電極と前記基体との間の電位差の最小値Ａの絶対値の推移から周波数の下げ幅および／またはＤｕｔｙ比の下げ幅を決定する請求項１０に記載の堆積膜形成方法。
12. 複数の異なる条件の堆積膜を形成するアモルファスシリコン半導体膜の製造方法において、それぞれの堆積膜の境界近傍では周波数及び／またはＤｕｔｙ比を変更せず済むように、周波数の下げ幅及び／またはＤｕｔｙ比の下げ幅を決定する請求項１１に記載の堆積膜形成方法。
13. 周波数の下限までは周波数を優先的に下げる請求項１０乃至１２のいずれか１項に記載の堆積膜形成方法。
14. （ｉ）内部に電極を有し、前記電極と離間させて導電性基体を設置でき、かつ内部を減圧可能な反応容器と、
    （ｉｉ）前記反応容器の内部に堆積膜形成用の原料ガスを導入する原料ガス導入手段と、
    （ｉｉｉ）放電開始電圧の絶対値以上の絶対値を持つ電圧と放電維持電圧の絶対値未満の絶対値を持つ電圧とが、周波数３ｋＨｚ以上３００ｋＨｚ以下で繰り返される電圧を、前記電極と前記導電性基体との間に印加し、前記放電開始電圧の絶対値以上の絶対値を持つ電圧となる期間は前記導電性基体が前記電極に対して低い電位とする電圧印加手段と、
    を有する堆積膜形成装置であって、
    前記放電維持電圧の絶対値未満の絶対値を持つ電圧である期間において、前記導電性基体の表面から前記電極に向かって流れる電流を抑制する電流抑制手段を有することを特徴とする堆積膜形成装置。
    
    

Images