JP2014160917A - 制御回路、回路システム、および、制御方法 - Google Patents
制御回路、回路システム、および、制御方法 Download PDFInfo
- Publication number
- JP2014160917A JP2014160917A JP2013030125A JP2013030125A JP2014160917A JP 2014160917 A JP2014160917 A JP 2014160917A JP 2013030125 A JP2013030125 A JP 2013030125A JP 2013030125 A JP2013030125 A JP 2013030125A JP 2014160917 A JP2014160917 A JP 2014160917A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- output
- circuit
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】制御回路は、パワーオンの開始時点からリセット信号の発生時点より後の時点である変化時点までは、第1のロジック回路の出力レベルシフト信号のレベルより高いレベルの誤動作防止用信号を出力する誤動作防止用回路と、前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力する出力バッファ回路とを含む。
【選択図】 図1
Description
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力する出力バッファ回路とを含む。
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力する。
パワーオンの開始時点からリセット信号の発生時点より後の時点である変化時点までは、第1のロジック回路の出力レベルシフト信号のレベルより高いレベルの誤動作防止用信号を出力する誤動作防止用回路と、
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力する出力バッファ回路と、
を含むことを特徴とする制御回路。
リセット信号の発生時点の動作用電源電圧>前記変化時点における動作用電源電圧>定常値の動作用電源電圧となるように誤動作防止用信号を出力する前記誤動作防止用回路を含むことを特徴とする付記1の制御回路。
第1の内部電圧と、第2の内部電圧とを比較し、パワーオンの時点から前記変化時点である交差時点までは、動作用電源電圧に対して一定比率のレベルの出力レベルシフト信号より誤動作防止用信号を出力し、前記交差時点付近で変化し、出力レベルシフト信号より高いレベルを保ちながら下降する誤動作防止用信号を出力する前記誤動作防止回路を含むことを特徴とする付記2の制御回路。
第1の内部電圧を生成する第1の内部電圧生成回路、および、調整抵抗により調整可能な第2の内部電圧を生成する第2の内部電圧生成回路を含む前記誤動作防止回路を含むことを特徴とする付記3の制御回路。
前記第1のロジック回路と、前記第2のロジック回路と、付記1、2、3、または、4記載の制御回路とを含むことを特徴とする回路システム。
前記第1のロジック回路の動作用電源電圧と、前記第2のロジック回路、および、前記制御回路の動作用電源電圧とが異なることを特徴とする付記5の回路システム。
パワーオンの開始時点からリセット信号の発生時点より後の時点である変化時点までは、第1のロジック回路の出力レベルシフト信号のレベルより高いレベルの誤動作防止用信号を出力し、
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力することを特徴とする制御方法。
リセット信号の発生時点の動作用電源電圧>前記変化時点における動作用電源電圧>定常値の動作用電源電圧となるように誤動作防止用信号を出力することを特徴とする付記7の制御方法。
第1の内部電圧と、第2の内部電圧とを比較し、パワーオンの時点から前記変化時点である交差時点までは、動作用電源電圧に対して一定比率のレベルの出力レベルシフト信号より誤動作防止用信号を出力し、前記交差時点付近で変化し、出力レベルシフト信号より高いレベルを保ちながら下降する誤動作防止用信号を出力することを特徴とする付記8の制御方法。
調整抵抗により第2の内部電圧を調整することを特徴とする付記9の制御方法。
前記第1のロジック回路と動作用電源電圧が異なる前記第2のロジック回路に対し出力信号を出力することを特徴とする付記10の制御方法。
102 誤動作防止用回路
103 出力バッファ回路
104 第1のロジック回路
105 第2のロジック回路
201 比較器
202 第1の内部電圧生成回路
203 第2の内部電圧生成回路
204 調整抵抗
212 第1の内部電圧生成部
213 第2の内部電圧生成部
221 比較部
222 出力部
301 比較器
311 入力部
331 比較部
332 出力部
401 回路システム
403 パワーオンリセット回路
Claims (10)
- パワーオンの開始時点からリセット信号の発生時点より後の時点である変化時点までは、第1のロジック回路の出力レベルシフト信号のレベルより高いレベルの誤動作防止用信号を出力する誤動作防止用回路と、
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力する出力バッファ回路と、
を含むことを特徴とする制御回路。 - リセット信号の発生時点の動作用電源電圧>前記変化時点における動作用電源電圧>定常値の動作用電源電圧となるように誤動作防止用信号を出力する前記誤動作防止用回路を含むことを特徴とする請求項1の制御回路。
- 第1の内部電圧と、第2の内部電圧とを比較し、パワーオンの時点から前記変化時点である交差時点までは、動作用電源電圧に対して一定比率のレベルの出力レベルシフト信号より誤動作防止用信号を出力し、前記交差時点付近で変化し、出力レベルシフト信号より高いレベルを保ちながら下降する誤動作防止用信号を出力する前記誤動作防止回路を含むことを特徴とする請求項2の制御回路。
- 第1の内部電圧を生成する第1の内部電圧生成回路、および、調整抵抗により調整可能な第2の内部電圧を生成する第2の内部電圧生成回路を含む前記誤動作防止回路を含むことを特徴とする請求項3の制御回路。
- 前記第1のロジック回路と、前記第2のロジック回路と、請求項1、2、3、または、4記載の制御回路とを含むことを特徴とする回路システム。
- 前記第1のロジック回路の動作用電源電圧と、前記第2のロジック回路、および、前記制御回路の動作用電源電圧とが異なることを特徴とする請求項5の回路システム。
- パワーオンの開始時点からリセット信号の発生時点より後の時点である変化時点までは、第1のロジック回路の出力レベルシフト信号のレベルより高いレベルの誤動作防止用信号を出力し、
前記第1のロジック回路の出力信号をローレベル側にレベルシフトした出力レベルシフト信号を生成し、
出力レベルシフト信号のレベル>誤動作防止用信号のレベルであれば、ハイレベルの出力信号を第2のロジック回路に出力し、
出力レベルシフト信号のレベル<誤動作防止用信号のレベルであれば、ローレベルの出力信号を前記第2のロジック回路に出力することを特徴とする制御方法。 - リセット信号の発生時点の動作用電源電圧>前記変化時点における動作用電源電圧>定常値の動作用電源電圧となるように誤動作防止用信号を出力することを特徴とする請求項7の制御方法。
- 第1の内部電圧と、第2の内部電圧とを比較し、パワーオンの時点から前記変化時点である交差時点までは、動作用電源電圧に対して一定比率のレベルの出力レベルシフト信号より誤動作防止用信号を出力し、前記交差時点付近で変化し、出力レベルシフト信号より高いレベルを保ちながら下降する誤動作防止用信号を出力することを特徴とする請求項8の制御方法。
- 調整抵抗により第2の内部電圧を調整することを特徴とする請求項9の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030125A JP5706455B2 (ja) | 2013-02-19 | 2013-02-19 | 制御回路、回路システム、および、制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013030125A JP5706455B2 (ja) | 2013-02-19 | 2013-02-19 | 制御回路、回路システム、および、制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014160917A true JP2014160917A (ja) | 2014-09-04 |
JP5706455B2 JP5706455B2 (ja) | 2015-04-22 |
Family
ID=51612334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013030125A Active JP5706455B2 (ja) | 2013-02-19 | 2013-02-19 | 制御回路、回路システム、および、制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5706455B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0865118A (ja) * | 1994-08-24 | 1996-03-08 | Fujitsu Ltd | 半導体集積回路 |
JP2005084559A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
US20130082750A1 (en) * | 2011-09-30 | 2013-04-04 | Yoshihiro Osada | Electronic Circuit |
-
2013
- 2013-02-19 JP JP2013030125A patent/JP5706455B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0865118A (ja) * | 1994-08-24 | 1996-03-08 | Fujitsu Ltd | 半導体集積回路 |
JP2005084559A (ja) * | 2003-09-11 | 2005-03-31 | Matsushita Electric Ind Co Ltd | パワーオンリセット回路 |
US20130082750A1 (en) * | 2011-09-30 | 2013-04-04 | Yoshihiro Osada | Electronic Circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5706455B2 (ja) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4765858B2 (ja) | 温度検出装置 | |
JP6219180B2 (ja) | ボルテージレギュレータ | |
JP2010263711A (ja) | ソフトスタート機能付き入力過電圧保護回路 | |
JP5376559B2 (ja) | 電源回路及び電源制御方法 | |
TW201621328A (zh) | 電壓檢測電路 | |
JPWO2017169057A1 (ja) | センサ装置 | |
JP2006338156A (ja) | 定電圧電源回路及び定電圧電源回路の動作制御方法 | |
US9013223B2 (en) | Level conversion circuit and method for converting voltage level thereof | |
JP2005291865A (ja) | 電源電圧監視回路 | |
JP5706455B2 (ja) | 制御回路、回路システム、および、制御方法 | |
WO2017051490A1 (ja) | 通信ノード | |
JPWO2008136069A1 (ja) | 中継回路、情報処理装置、中継方法 | |
JP2011082785A (ja) | パワーオンリセット回路 | |
JP6024408B2 (ja) | 電源回路 | |
JP2021122153A (ja) | 半導体装置及びパワーオンリセット信号の生成方法 | |
US9887693B2 (en) | Clock selection circuit and power supply device equipped with the same | |
JP2008263349A (ja) | 出力バッファ回路 | |
JP6123689B2 (ja) | 集積回路装置 | |
JP2008158744A (ja) | レギュレータ回路 | |
KR20150080102A (ko) | 반도체 장치 | |
JP7216539B2 (ja) | スイッチング制御回路 | |
JP5743463B2 (ja) | 電源制御装置 | |
KR20100088922A (ko) | 반도체 소자의 오실레이터 회로 및 이를 포함하는 고전압 발생회로 | |
JP6128148B2 (ja) | クロック信号制御回路 | |
JP2005078141A (ja) | 電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140617 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5706455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |