JPWO2008136069A1 - 中継回路、情報処理装置、中継方法 - Google Patents
中継回路、情報処理装置、中継方法 Download PDFInfo
- Publication number
- JPWO2008136069A1 JPWO2008136069A1 JP2009512805A JP2009512805A JPWO2008136069A1 JP WO2008136069 A1 JPWO2008136069 A1 JP WO2008136069A1 JP 2009512805 A JP2009512805 A JP 2009512805A JP 2009512805 A JP2009512805 A JP 2009512805A JP WO2008136069 A1 JPWO2008136069 A1 JP WO2008136069A1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- buffer
- shaping
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 50
- 238000000034 method Methods 0.000 title claims description 11
- 239000000872 buffer Substances 0.000 claims abstract description 96
- 238000007493 shaping process Methods 0.000 claims abstract description 49
- 230000008054 signal transmission Effects 0.000 claims abstract description 15
- 230000002457 bidirectional effect Effects 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 18
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 18
- 238000010586 diagram Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本実施の形態においては、双方向バッファを用いる中継回路及び情報処理装置について説明する。
本実施の形態においては、単方向バッファを用いる中継回路及び情報処理装置について説明する。
Claims (20)
- 第1電圧で駆動される第1回路と、前記第1電圧とは異なる第2電圧で駆動される第2回路との間に設けられ、前記第1回路と前記第2回路との間の信号伝達を中継する中継回路であって、
前記第2電圧の変動を急峻にするように前記第2電圧の波形を整形して整形電圧を得る波形整形回路と、
前記第1電圧により駆動されると共に前記波形整形回路により得られた整形電圧が制御信号として入力され、前記整形電圧が所定値以下となる場合に前記信号伝達を遮断するバッファ回路と
を備える中継回路。 - 請求の範囲第1項に記載の中継回路において、
前記第2電圧の変動は、前記第2電圧の立ち上がり及び立ち下がりの少なくともいずれかである中継回路。 - 請求の範囲第1項に記載の中継回路において、
前記波形整形回路は、前記第2電圧が所定の条件を満たす場合、前記整形電圧を接地電圧と等しくする中継回路。 - 請求の範囲第3項に記載の中継回路において、
前記波形整形回路は、前記第2電圧が前記所定の条件を満たさない場合、前記整形電圧を前記第2電圧と等しくする中継回路。 - 請求の範囲第3項に記載の中継回路において、
前記所定の条件は、前記第2電圧が所定の検出電圧値を下回り、且つ前記第2電圧が前記検出電圧値より低い所定の最低動作電圧値を下回らない場合、または前記第2電圧が前記最低動作電圧値を上回り、且つ前記第2電源が前記検出電圧値より高い所定の解除電圧値を上回らない場合である中継回路。 - 請求の範囲第1項に記載の中継回路において、
前記波形整形回路は、リセット信号を生成することを特徴とする中継回路。 - 請求の範囲第1項に記載の中継回路において、
前記バッファ回路は、少なくとも1つのトライステートバッファで構成される単方向バッファであり、前記整形電圧が前記トライステートバッファのイネーブル端子に接続され、前記第1回路の出力端子が前記トライステートバッファの入力端子に接続され、前記第2回路の入力端子が前記トライステートバッファの出力端子に接続される中継回路。 - 請求の範囲第1項に記載の中継回路において、
前記バッファ回路は、少なくとも第1トライステートバッファ及び第2トライステートバッファを備えた双方向バッファであり、前記整形電圧が第1トライステートバッファ及び第2トライステートバッファのイネーブル端子に入力され、前記第1回路の入出力端子が前記第1トライステートバッファの入力端子と第2トライステートバッファの出力端子とに接続され、前記第2回路の入出力端子が前記第1トライステートバッファの出力端子と第2トライステートバッファの入力端子とに接続される中継回路。 - 第1電圧を生成する第1電圧生成回路と、
前記第1電圧とは異なる第2電圧を生成する第2電圧生成回路と、
前記第1電圧により駆動される第1回路と、
前記第2電圧により駆動される第2回路と、
前記第2電圧の変動を急峻にするように前記第2電圧の波形を整形して整形電圧を得る波形整形回路と、
前記第1回路と前記第2回路との間に設けられ、前記第1電圧により駆動されると共に前記波形整形回路により得られた整形電圧が制御信号として入力され、前記整形電圧が所定値以下となる場合に前記第1回路と前記第2回路との間の信号伝達を遮断するバッファ回路と
を備える情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記第2電圧の変動は、前記第2電圧の立ち上がり及び立ち下がりの少なくともいずれかである情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記波形整形回路は、前記第2電圧が所定の条件を満たす場合、前記整形電圧を接地電圧と等しくする情報処理装置。 - 請求の範囲第11項に記載の情報処理装置において、
前記波形整形回路は、前記第2電圧が前記所定の条件を満たさない場合、前記整形電圧を前記第2電圧と等しくする情報処理装置。 - 請求の範囲第11項に記載の情報処理装置において、
前記所定の条件は、前記第2電圧が所定の検出電圧値を下回り、且つ前記第2電圧が前記検出電圧値より低い所定の最低動作電圧値を下回らない場合、または前記第2電圧が前記最低動作電圧値を上回り、且つ前記第2電源が前記検出電圧値より高い所定の解除電圧値を上回らない場合である情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記波形整形回路は、リセット信号を生成する回路である情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記バッファ回路は、少なくとも1つのトライステートバッファで構成される単方向バッファであり、前記整形電圧が前記トライステートバッファのイネーブル端子に接続され、前記第1回路の出力端子が前記トライステートバッファの入力端子に接続され、前記第2回路の入力端子が前記トライステートバッファの出力端子に接続される情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記バッファ回路は、少なくとも第1トライステートバッファ及び第2トライステートバッファで構成される双方向バッファであり、前記整形電圧が第1トライステートバッファ及び第2トライステートバッファのイネーブル端子に入力され、前記第1回路の入出力端子が前記第1トライステートバッファの入力端子と第2トライステートバッファの出力端子とに接続され、前記第2回路の入出力端子が前記第1トライステートバッファの出力端子と第2トライステートバッファの入力端子とに接続される情報処理装置。 - 請求の範囲第9項に記載の情報処理装置において、
前記第1電圧生成回路は、起動後、前記第2電圧生成回路に前記第2電圧の生成を指示し、
前記第2電圧生成回路は、前記第1電圧生成回路からの指示に基づいて前記第2電圧を生成する情報処理装置。 - 第1電圧で駆動される第1回路と、前記第1電圧とは異なる第2電圧で駆動される第2回路と間の信号伝達を中継する中継方法であって、
前記第2電圧の変動を急峻にするように前記第2電圧の波形を整形して整形電圧を得る波形整形ステップと、
前記第1回路と前記第2回路との間に設けられ、前記第1電圧により駆動されると共に前記波形整形回路により得られた整形電圧が制御信号として入力されたバッファ回路において、前記整形電圧が所定値以下となる場合に前記信号伝達を遮断する遮断ステップと
を実行する中継方法。 - 請求の範囲第18項に記載の中継方法において、
前記第2電圧の変動は、前記第2電圧の立ち上がり及び立ち下がりの少なくともいずれかである中継方法。 - 請求の範囲第18項に記載の中継方法において、
前記波形整形ステップは、前記第2電圧が所定の条件を満たす場合、前記整形電圧を接地電圧と等しくする中継方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2007/058585 WO2008136069A1 (ja) | 2007-04-20 | 2007-04-20 | 中継回路、情報処理装置、中継方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008136069A1 true JPWO2008136069A1 (ja) | 2010-07-29 |
JP4894919B2 JP4894919B2 (ja) | 2012-03-14 |
Family
ID=39943194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009512805A Expired - Fee Related JP4894919B2 (ja) | 2007-04-20 | 2007-04-20 | 中継回路、情報処理装置、中継方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8102198B2 (ja) |
EP (1) | EP2141812A4 (ja) |
JP (1) | JP4894919B2 (ja) |
WO (1) | WO2008136069A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5181777B2 (ja) * | 2008-03-31 | 2013-04-10 | 富士通株式会社 | 電源状態通知方法及び電源状態通知回路 |
EP3417705A1 (en) | 2013-03-01 | 2018-12-26 | The Procter & Gamble Company | Insect trap device and method of using |
US10219073B1 (en) * | 2017-11-20 | 2019-02-26 | Ford Global Technologies, Llc | Vehicle audio system |
TWI723924B (zh) * | 2020-07-23 | 2021-04-01 | 聯陽半導體股份有限公司 | 訊號傳輸系統 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3520374B2 (ja) * | 1992-07-06 | 2004-04-19 | セイコーエプソン株式会社 | 半導体集積回路 |
JP3194636B2 (ja) * | 1993-01-12 | 2001-07-30 | 三菱電機株式会社 | レベル変換回路、レベル変換回路を内蔵したエミュレータ用マイクロコンピュータ、レベル変換回路を内蔵したピギーバックマイクロコンピュータ、レベル変換回路を内蔵したエミュレートシステム及びレベル変換回路を内蔵したlsiテストシステム |
JPH0779151A (ja) * | 1993-09-08 | 1995-03-20 | Fujitsu Ltd | 半導体装置 |
US5764094A (en) * | 1995-06-02 | 1998-06-09 | Matsushita Electric Industrial Co., Ltd. | Level shift circuit for analog signal and signal waveform generator including the same |
JP2000151383A (ja) | 1998-11-12 | 2000-05-30 | Kawasaki Steel Corp | 出力バッファ回路 |
JP3910124B2 (ja) * | 2002-09-02 | 2007-04-25 | 株式会社リコー | レベルシフト回路 |
JP3746273B2 (ja) | 2003-02-12 | 2006-02-15 | 株式会社東芝 | 信号レベル変換回路 |
JP2004356779A (ja) * | 2003-05-28 | 2004-12-16 | Seiko Epson Corp | 半導体集積回路 |
-
2007
- 2007-04-20 WO PCT/JP2007/058585 patent/WO2008136069A1/ja active Application Filing
- 2007-04-20 EP EP07742021A patent/EP2141812A4/en not_active Withdrawn
- 2007-04-20 JP JP2009512805A patent/JP4894919B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-14 US US12/578,738 patent/US8102198B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8102198B2 (en) | 2012-01-24 |
WO2008136069A1 (ja) | 2008-11-13 |
JP4894919B2 (ja) | 2012-03-14 |
US20100026360A1 (en) | 2010-02-04 |
EP2141812A1 (en) | 2010-01-06 |
EP2141812A4 (en) | 2013-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8166331B2 (en) | Computer system and operating method thereof | |
US8421504B2 (en) | Microcomputer, hysteresis comparator circuit, and voltage monitoring apparatus | |
US9831876B2 (en) | Receiver circuitry and method for converting an input signal from a source voltage domain into an output signal for a destination voltage domain | |
JP4894919B2 (ja) | 中継回路、情報処理装置、中継方法 | |
JP4584199B2 (ja) | データ転送システム | |
JP2010124049A (ja) | レベルシフト回路 | |
JP2008192106A (ja) | インタフェース回路 | |
KR101265218B1 (ko) | 시스템 초기 전압 공급시 또는 슬립모드시 고정된 값을갖는 입/출력 장치 | |
US20180307289A1 (en) | Power delivery controller applied to a power converter and operation method thereof | |
JP6013214B2 (ja) | バス通信トランシーバ | |
JP5477264B2 (ja) | 通信ドライバ回路 | |
JP6471619B2 (ja) | 電子装置 | |
JP5321000B2 (ja) | レベルシフト回路 | |
US12007825B2 (en) | Slave communication apparatus and master communication apparatus | |
WO2018216661A1 (ja) | 電源装置及び電子機器 | |
JP5217763B2 (ja) | 初期化信号出力回路 | |
JP7092612B2 (ja) | 電子制御装置 | |
KR101439807B1 (ko) | 돌입전류 방지용 직류전원 공급장치 | |
JP2009296392A (ja) | 電源選択装置 | |
JP5272939B2 (ja) | 半導体装置 | |
JP2008158744A (ja) | レギュレータ回路 | |
JP2008098995A (ja) | シュミット回路 | |
JP5706455B2 (ja) | 制御回路、回路システム、および、制御方法 | |
JP2006060505A (ja) | パルス駆動回路及びパルスリンギング抑制回路 | |
JP6155671B2 (ja) | 電源装置の補助回路及びこの補助回路を備えた電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111212 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |