JP2014160694A - セラミック配線基板とバリスタ内蔵セラミック配線基板 - Google Patents
セラミック配線基板とバリスタ内蔵セラミック配線基板 Download PDFInfo
- Publication number
- JP2014160694A JP2014160694A JP2013029606A JP2013029606A JP2014160694A JP 2014160694 A JP2014160694 A JP 2014160694A JP 2013029606 A JP2013029606 A JP 2013029606A JP 2013029606 A JP2013029606 A JP 2013029606A JP 2014160694 A JP2014160694 A JP 2014160694A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- plating electrode
- electrode
- wiring board
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】セラミック基板とめっき電極間で生じる熱応力によって発生するセラミック基板の割れやデラミネーションを抑制することを目的とする。
【解決手段】本発明のセラミック配線基板は、セラミック基板と、セラミック基板内部に形成された配線電極と、セラミック基板の一主面上方に配置され、セラミック基板の前記一主面と略平行な上面を有し、配線電極と電気的に接続されたCuめっき電極と、セラミック基板とCuめっき電極間の少なくとも一部に配置される支持層とを有し、Cuめっき電極の上面の周縁部における主面に垂直方向の前記Cuめっき電極の厚みは、Cuめっき電極の周縁部よりも内方の主面に垂直方向のCuめっき電極の厚みよりも薄いものである。
【選択図】図1
【解決手段】本発明のセラミック配線基板は、セラミック基板と、セラミック基板内部に形成された配線電極と、セラミック基板の一主面上方に配置され、セラミック基板の前記一主面と略平行な上面を有し、配線電極と電気的に接続されたCuめっき電極と、セラミック基板とCuめっき電極間の少なくとも一部に配置される支持層とを有し、Cuめっき電極の上面の周縁部における主面に垂直方向の前記Cuめっき電極の厚みは、Cuめっき電極の周縁部よりも内方の主面に垂直方向のCuめっき電極の厚みよりも薄いものである。
【選択図】図1
Description
本発明はめっき電極を備えたセラミック配線基板およびバリスタ内蔵セラミック配線基板に関する。
図5にはセラミック基板101の上面にCu配線パターン膜102が配置され、両者の熱膨張係数差によりセラミック基板に発生するクラックを抑制する技術として、Cu配線パターン膜102に熱処理を施す技術が開示されている。
このような特許文献としては、特許文献1があげられる。
本発明のセラミック基板は特許文献1の技術に加えて、さらにセラミック基板に発生するクラックを抑制することを目的とする。
上記課題を解決するために本発明のセラミック配線基板は、上面を有するセラミック基板と、前記セラミック基板に形成された配線電極と、前記上面に配置されるとともに、前記配線電極と電気的に接続されためっき電極と、前記めっき電極の周縁部直下における、前記上面と前記めっき電極との間に配置された支持層とを備え、前記めっき電極の周縁部における前記主面に対して垂直方向の前記めっき電極の厚みは、前記周縁部より内方における前記主面に対して垂直方向の前記めっき電極の厚みより薄いものとする。
本発明のセラミック基板は上記構成により、さらにセラミック基板とめっき電極間で生じる熱応力によって発生するセラミック基板の割れやデラミネーションを抑制することができる。
(実施の形態1)
以下、本発明のセラミック配線基板6を図1を用いて詳細に説明する。
以下、本発明のセラミック配線基板6を図1を用いて詳細に説明する。
本発明のセラミック配線基板6は上面を有するセラミック基板1と、セラミック基板1に形成された配線電極4と、上面に配置されるとともに配線電極4と電気的に接続されためっき電極2と、めっき電極2の周縁部直下における、上面とめっき電極2との間に配置された支持層3とを備え、めっき電極2の周縁部における上面に対して垂直方向の前記めっき電極の厚みは、前記周縁部より内方における上面に対して垂直方向の前記めっき電極の厚みより薄いものである。また、本実施の形態においては、このセラミック配線基板6の実装基板への実装は、半田8を介して実装基板7に配置され、LED素子5も同様に半田8を介してセラミック配線基板6に実装される。
ここで、図1に示すようにLED素子5の直下のみならず、セラミック基板1を介して反対側にもめっき電極2を形成することで、より効率的にLED素子5から発生する熱を実装基板7に放熱することができる。これらめっき電極2はより厚い方が好ましく、LED素子5からの熱をめっき電極2やセラミック基板1に伝達することができるとともにLED素子5のHi−Watt化に寄与するものとなるが、セラミック配線基板6の全体の製品設計によってめっき電極の厚みの上限が制限されるものとなる。
しかしながら、このような厚いめっき電極2をセラミック基板1に配置し、例えば半田実装のための熱処理を施すと両者の熱膨張係数の違いによって熱応力が生じ、セラミック基板1にクラックが生じ問題となる。
さらに、このクラックの発生は前述したセラミック基板1とめっき電極2間に発生する熱応力に加えて、めっき電極2をめっきプロセスで形成することにも大きく起因するものである。めっきプロセスで生成されためっき電極2は、めっき電極2内部に空間(空隙)が形成されやすく、このめっき電極2に、前記熱処理を施すとめっき金属粒子同士が焼結することで空隙が低減され、めっき電極2自体が収縮する。
この熱処理によるめっき金属粒子の収縮応力と、前記熱処理におけるめっき金属材料自体の膨張、収縮による応力が足し合わされてめっき電極2のトータルの応力となる。
これら応力は特にめっき電極2の体積に大きく起因するものであり、めっき電極2の体積が大きいほどめっき電極2の収縮が大きくなるため、セラミック基板1にクラックが発生しやすくなる。
また、セラミック基板1におけるクラックの大きさや発生頻度は、セラミック基板1自体の機械的強度にも関連するものであり、製品設計上、電気抵抗の低い配線電極4(AgまたはCu)とセラミック基板1を一体同時焼成する際に、各々に最も適した焼成温度域で焼成することが困難な場合があり、セラミック基板1の焼結性が必ずしも十分でない事象が起こり得る。
本発明のセラミック配線基板6は、上述したセラミック基板1の焼結性が不十分で機械強度が比較的弱い場合でも、前記応力により発生するセラミック基板1のクラックを抑制するものである。
セラミック基板1としては高熱伝導率を有するものが良くめっき電極2を介して伝わるLED素子5から生じたより多くの熱をセラミック基板1の全体、さらには実装基板7にも伝えるものであれば良い。高熱伝導を有するセラミック材料としてはチッ化アルミ基板、アルミナ基板、チッ化珪素基板があげられる。また、電気伝導性の良好なCuやAgを配線電極4とした場合、これらCuやAgと一体同時焼成を考慮すると、低温で焼成可能なセラミック基板が好ましく、LTCC(Low Temperature Co-fired Ceramics)などが一般的に用いられる。また、タングステンやモリブデン等、比較的焼結温度域が高い電極と一体同時焼成する際は、高熱伝導を有するアルミナ基板を用いることができ、これらは使用する電極材料によって適宜選択することができる。また、高熱伝導率を有し、かつCuやAgと同時焼成が可能なセラミック基板1の材料組成としては、Al2O3を主成分とし副成分としてCu−Ti−Nb系材料、Mn−Bi系材料、Mn−V系材料、Bi−V系材料があげられ1000℃前後での焼成が可能であるとともにLTCCのように、熱伝導率が低いガラス成分を含んでいないため熱伝導率も良好なセラミック基板1が得られる。
本発明の支持層3を図2(a)を用いて説明する。
図2(a)に示すように支持層3はセラミック基板1とめっき電極2間に配置され、少なくともめっき電極2の周縁部直下に配置される。これはセラミック基板1における応力集中箇所がめっき電極2の周縁部直下であるためである。すなわち、前述したようにセラミック基板1にかかる応力はめっき電極2の体積に大きく寄与するものであり、めっき電極2の周縁部におけるめっき電極2の厚みβをめっき電極2の周縁部よりも内方の厚みαよりも薄くすることで、セラミック基板1にかかる応力を低減することができる。また、支持層3の構造としてはめっき電極2の周縁部の厚みβをめっき電極2の周縁部よりも内方の厚みαよりも小さくするものであればよく、図2(b)に示すように段差構造としてもよい。ここでめっき電極2の周縁部よりも内方の厚みαとは、セラミック基板1−めっき電極2界面からのめっき電極2厚みもしくは支持層3−めっき電極2界面からのめっき電極厚みいずれを指すこともできる。また、図2(c)に示すように、めっき電極の周縁部におけるセラミック基板の上面からめっき電極上面までの高さを、この周縁部よりも内方におけるめっき電極上面までの高さよりも低い構成とすることにより、さらに周縁部直下におけるめっき電極の厚みを薄くすることができるため好ましい。
支持層3の材料としてはセラミック基板1と同一の材料組成系が好ましく、セラミック基板1−支持層3における相互拡散により両界面における密着性が高いものとなるとともに製造プロセスも簡素化されるため好ましい。また、Ag、Cu、Pdもしくはこれらの合金を用いることもできる。これらの金属は電気抵抗が低く、めっき電極2と同じく電極としても機能するものとなる。また、セラミックは脆性材料であり、セラミック基板1はめっき電極2からの応力により破壊されやすい。このため支持層3の弾性係数としてはセラミック基板1の弾性係数よりも小さいものが好ましく、支持層3に発生するクラックを抑制することができる。一般的に金属およびその合金はセラミックよりも弾性係数が低いことから上述したAg、Cu、Pdもしくはこれらの合金が好ましい。
めっき電極2としては、その厚みが厚いほどLED素子5から生じた熱をめっき電極2に伝えることができ、その厚さは30μm以上の厚みを有することが好ましい。ここでめっき電極2としてはCuめっき、Snめっき、Niめっき、Agめっき等があげられるが、電気抵抗が低くかつ熱伝導率が高いCuめっきがより好ましい。しかしながらCuめっきは他のめっき材料よりも、めっき形成後の熱処理による膨張収縮応力が大きく、セラミック基板1のクラック発生が顕著となるため、本発明におけるセラミック配線基板6の構成は特に有効となる。
配線電極4としては、特に限定されるものではなくAg、Cu、Pd、W、Moまたはこれらの合金があげられる。また、電気抵抗が低いAgやCuまたはこれらの合金がより好ましく、セラミック基板1と一体同時焼成する場合は各々の焼成温度域に合わせた材料を適宜選択すればよい。
次に、図3を用いて本発明のセラミック配線基板6の製造方法について説明する。
まず、セラミック基板1を構成する原材料として、Alを主成分とするCu−Ti−Nb系の材料を用いた。セラミック基板1の原材料としては原材料の全重量を100重量%としたときに、主成分のAl2O3を92.3重量%、副成分としてTiOを2.2重量%、CuOを2.2重量%、Nb2O3を3.2重量%を配合し、さらにバインダ樹脂、可塑剤、および溶剤とを混合分散してスラリーを作製、厚さ56μmのセラミックシートを得た。
なお、以後の説明では図3(a)〜(g)に示すように、1つのセラミック配線基板6をもってセラミック配線基板6の製造方法を説明するが、生産効率を考慮して一度製造フローにて積層、焼成後に個片に分離して複数個のセラミック配線基板6が得られるように製造することが好ましい(図3(h))。
まず、図3(a)に示すようにメカニカルパンチャー法でセラミックシートの所定位置にビアホールを形成し、Ag粉末と有機バインダーからなる電極ペーストをスクリーン印刷法で充填した後、大気中900℃で焼成してビアホールに配線電極4が埋設され、厚さ45μmのセラミック基板1を得た(図3(b))。
次に、このセラミック基板1の上面および下面に、上述したセラミック基板1と同じ、Alを主成分とするCu−Ti−Nb系の材料と、有機バインダーとからなる支持層3ペーストを、スクリーン印刷で所定位置に塗布した後、900℃で熱処理して支持層3を形成した(図3(c))。
次に、支持層3が形成されたセラミック基板1の上面および下面にTiスパッタ膜とCuスパッタ膜を順次形成した(図示せず)。ここでTiスパッタ膜はめっき電極2と、セラミック基板1界面における密着性向上のために形成するものであり、Cuスパッタ膜は、めっき電極2を電解めっきで形成する際の通電電極となる。このCuスパッタ膜上にフォトレジストを形成し、所定位置をマスクして後、露光してCuめっき電極2形成部を作製した(図3(d))。
次に、めっき電極2を電解めっきで形成した後、残りのフォトレジストを苛性ソーダ溶液で剥離し、表層に露出したTiスパッタ膜およびCuスパッタ膜を化学溶液にてエッチングしてセラミック配線基板6を得る(図3(e))。
次に、半田実装にて、LED素子5をめっき電極2の上面に実装した後(図3(f))、LED素子5が実装されたセラミック配線基板6を、実装基板7に半田実装して形成される(図3(g))。なお、半田実装温度はいずれも240℃〜260℃程度となる。
以上のような工程を経ることで本発明のセラミック配線基板6を作製することができる。
(実施の形態2)
次に本発明のバリスタ内蔵セラミック配線基板12について説明する。なお、実施の形態1の構成および製造方法と同一のものは説明を省略する。
次に本発明のバリスタ内蔵セラミック配線基板12について説明する。なお、実施の形態1の構成および製造方法と同一のものは説明を省略する。
LED素子5は静電気パルスにより破壊されやいため、LED素子5を使用する際には静電気パルスからLED素子5を保護する静電気対策部品が必要となる。本実施の形態2では実施の形態1におけるセラミック配線基板6にバリスタを内蔵したバリスタ内蔵セラミック配線基板12に関し、バリスタ層9をセラミック基板1に内蔵することでLED素子5を静電気パルスから保護するとともに、部品の実装面積を低減させることができるものである。
図4は本発明のバリスタ内蔵セラミック配線基板12を示す断面模式図である。
本発明のバリスタ内蔵セラミック配線基板12は、セラミック基板1の直下に配線電極4と電気的に接続された内部電極10が内蔵されたバリスタ層9と、このバリスタ層9を介して絶縁基板11が配置される。
本実施の形態におけるセラミック基板1および絶縁基板11としては、バリスタ層9の絶縁を保つものであればよい。これらとバリスタ層9を一体同時焼成する際には、セラミック基板1および絶縁基板11のいずれか一方は焼成済みの基板を用いて拘束焼成が好ましく、基板の反り、もしくは基板平面方向における焼成収縮を抑制することができる。
また、セラミック基板1および絶縁基板11の形成をシート積層でバリスタ層9と一体同時焼成する場合、上述したCu−Ti−Nb系の材料を用いると、このCu元素が焼成時にバリスタ層9に拡散することでバリスタ特性を劣化させるため好ましくない。好ましくはバリスタ層9の焼成温度域である1000℃で焼成が可能なものであり、セラミック基板1および絶縁基板11の元素成分が焼成時にバリスタ層9に拡散しないもしくは拡散してもバリスタ特性に影響しない元素である必要がある。絶縁基板11としてはAlを主成分としMn−Bi−Nb系の材料をバリスタ層9と一体同時焼成するものが好ましく、バリスタ層9と一体同時焼成することで、バリスタ層9のZn成分が絶縁基板11全体に拡散し絶縁基板11はZnAl2O4が主たる材料となる。本来ZnAl2O4は1500℃前後で焼結するものであり、バリスタ層9(1000℃〜1200℃)もしくは配線電極4としてAgやCuとの一体同時焼成した場合、このガーナイトは焼結性が十分ではなく機械的強度が低いものとなる。
バリスタ層9としては特に限定されるものではなく、従来から広く用いられているBi系もしくはPr系のバリスタ材料があげられる。Bi系バリスタ材料はその焼成温度域が1000℃前後の焼成温度域であり、ZnOを主成分とし添加元素としてBi2O3、Co3O4、MnO2、Sb2O3、SiO2およびNiOを混合、焼成してなる。また、Pr系バリスタ材料はその焼成温度域が1200℃前後とBi系バリスタ材料よりも高く、ZnOを主成分とし添加元素としてPr6 O11、CoO、CaCO3およびSiO2を混合、焼成してなることで、各々良好なバリスタ特性を発現することができる。
バリスタ層9の内部電極10としては電気抵抗が低く、かつ酸化等の劣化がしにくいものが好ましくAg、Pdまたはこれらの合金があげられる。
次に、本発明のバリスタ内蔵セラミック配線基板12の製造方法について説明する。
まず、セラミック基板1としては焼成済みのアルミナ基板を用いた。
バリスタ層9の原材料としてはバリスタ材料の全重量を100重量%としたときに、主成分のZnOを88.4重量%、副成分としてBi2O3を5.2重量%、MnO2を1.0重量%、Sb2O3を1.6重量%、Co3O4を1.9重量%を配合し、さらにバインダ樹脂、可塑剤、および溶剤とを混合分散してスラリーを作製、厚さ24μmのバリスタシートを得た。
同様に絶縁基板11としてはAlを主成分としMn−Bi−Nb系の材料を用い、原材料としてセラミック成分を100重量%としたときに、Al2O3を90.0重量%、MnO2を2.0重量%、Bi2O3を6.0重量%、NbOを2.0重量%配合してバインダ樹脂、可塑剤、および溶剤とを混合分散してスラリーを作製、厚さ40μmの絶縁基板11シートを得た。
また、アルミナ基板は配線電極4形成部となるビアホールをレーザーで形成するとともに、バリスタ用シートには内部電極10としてAgが80%、Pdが20%のAg−Pd合金粉末と有機バインダーを含む内部電極ペーストを内部電極4の構成が一対となるように印刷した。
次に、絶縁基板11シートに内部電極ペーストが印刷された所定枚数のバリスタシートを積層しバリスタ積層体を作製する。このバリスタ積層体の上に、上述したバリスタ層9と同一の原材料と有機バインダーを混合してなるバリスタペースト(図示せず)を、バリスタシートのアルミナ基板が積層される面に塗布した後にアルミナ基板を積層して積層体を得る。これは焼成済みのアルミナ基板はバリスタシートとの密着性が低いためであり、バリスタペーストの融着力によりアルミナ基板とバリスタシートの密着性を向上させるものである。さらに密着性向上のため積層体に静水圧プレスを行っても良い。
次に、この積層体を大気中1000℃で焼成することで、上述したようにバリスタ層9のZn成分が絶縁基板11の全体に拡散し、この絶縁基板11はZnAl2O4が主たる材料となる。
次に予め形成したアルミナ基板のビアホールを再度レーザーを照射することでバリスタ層9と絶縁基板11にも同様にビアホールを形成し、Agが80%、Pdが20%のAg−Pd合金粉末と、有機バインダーを含む配線電極4ペーストをスクリーン印刷にてビアホールに埋め込み、大気中900℃で焼成して配線電極が形成された焼成体を得る。
以後の工程は実施の形態1と同様のため説明を省略する。
以上のように、本発明のセラミック配線基板6およびバリスタ内蔵セラミック配線基板12は、簡易な製造工程で表面酸化を抑制しためっき電極2を形成することができ、セラミック基板1とめっき電極間で生じる熱応力によって発生するセラミック基板の割れやデラミネーションを抑制することができる。
本発明によれば、LED素子5から生じた熱を効率的に放熱するセラミック配線基板に有用である。
1 セラミック基板
2 めっき電極
3 支持層
4 配線電極
5 LED素子
6 セラミック配線基板
7 実装基板
8 半田
9 バリスタ層
10 内部電極
11 絶縁基板
12 バリスタ内蔵セラミック配線基板
101 セラミック基板
102 Cu配線パターン膜
2 めっき電極
3 支持層
4 配線電極
5 LED素子
6 セラミック配線基板
7 実装基板
8 半田
9 バリスタ層
10 内部電極
11 絶縁基板
12 バリスタ内蔵セラミック配線基板
101 セラミック基板
102 Cu配線パターン膜
Claims (5)
- 上面を有するセラミック基板と、
前記セラミック基板に形成された配線電極と、
前記上面に配置されるとともに、前記配線電極と電気的に接続されためっき電極と、
前記めっき電極の周縁部直下における、前記上面と前記めっき電極との間に配置された支持層とを備え、
前記めっき電極の周縁部における前記上面に対して垂直方向の前記めっき電極の厚みは、前記周縁部より内方における前記上面に対して垂直方向の前記めっき電極の厚みより薄いセラミック配線基板。 - 上面を有するセラミック基板と、
前記セラミック基板に形成された配線電極と、
前記上面に配置されるとともに、前記配線電極と電気的に接続されためっき電極と、
前記めっき電極の周縁部直下における、前記上面と前記めっき電極との間に配置された支持層とを備え、
前記支持層の弾性率は前記セラミック基板の弾性率より小さいセラミック配線基板。 - 前記めっき電極は少なくともCuを含む請求項1および2のいずれかに記載のセラミック配線基板。
- 前記めっき電極の前記周縁部における前記上面からの前記めっき電極の高さは、前記周縁部よりも内方における前記めっき電極の高さよりも低い請求項1および2のいずれかに記載のセラミック配線基板。
- 請求項1に記載のセラミック配線基板と、前記セラミック基板の下面に設けられ、前記配線基板と電気的に接続した内部電極を有するバリスタ層を備えた、バリスタ内蔵セラミック配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013029606A JP2014160694A (ja) | 2013-02-19 | 2013-02-19 | セラミック配線基板とバリスタ内蔵セラミック配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013029606A JP2014160694A (ja) | 2013-02-19 | 2013-02-19 | セラミック配線基板とバリスタ内蔵セラミック配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014160694A true JP2014160694A (ja) | 2014-09-04 |
Family
ID=51612200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013029606A Pending JP2014160694A (ja) | 2013-02-19 | 2013-02-19 | セラミック配線基板とバリスタ内蔵セラミック配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014160694A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017538293A (ja) * | 2014-12-16 | 2017-12-21 | スナップトラック・インコーポレーテッド | 歪みの少ないセラミックの支持プレート及び製造のための方法 |
WO2019222330A3 (en) * | 2018-05-17 | 2019-12-26 | Corning Incorporated | Singulated electronic substrates on a flexible or rigid carrier and related methods |
CN111684584A (zh) * | 2018-02-01 | 2020-09-18 | 康宁股份有限公司 | 用于卷形式的电子封装和其他应用的单一化基材 |
KR102219252B1 (ko) * | 2020-11-30 | 2021-02-24 | 한국광기술원 | 적층형 마이크로 led 패키지 및 그 제조 방법, 적층형 마이크로 led를 이용한 디스플레이 장치 |
-
2013
- 2013-02-19 JP JP2013029606A patent/JP2014160694A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017538293A (ja) * | 2014-12-16 | 2017-12-21 | スナップトラック・インコーポレーテッド | 歪みの少ないセラミックの支持プレート及び製造のための方法 |
CN111684584A (zh) * | 2018-02-01 | 2020-09-18 | 康宁股份有限公司 | 用于卷形式的电子封装和其他应用的单一化基材 |
WO2019222330A3 (en) * | 2018-05-17 | 2019-12-26 | Corning Incorporated | Singulated electronic substrates on a flexible or rigid carrier and related methods |
KR102219252B1 (ko) * | 2020-11-30 | 2021-02-24 | 한국광기술원 | 적층형 마이크로 led 패키지 및 그 제조 방법, 적층형 마이크로 led를 이용한 디스플레이 장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012227198A (ja) | 積層セラミックコンデンサ | |
EP3030061B1 (en) | Wiring substrate, wiring substrate with lead, and electronic device | |
JP2011135079A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
TW201346959A (zh) | 電子零件 | |
JP2013065793A (ja) | 配線基板 | |
JP2014160694A (ja) | セラミック配線基板とバリスタ内蔵セラミック配線基板 | |
KR100922079B1 (ko) | 다층 세라믹 기판 | |
JP4905550B2 (ja) | 多層配線基板 | |
JP2013214721A (ja) | 配線基板 | |
WO2018037842A1 (ja) | セラミック基板及び電子部品内蔵モジュール | |
JP5582069B2 (ja) | セラミック多層基板 | |
JP2010080679A (ja) | 半導体装置の製造方法 | |
CN109156080B (zh) | 陶瓷电子部件 | |
JP2005116938A (ja) | キャビティ付き多層セラミック基板およびその製造方法 | |
CN103477402A (zh) | 静电应对部件及其制造方法 | |
JP5012432B2 (ja) | セラミック電子部品 | |
JP5354011B2 (ja) | 多層セラミック基板の製造方法 | |
JP2005093846A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
JP5675389B2 (ja) | プローブカード用配線基板およびプローブカード | |
JP2005191129A (ja) | セラミック多層複合基板 | |
JP6773114B2 (ja) | セラミック電子部品 | |
JP2006269829A (ja) | セラミック電子部品 | |
JP6336841B2 (ja) | 配線基板 | |
JP6492443B2 (ja) | 発光素子用基板および発光装置 |