JP2014150125A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014150125A JP2014150125A JP2013017142A JP2013017142A JP2014150125A JP 2014150125 A JP2014150125 A JP 2014150125A JP 2013017142 A JP2013017142 A JP 2013017142A JP 2013017142 A JP2013017142 A JP 2013017142A JP 2014150125 A JP2014150125 A JP 2014150125A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- insulating layer
- base material
- region
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 63
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000012790 adhesive layer Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims description 27
- 230000001681 protective effect Effects 0.000 claims description 27
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 12
- 229920001721 polyimide Polymers 0.000 description 12
- 239000012535 impurity Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Manufacturing & Machinery (AREA)
Abstract
【解決手段】保護テープ60は、半導体ウエハ2の表面全体を覆う基材45と、基材45の半導体ウエハ2と対向する面に接着されている接着層40とを備える。接着層40は、基材45の半導体ウエハ2と対向する面であって、半導体ウエハ2の複数の素子領域10のそれぞれの表面電極20に対向する位置に備えられている。接着層40は、半導体ウエハ2の表面からの高さが絶縁層30よりも高い。また、基材45は絶縁層30に接着されていない。そのため、基材45と絶縁層30の表面との間には空間70が形成される。空間70は、ダイシング溝50と連通している。
【選択図】図3
Description
本実施例の半導体装置は、図1に示す半導体ウエハ2から製造される。図1に示す半導体ウエハ2は、その表面に表面構造が形成されるとともに保護テープ60(図3参照)が貼り付けられている。まず、図1を参照して、本実施例の半導体装置の構造及び半導体ウエハ2の構造について説明する。半導体ウエハ2は、主にSiからなる基板である。半導体ウエハ2は、平面視した場合に、複数の素子領域10と、各素子領域10の周囲を取り囲んでおり、半導体ウエハ2の外周縁まで伸びるダイシングライン溝50とを備える。
続いて、第2実施例の半導体装置の製造方法について、第1実施例と異なる点を中心に説明する。本実施例では、半導体ウエハ2の表面を基材45で覆う工程が、第1実施例とは異なる。第1実施例では、半導体ウエハ2の表面に保護テープ60を貼り付けることによって、半導体ウエハ2の表面を基材45で覆っている。これに対し、本実施例では、ダイシングライン溝50及び絶縁層30を形成した後、まず、半導体ウエハ2の複数の素子領域10のそれぞれの表面電極20上に接着層40を接着する。接着層40は、第1実施例と同様のものである。接着層40を表面電極20上に接着した後で、接着層40の表面側に基材45を接着させる。これにより、半導体ウエハ2の表面が基材45で覆われる。
10:セル領域
12:半導体領域
14:終端領域
20:表面電極
22:信号パッド
30:絶縁層
40:接着層
50:ダイシングライン溝
60:保護テープ
70:空間
102:トレンチ
104:ゲート絶縁膜
105:絶縁膜
106:ゲート電極
107:導電体領域
110:コンタクト領域
112:トップボディ領域
114:フローティング領域
116:ボトムボディ領域
118:ドリフト領域
120:層間絶縁膜
122:分離領域
124:終端絶縁膜
Claims (5)
- 半導体ウエハの複数の素子領域のそれぞれに、表面電極と、その表面電極の周縁部に半導体ウエハの表面からの高さが表面電極より高くなる絶縁層とを形成する表面構造形成工程と、
半導体ウエハの表面に、平面視したときに絶縁層を挟んで表面電極の周囲を取り囲んでおり、半導体ウエハの表面からの高さが絶縁層よりも低く、半導体ウエハの外周縁まで伸びるダイシングライン溝を形成するダイシングライン溝形成工程と、
ダイシングライン溝の形成後に、複数の素子領域のそれぞれの表面電極上に、半導体ウエハの表面からの高さが絶縁層より高くなる接着層を接着し、かつ、接着層の表面側に半導体ウエハの表面を覆う基材を接着するカバー工程と、
表面が基材で覆われた半導体ウエハの裏面を加工する裏面加工工程と、
を備えることを特徴とする半導体装置の製造方法。 - カバー工程において、基材と絶縁層の表面との間に空間が形成されることを特徴とする請求項1に記載の半導体装置の製造方法。
- 隣り合う表面電極同士は、絶縁層及び空間によって隔てられていることを特徴とする請求項2に記載の半導体装置の製造方法。
- カバー工程では、一方の面に複数の素子領域のそれぞれの表面電極と対応する複数の接着層を備えた保護テープを、その一方の面から半導体ウエハの表面に貼り付けることを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
- カバー工程では、ダイシングライン溝が形成された半導体ウエハの複数の素子領域のそれぞれの表面電極上に接着層を接着し、その後、接着層の表面側に基材を接着することを特徴とする請求項1から3のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017142A JP5811110B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体装置の製造方法 |
US14/151,065 US9166029B2 (en) | 2013-01-31 | 2014-01-09 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013017142A JP5811110B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014150125A true JP2014150125A (ja) | 2014-08-21 |
JP5811110B2 JP5811110B2 (ja) | 2015-11-11 |
Family
ID=51223367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013017142A Active JP5811110B2 (ja) | 2013-01-31 | 2013-01-31 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9166029B2 (ja) |
JP (1) | JP5811110B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162991A (ja) * | 2016-03-09 | 2017-09-14 | トヨタ自動車株式会社 | スイッチング素子 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6897141B2 (ja) * | 2017-02-15 | 2021-06-30 | 株式会社デンソー | 半導体装置とその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274129A (ja) * | 2000-03-27 | 2001-10-05 | Nec Kansai Ltd | 半導体ウェーハ及びその製造方法 |
JP2005303218A (ja) * | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007288092A (ja) * | 2006-04-20 | 2007-11-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4143488B2 (ja) | 2003-06-30 | 2008-09-03 | Necエンジニアリング株式会社 | テープ貼付装置 |
JP4665429B2 (ja) | 2004-04-26 | 2011-04-06 | 富士電機システムズ株式会社 | 半導体素子の製造方法 |
US8552534B2 (en) * | 2011-11-01 | 2013-10-08 | Headway Technologies, Inc. | Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same |
-
2013
- 2013-01-31 JP JP2013017142A patent/JP5811110B2/ja active Active
-
2014
- 2014-01-09 US US14/151,065 patent/US9166029B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274129A (ja) * | 2000-03-27 | 2001-10-05 | Nec Kansai Ltd | 半導体ウェーハ及びその製造方法 |
JP2005303218A (ja) * | 2004-04-16 | 2005-10-27 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2006318989A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2007288092A (ja) * | 2006-04-20 | 2007-11-01 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162991A (ja) * | 2016-03-09 | 2017-09-14 | トヨタ自動車株式会社 | スイッチング素子 |
CN107180864A (zh) * | 2016-03-09 | 2017-09-19 | 丰田自动车株式会社 | 开关元件 |
CN107180864B (zh) * | 2016-03-09 | 2020-07-14 | 丰田自动车株式会社 | 开关元件 |
Also Published As
Publication number | Publication date |
---|---|
US9166029B2 (en) | 2015-10-20 |
JP5811110B2 (ja) | 2015-11-11 |
US20140213019A1 (en) | 2014-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5154000B2 (ja) | 半導体装置 | |
JP6287958B2 (ja) | 半導体装置 | |
JP6637012B2 (ja) | 半導体装置 | |
TW201711190A (zh) | 於高電阻基板上形成的半導體器件及射頻模組 | |
JP2007250672A (ja) | 半導体装置 | |
JP2009176772A (ja) | 半導体装置 | |
JP6380946B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9214522B2 (en) | Production method of semiconductor device, semiconductor wafer, and semiconductor device | |
JP5811110B2 (ja) | 半導体装置の製造方法 | |
JP4837939B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4122113B2 (ja) | 高破壊耐量電界効果型トランジスタ | |
JP2003273127A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2002185016A (ja) | 半導体装置及びその製造方法 | |
JP6365135B2 (ja) | 半導体チップ及びその製造方法 | |
JP2013134998A (ja) | 半導体装置およびその製造方法 | |
JP2004363136A (ja) | 半導体回路装置 | |
JP2003332588A (ja) | 半導体素子 | |
TWI690083B (zh) | 功率金氧半導體場效電晶體及其製作方法 | |
JP6221648B2 (ja) | 半導体装置 | |
US20220302323A1 (en) | Semiconductor integrated circuit | |
WO2022190488A1 (ja) | 半導体装置 | |
US20220302046A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
JPH0434963A (ja) | 半導体装置 | |
JP2010278242A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH10284748A (ja) | 半導体放射線検出装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5811110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |