JP2014146737A - フォトダイオードアレイおよびその製造方法 - Google Patents
フォトダイオードアレイおよびその製造方法 Download PDFInfo
- Publication number
- JP2014146737A JP2014146737A JP2013015242A JP2013015242A JP2014146737A JP 2014146737 A JP2014146737 A JP 2014146737A JP 2013015242 A JP2013015242 A JP 2013015242A JP 2013015242 A JP2013015242 A JP 2013015242A JP 2014146737 A JP2014146737 A JP 2014146737A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- photodiode
- type contact
- contact layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】モノリシックに形成される複数のフォトダイオードに対して各々異なるバイアス電圧が印加できるようにする。
【解決手段】マスクパターン108をマスクとして選択的にイオン注入することにより、開口部109の領域の電子走行層106にp型領域110を形成する。例えば、よく知られたイオン注入装置を用い、Beイオンを所望のドーズ量で注入することで、p型領域110を形成すればよい。このとき、電子走行層106のn型コンタクト層107側に、p型領域110が形成されるように、加速電圧などの諸条件を設定して上述したイオン注入を行う。
【選択図】 図1C
【解決手段】マスクパターン108をマスクとして選択的にイオン注入することにより、開口部109の領域の電子走行層106にp型領域110を形成する。例えば、よく知られたイオン注入装置を用い、Beイオンを所望のドーズ量で注入することで、p型領域110を形成すればよい。このとき、電子走行層106のn型コンタクト層107側に、p型領域110が形成されるように、加速電圧などの諸条件を設定して上述したイオン注入を行う。
【選択図】 図1C
Description
本発明は、複数のフォトダイオードを同一基板の上に備えるフォトダイオードアレイおよびその製造方法に関する。
近年では、通信容量の増大に伴い、WDMなどの多重化方式が一般的に用いられるようになっている。多重化方式では、多重化された光信号を光フィルタで分離した後の光を並列で受光するため、複数のフォトダイオード(PD)を配列して用いている。
例えば、DP−QPSK(Dual Polarization-Quadrature Phase Shift Keying)方式のデジタルコヒーレント通信用の受信モジュールにおいては、図6に示すように、フォトダイオードに入力される段階においては、光信号は4組の差動信号になっている(非特許文献1参照)。この差動光信号を個別に電流信号に変換するためには、1組2個からなるフォトダイオード対が4組必要となる。
更に、上述したような通信方式においては、強い強度の局発光をフォトダイオードに入力する必要があるために、高い光入力パワーでも広帯域に動作するフォトダイオードが必要となる。このために、複合電界型MIC−PDが提案されている(非特許文献2参照)。また、この複合電界型MIC−PDは、低い動作電圧で十分な広帯域を実現できる特徴も備えている。
上述したような差動光信号を受信する配列された複数のフォトダイオード群(PDアレイ)の構成は、以下に示すように、2種類考えられる。
第1として、図7の(a)に示すように、各フォトダイオードに独立して電圧供給し、各々のフォトダイオードに応じて電気信号が出力される構成(A型)がある(非特許文献1参照)。
第2として、図7の(b)に示すように、1つのフォトダイオードのn電極と、このフォトダイオードと対になるフォトダイオードのp電極を接続し、2つのフォトダイオードで変換された電気信号をフォトダイオードチップの中で合成して1つの電気信号を出力させる構成(B型)がある(非特許文献3参照)。
フォトダイオードで変換された電気信号は、時間変化の無い直流成分(DC成分)と、時間変化のある高周波変調成分(RF成分)に分けて考えることができるが、これらの信号のトランスインピーダンスアンプ(TIA:TransImpedance Amplifier)への伝達はA型とB型で異なる。
まず、図7の(c)に示すように、A型の構成ではDC成分とRF成分は共にTIAの入力部へ流れ込む。これに対し、図7の(d)に示すように、B型の構成においては、TIAの入力部へ流れ込むのは主にRF成分であり、DC成分はグランドへ流れることになる。
一般的に、TIAにおいては入力部に流れ込むDC電流には上限がある。デジタルコヒーレント通信用の受信部では局発光として強度の高い光を使用するため、フォトダイオードから出力される電気信号のDC成分は大きくなる。TIAの入力部に流れ込むDC電流は、TIAにとって大きな負荷となる。このDC電流を低減する観点からは、A型の構成よりもB型の構成の方が有利である。
佐野公一、吉松俊英、福山裕之、村本好史、児玉聡、村田浩一、「100 Gbit/sデジタルコヒーレント通信用フォトダイオード・トランスインピーダンスアンプ」、67−70頁、NTT技術ジャーナル、2011年3月号。
T. Yoshimatsu, Y. Muramoto, S. Kodama, T. Furuta,N. Shigekawa, H. Yokoyama and T. Ishibashi, "Suppression of space charge effect in MIC-PD using composite field structure", ELECTRONICS LETTERS 24th, Vol.46, No.13, pp.941-942, 2010.
梅沢 俊匡、工藤 貴裕、日原 衛、和田 守夫、「位相変調方式光伝送システム向けデュアルPINフォトダイオード」、横河技報、Vol.52、No.3、2008年。
上述したように、TIAに流れ込むDC電流を低減させる観点からは、A型の構成よりもB型の構成の方が有利である。しかしながら、以下に示すように、B型の構成にも課題がある。
一般的に、TIAは入力オフセット電圧を持つが、この電圧により、2つのフォトダイオードには異なるバイアス電圧が印加されることになる場合がある。図7の(b)に示すB型の回路構成における一方のフォトダイオードには、「バイアス電圧1−オフセット電圧」が印加され、他方のフォトダイオードには「オフセット電圧−バイアス電圧2」が印加される。しかしながら、実際の受信モジュールを設計する上では、2つのフォトダイオードに同一の電圧が印加されるように調整できない場合がある。
特に、低電圧で動作が可能である複合電界型MIC−PDを適用する場合、低電圧側のフォトダイオードで最適に動作するように半導体の内部構造を設計すると、一方のフォトダイオードには、最適状態以上の高電圧が印加されることになる。
複合電界型MIC−PDでは、フォトダイオードの光吸収層に印加される電界を最適化する必要があるが、光吸収層に必要以上の電界が印加されると、高電界効果により、光信号を吸収することによって発生する電子の応答速度を劣化させる。このため、印加される電圧が異なると、1組2個のフォトダイオードの間で、帯域が変わってしまうことになる。
通常、上述したようなPDアレイは、同一の層構成とした半導体積層構造を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、同一基板(チップ)上に集積して(モノリシックに)複数のフォトダイオードを形成している。このため、2つのフォトダイオードは同一の特性となり、同一の特性の2つのフォトダイオードに対して印加される電圧が異なる場合、前述したような問題が発生する。この問題は、電気信号をチップ内で合成させるB型の構成としては、RF成分の光電変換効率が低下することにつながるので、好ましくない。
本発明は、以上のような問題点を解消するためになされたものであり、モノリシックに形成される複数のフォトダイオードに対して各々異なるバイアス電圧が印加できるようにすることを目的とする。
本発明に係るフォトダイオードアレイの製造方法は、基板の上にp型の化合物半導体からなるp型コンタクト層を形成する第1工程と、p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層をp型コンタクト層の上に形成する第2工程と、p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層を第1光吸収層の上に形成する第3工程と、第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層を第2光吸収層の上に形成する第4工程と、電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層を電界制御層の上に形成する第5工程と、n型の化合物半導体からなるn型コンタクト層を電界制御層の上に形成する第6工程と、p型コンタクト層,第1光吸収層,第2光吸収層,電界制御層,電子走行層,およびn型コンタクト層から構成された積層構造体の第1領域に隣接する第2領域に開口部を有するマスクパターンをn型コンタクト層の上に形成する第7工程と、マスクパターンをマスクとして選択的にイオン注入することにより、開口部の領域の電子走行層にp型領域を形成する第8工程と、積層構造体をパターニングしてノンドープの状態の電子走行層を備える第1フォトダイオード素子を第1領域に形成するとともに層厚方向の一部にp型領域を有する電子走行層を備える第2フォトダイオード素子を第2領域に形成する第9工程とを備える。
上記フォトダイオードアレイの製造方法において、第1フォトダイオードのn型コンタクト層に接続する第1n電極および第2フォトダイオードのn型コンタクト層に接続する第2n電極を形成する第10工程と、第1フォトダイオードのp型コンタクト層に接続する第1p電極および第2フォトダイオードのp型コンタクト層に接続する第2p電極を形成する第11工程と、第1p電極と第2n電極とを接続する第1配線、第1n電極に接続する第2配線、第2p電極に接続する第3配線を形成する第12工程とを備えるようにしてもよい。
上記フォトダイオードアレイの製造方法において、第1配線は、信号パッドに接続して形成し、第2配線は、第1バイアスパッドに接続して形成し、第3配線は、第2バイアスパッドに接続して形成すればよい。
上記フォトダイオードアレイの製造方法において、第8工程では、ベリリウムをイオン注入してp型領域を形成すればよい。
また、本発明に係るフォトダイオードアレイは、基板の第1領域に形成された、p型の化合物半導体からなるp型コンタクト層,p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層,p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層,第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層,電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層,n型の化合物半導体からなるn型コンタクト層の積層構造からなる第1フォトダイオード素子と、基板の第2領域に形成された、p型の化合物半導体からなるp型コンタクト層,p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層,p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層,第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層,電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層,n型の化合物半導体からなるn型コンタクト層の積層構造からなる第2フォトダイオード素子とを備え、第2フォトダイオード素子の電子走行層は、イオン注入により形成されたp型領域を層厚方向の一部に備える。
上記フォトダイオードアレイにおいて、第1フォトダイオードのn型コンタクト層に接続する第1n電極と、第2フォトダイオードのn型コンタクト層に接続する第2n電極と、第1フォトダイオードのp型コンタクト層に接続する第1p電極と、第2フォトダイオードのp型コンタクト層に接続する第2p電極と、第1p電極と第2n電極とを接続する第1配線と、第1n電極に接続する第2配線と、第2p電極に接続する第3配線とを備えるようにしてもよい。
上記フォトダイオードアレイにおいて、第1配線に接続する信号パッドと、第2配線に接続する第1バイアスパッドと、第3配線に接続する第2バイアスパッドとを備えるようにしてもよい。
上記フォトダイオードアレイにおいて、p型領域は、ベリリウムをイオン注入することで形成されていればよい。
以上説明したことにより、本発明によれば、モノリシックに形成される複数のフォトダイオードに対して各々異なるバイアス電圧が印加できるようになるという優れた効果が得られる。
以下、本発明の実施の形態について図を参照して説明する。図1A〜図1D,図2A,図2Bは、本発明の実施の形態におけるフォトダイオードアレイの製造方法を説明するための各工程における状態を模式的に示す断面図である。また、図3は、本発明の実施の形態におけるフォトダイオードアレイの製造方法を説明するための平面図である。
まず、図1Aに示すように、基板101の上に、p型コンタクト層102,第1光吸収層103,第2光吸収層104,電界制御層105,電子走行層106,およびn型コンタクト層107が、これらの順に積層されて構成された積層構造体を形成する。
p型コンタクト層102は、半絶縁性のInPからなる基板101の上にp型の化合物半導体を堆積することで形成する(第1工程)。p型の化合物半導体は、例えば、p型のInGaAsPである。また、第1光吸収層103は、p型コンタクト層102より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体を、p型コンタクト層102の上に堆積することで形成する(第2工程)。この化合物半導体は、例えば、InGaAsである。
また、第2光吸収層104は、p型コンタクト層102より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体を、第1光吸収層103の上に堆積することで形成する(第3工程)。この化合物半導体は、例えば、InGaAsである。また、電界制御層105は、第2光吸収層104より大きなバンドギャップエネルギーを有するn型の化合物半導体を、第2光吸収層104の上に堆積することで形成する(第4工程)。この化合物半導体は、例えば、InGaAsPである。
また、電子走行層106は、電界制御層105より大きなバンドギャップエネルギーを有するノンドープの化合物半導体を、電界制御層105の上に堆積することで形成する(第5工程)。この化合物半導体は、例えば、InPである。なお、電子走行層106は、層厚280nm程度に形成する。また、n型コンタクト層107は、n型の化合物半導体を、電子走行層106の上に堆積することで形成する(第6工程)。この化合物半導体は、例えば、InPである。なお、n型コンタクト層107は、層厚300nm程度に形成する。
上述した各半導体層は、例えば、よく知られた有機金属気相成長法などにより、基板101の上に順次にエピタキシャル成長することで形成すればよい。
次に、図1Bに示すように、上述した積層構造体の上(n型コンタクト層107の上)に、マスクパターン108を形成する(第7工程)。マスクパターン108には、第1領域141に隣接する第2領域142に開口部109を有する。例えば、酸化シリコンからなるマスクパターン108を形成すればよい。
この場合、まず、n型コンタクト層107に、スパッタ法などにより酸化シリコンを堆積して酸化シリコン膜を形成する。次いで、形成した酸化シリコン膜を、公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、マスクパターン108を形成する。
次に、マスクパターン108をマスクとして選択的にイオン注入することにより、図1Cに示すように、開口部109の領域の電子走行層106にp型領域110を形成する(第8工程)。例えば、よく知られたイオン注入装置を用い、ベリリウム(Be)イオンを所望のドーズ量で注入することで、p型領域110を形成すればよい。このとき、電子走行層106のn型コンタクト層107側に、p型領域110が形成されるように、加速電圧などの諸条件を設定して上述したイオン注入を行う。この後、例えば、ウエットエッチングなどにより、マスクパターン108を除去する(図1D)。なお、イオン注入の後で、結晶性を回復するための加熱処理を行うとよい。
次に、上述した積層構造体をパターニングし、図2Aに示すように、第1フォトダイオード素子151を第1領域141に形成するとともに、第2フォトダイオード素子152を第2領域142に形成する(第9工程)。第1フォトダイオード素子151は、ノンドープの状態の電子走行層106を備え、第2フォトダイオード素子152は、層厚方向の一部にp型領域110を有する電子走行層106を備える状態となる。
ここで、開口部109が形成されている領域を中心に、第2フォトダイオード素子152のメサ構造を形成する。例えば、基板101に予め基準マーク(合わせマーク)を形成しておき、この基準マークを基準として開口部109を備えるマスクパターン108および第2フォトダイオード素子152の形成箇所の位置合わせを行えばよい。また、開口部109は、第2フォトダイオード素子152の受光領域より広く形成しておけばよい。
また、図2Bに示すように、第1フォトダイオード素子151のn型コンタクト層107に接続する第1n電極111aおよび第2フォトダイオード素子152のn型コンタクト層107に接続する第2n電極111bを形成する(第10工程)。次に、第1フォトダイオード素子151のp型コンタクト層107に接続する第1p電極112aおよび第2フォトダイオード素子152のp型コンタクト層107に接続する第2p電極112bを形成する(第11工程)。
例えば、各電極の形成領域に開口部を備えるマスクパターンを形成し、この上に、電極金属材料を蒸着して(堆積して)金属層を形成する。次いで、形成した金属層の下に形成してあるマスクパターンを除去するリフトオフにより開口部に金属を残すことで、上述した各電極が形成できる。このとき、上述した基準マークを用いてマスクパターンの形成位置を合わせればよい。
次に、各素子の側部に、例えばポリイミドからなる絶縁分離層113を形成する。例えば、回転塗布などにより感光性を有するポリイミドの膜を形成した後、フォトリソグラフィーによりパターニングすることで、絶縁分離層113を形成すればよい。
次に、第1配線114、第2配線115、および第3配線116を形成する(第12工程)。第1配線114は、第1p電極112aと第2n電極111bとを接続する。第2配線115は、第1n電極111aに接続する。また、第3配線116は、第2p電極112bに接続する。
これら配線の形成は、まず、例えば、各配線の形成領域に開口部を備えるマスクパターンを形成し、この上に、配線金属材料を蒸着して金属層を形成する。次いで、形成した金属層の下に形成してあるマスクパターンを除去するリフトオフにより開口部に金属を残すことで、上述した各配線が形成できる。このとき、上述した基準マークを用いてマスクパターンの形成位置を合わせればよい。
ここで、図3の平面図に示すように、第1配線114は、信号パッド117に接続して形成する。また、第2配線115は、第1バイアスパッド118に接続して形成し、第3配線116は、第2バイアスパッド119に接続して形成する。各パッドは、基板101の上に形成されている。
上述した構成とした第1フォトダイオード素子151および第2フォトダイオード素子152の、各半導体層の積層方向のバンドギャップエネルギーの変化は、図4に示すようになる。図4の(a)は、第1フォトダイオード素子151における積層方向のバンドギャップエネルギーの変化を示している。また、図4の(b)は、第2フォトダイオード素子152における積層方向のバンドギャップエネルギーの変化を示している。
次に、p型領域110の形成における、イオン注入のドーズ量と、第2フォトダイオード素子152における動作電圧、および動作時に形成される空乏層の幅(厚さ)との関係について説明する。以下では、Beをイオン注入した場合を例に、一次元のポアソン方程式を数値解析にて計算した結果を示す。
まず、層厚300nmのn型コンタクト層107における不純物濃度は1e18cm-3とした。また、層厚280nmのi型とした電子走行層106における不純物濃度は1e15cm-3とし、イオン注入がない場合において最適電圧が1.3V程度となるように設計された複合電界型MIC−PDとした。この複合電界型MIC−PDの第2フォトダイオード素子152に対し、射影飛程をおおよそ191.5nmとし、射影分散をおおよそ86.7nmとした条件(加速電圧55eV程度を想定)で、Beイオンを注入することを仮定した。
この結果、図5に示すように、イオン注入のドーズ量に対し、第1フォトダイオード素子151に対する第2フォトダイオード素子152における、動作電圧の差(a)、および動作時に形成される空乏層の幅の比(b)が変化した。この結果より、電子走行層106に対するBeイオン注入のドーズ量により、第2フォトダイオード素子152における最適電圧を設計できることが分かり、また、空乏層幅は大きく変化しないことが分かる。
以上に説明したように、本発明によれば、イオン注入するフォトダイオードとイオン注入しないフォトダイオードが同一基板(チップ)上に形成でき、フォトダイオードアレイを構成する1組2個のフォトダイオードの間で最適電圧に差を持たせることができる。本発明によれば、イオン注入技術を用いることで、同一チップ面内の2つフォトダイオードの一方の最適動作電圧を調整している。
これにより、接続されるTIAの入力オフセット電圧に応じて、フォトダイオードアレイの一方のフォトダイオードのn電極と、他方のフォトダイオードのp電極を接続し、2つのフォトダイオードで変換された電気信号をフォトダイオードチップの中で合成して1つの電気信号を出力させる構成においても、各々最適な動作電圧を設定することができる。このように、本発明によれば、モノリシックに形成される複数のフォトダイオードに対して各々異なるバイアス電圧が印加できるようになる。この結果、TIAに流れ込むDC電流が低減できるため、高い入力光強度が必要とされるデジタルコヒーレント通信用受信器を設計する上で、設計マージンを拡大することができる。
ところで、上述したフォトダイオードを形成するための積層構造として、基板側をn型半導体とし、基板から離れる素子上部にp型半導体を配置することはできない。この理由は、1組2個の複合電界型MIC−フォトダイオードを動作電圧だけ違いを持たせ、これ以外の振る舞いは同一とさせるためには、ノンドープとしたi型光吸収層に印加される電界は、両者で同じにする必要があるためである。つまり、i型光吸収層の不純物濃度は、2個のフォトダイオードの間で変えないようにする必要がある。
イオン注入による不純物導入では、基板表面側からしか制御性よく注入できないこと、注入深さよりも浅い部分にも注入されてしまうことから、イオン注入の経路にi型光吸収層が存在すると、ここにも不純物が導入されてしまう。このような状態では、2つのフォトダイオードの間で、i型光吸収層の不純物濃度が異なる状態となる。これを防ぐためには、電子走行層からみてi型光吸収層が基板の側に配置されていることが必要となり、このためには、p型コンタクト層が基板側に形成されていることが必須となる。
また、2個のフォトダイオードの間の応答帯域は、同一である方がよいので、CR時定数に関わる空乏層も、最適動作電圧において同じ状態となることが重要となる。例えば、より上層となり、イオン注入の経路となるn型コンタクト層におけるn型の不純物濃度を、注入イオンによって形成されるp型領域の不純物濃度よりも十分大きくすることで、空乏層の幅の拡大を防ぐことができる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、Beのイオン注入に限らず、電子走行層にp型領域が形成できる不純物であればよい。
101…基板、102…p型コンタクト層、103…第1光吸収層、104…第2光吸収層、105…電界制御層、106…電子走行層、107…n型コンタクト層、108…マスクパターン、109…開口部、110…p型領域、111a…第1n電極、111b…第2n電極、112a…第1p電極112、112b…第2p電極、113…絶縁分離層、114…第1配線、115…第2配線、116…第3配線、117…信号パッド、118…第1バイアスパッド、119…第2バイアスパッド、141…第1領域、142…第2領域、151…第1フォトダイオード素子、152…第2フォトダイオード素子。
Claims (8)
- 基板の上にp型の化合物半導体からなるp型コンタクト層を形成する第1工程と、
前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層を前記p型コンタクト層の上に形成する第2工程と、
前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層を前記第1光吸収層の上に形成する第3工程と、
前記第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層を前記第2光吸収層の上に形成する第4工程と、
前記電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層を前記電界制御層の上に形成する第5工程と、
n型の化合物半導体からなるn型コンタクト層を前記電界制御層の上に形成する第6工程と、
前記p型コンタクト層,前記第1光吸収層,前記第2光吸収層,前記電界制御層,前記電子走行層,および前記n型コンタクト層から構成された積層構造体の第1領域に隣接する第2領域に開口部を有するマスクパターンを前記n型コンタクト層の上に形成する第7工程と、
前記マスクパターンをマスクとして選択的にイオン注入することにより、前記開口部の領域の前記電子走行層にp型領域を形成する第8工程と、
前記積層構造体をパターニングしてノンドープの状態の電子走行層を備える第1フォトダイオード素子を前記第1領域に形成するとともに層厚方向の一部に前記p型領域を有する電子走行層を備える第2フォトダイオード素子を前記第2領域に形成する第9工程と
を少なくとも備えることを特徴とするフォトダイオードアレイの製造方法。 - 請求項1記載のフォトダイオードアレイの製造方法において、
前記第1フォトダイオードの前記n型コンタクト層に接続する第1n電極および前記第2フォトダイオードの前記n型コンタクト層に接続する第2n電極を形成する第10工程と、
前記第1フォトダイオードの前記p型コンタクト層に接続する第1p電極および前記第2フォトダイオードの前記p型コンタクト層に接続する第2p電極を形成する第11工程と、
前記第1p電極と前記第2n電極とを接続する第1配線、前記第1n電極に接続する第2配線、前記第2p電極に接続する第3配線を形成する第12工程と
を備えることを特徴とするフォトダイオードアレイの製造方法。 - 請求項2記載のフォトダイオードアレイの製造方法において、
前記第1配線は、信号パッドに接続して形成し、
前記第2配線は、第1バイアスパッドに接続して形成し、前記第3配線は、第2バイアスパッドに接続して形成する
ことを特徴とするフォトダイオードアレイの製造方法。 - 請求項1〜3のいずれか1項に記載のフォトダイオードアレイの製造方法において、
前記第8工程では、ベリリウムをイオン注入して前記p型領域を形成することを特徴とするフォトダイオードアレイの製造方法。 - 基板の第1領域に形成された、p型の化合物半導体からなるp型コンタクト層,前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層,前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層,前記第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層,前記電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層,n型の化合物半導体からなるn型コンタクト層の積層構造からなる第1フォトダイオード素子と、
前記基板の第2領域に形成された、p型の化合物半導体からなるp型コンタクト層,前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するp型の化合物半導体からなる第1光吸収層,前記p型コンタクト層より小さく対象とする光の波長に対応するバンドギャップエネルギーを有するノンドープの化合物半導体からなる第2光吸収層,前記第2光吸収層より大きなバンドギャップエネルギーを有するn型の化合物半導体からなる電界制御層,前記電界制御層より大きなバンドギャップエネルギーを有するノンドープの化合物半導体からなる電子走行層,n型の化合物半導体からなるn型コンタクト層の積層構造からなる第2フォトダイオード素子と
を備え、
前記第2フォトダイオード素子の電子走行層は、イオン注入により形成されたp型領域を層厚方向の一部に備えることを特徴とするフォトダイオードアレイ。 - 請求項4記載のフォトダイオードアレイにおいて、
前記第1フォトダイオードの前記n型コンタクト層に接続する第1n電極と、
前記第2フォトダイオードの前記n型コンタクト層に接続する第2n電極と、
前記第1フォトダイオードの前記p型コンタクト層に接続する第1p電極と、
前記第2フォトダイオードの前記p型コンタクト層に接続する第2p電極と、
前記第1p電極と前記第2n電極とを接続する第1配線と、
前記第1n電極に接続する第2配線と、
前記第2p電極に接続する第3配線と
を備えることを特徴とするフォトダイオードアレイ。 - 請求項5記載のフォトダイオードアレイにおいて、
前記第1配線に接続する信号パッドと、
前記第2配線に接続する第1バイアスパッドと、
前記第3配線に接続する第2バイアスパッドと
を備えることを特徴とするフォトダイオードアレイ。 - 請求項5〜7のいずれか1項に記載のフォトダイオードアレイにおいて、
前記p型領域は、ベリリウムをイオン注入することで形成されていることを特徴とするフォトダイオードアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013015242A JP2014146737A (ja) | 2013-01-30 | 2013-01-30 | フォトダイオードアレイおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013015242A JP2014146737A (ja) | 2013-01-30 | 2013-01-30 | フォトダイオードアレイおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014146737A true JP2014146737A (ja) | 2014-08-14 |
Family
ID=51426739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013015242A Pending JP2014146737A (ja) | 2013-01-30 | 2013-01-30 | フォトダイオードアレイおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014146737A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019225440A1 (ja) * | 2018-05-21 | 2019-11-28 | 日本電信電話株式会社 | 光通信機 |
WO2020149276A1 (ja) * | 2019-01-16 | 2020-07-23 | 日本電信電話株式会社 | 光検出器 |
-
2013
- 2013-01-30 JP JP2013015242A patent/JP2014146737A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019225440A1 (ja) * | 2018-05-21 | 2019-11-28 | 日本電信電話株式会社 | 光通信機 |
JP2019205014A (ja) * | 2018-05-21 | 2019-11-28 | 日本電信電話株式会社 | 光通信機 |
WO2020149276A1 (ja) * | 2019-01-16 | 2020-07-23 | 日本電信電話株式会社 | 光検出器 |
JP2020113715A (ja) * | 2019-01-16 | 2020-07-27 | 日本電信電話株式会社 | 光検出器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6755285B2 (ja) | アバランシェ・フォトダイオード | |
US10199525B2 (en) | Light-receiving element and optical integrated circuit | |
US10431707B2 (en) | Monolithically integrated photodetector and receiver | |
US8766390B2 (en) | Light-receiving device, light receiver using same, and method of fabricating light-receiving device | |
JP6030416B2 (ja) | アバランシェフォトダイオードおよびその製造方法 | |
JP5841021B2 (ja) | アバランシェフォトダイオードおよびその製造方法 | |
JP2010278406A (ja) | アバランシェホトダイオード及びこれを用いた光受信モジュール | |
JP2011243675A (ja) | アバランシェフォトダイオード | |
US6924918B2 (en) | Optical modulator and method of manufacturing the same | |
JP4061057B2 (ja) | フォトダイオード | |
JP2014146737A (ja) | フォトダイオードアレイおよびその製造方法 | |
JP2012124404A (ja) | フォトダイオードおよびその製造方法 | |
JP6705762B2 (ja) | アバランシェフォトダイオード | |
JPH0878655A (ja) | モノリシック集積光電子回路と電子回路及びその製造方法 | |
JP2017034028A (ja) | 半導体受光素子 | |
JPS6285477A (ja) | 光半導体装置 | |
TWI686961B (zh) | 突崩式光二極體及其製造方法 | |
JP4786440B2 (ja) | 面入射型受光素子および光受信モジュール | |
JP2012049235A (ja) | フォトダイオード | |
JPH10200148A (ja) | フォト・ダイオード素子を有する半導体集積回路装置及びその製造方法 | |
JP2005268710A (ja) | 半導体受光素子 | |
JP5519442B2 (ja) | アバランシェフォトダイオード | |
JP2013008719A (ja) | 半導体受光素子 | |
JP2000068550A (ja) | pin型半導体受光素子 | |
JP2004363461A (ja) | 半導体受光素子 |