JP2014143239A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2014143239A
JP2014143239A JP2013009345A JP2013009345A JP2014143239A JP 2014143239 A JP2014143239 A JP 2014143239A JP 2013009345 A JP2013009345 A JP 2013009345A JP 2013009345 A JP2013009345 A JP 2013009345A JP 2014143239 A JP2014143239 A JP 2014143239A
Authority
JP
Japan
Prior art keywords
exposure
pattern
mask
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013009345A
Other languages
English (en)
Other versions
JP6013930B2 (ja
Inventor
Toshihiko Tanaka
稔彦 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013009345A priority Critical patent/JP6013930B2/ja
Priority to US14/149,969 priority patent/US9281191B2/en
Publication of JP2014143239A publication Critical patent/JP2014143239A/ja
Priority to US15/016,611 priority patent/US20160155631A1/en
Application granted granted Critical
Publication of JP6013930B2 publication Critical patent/JP6013930B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70325—Resolution enhancement techniques not otherwise provided for, e.g. darkfield imaging, interfering beams, spatial frequency multiplication, nearfield lenses or solid immersion lenses
    • G03F7/70333—Focus drilling, i.e. increase in depth of focus for exposure by modulating focus during exposure [FLEX]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置の製造方法は、反射型マスクであるＥＵＶマスクの表面で反射されたＥＵＶ光を用いて、基板２１上に形成されたレジスト膜２３をパターン露光する露光工程を含む。この露光工程では、レジスト膜２３に照射されるＥＵＶ光の焦点位置をレジスト膜２３の膜厚方向に沿って、深さ位置ＤＰ１、ＤＰ２およびＤＰ３の間で変更しながらＥＵＶ光をレジスト膜２３に照射する工程を繰り返すことで、レジスト膜２３をパターン露光する。この露光工程後、パターン露光されたレジスト膜２３を現像することで、レジストパターンを形成する。
【選択図】図１２

Description

本発明は、半導体装置の製造方法に関し、例えばフォトマスクを用いたフォトリソグラフィ工程を含む半導体装置の製造方法に好適に利用できるものである。
半導体装置の製造工程では、回路パターンが描かれたフォトマスク（マスク）を介して露光光を半導体基板に照射し、半導体基板上に形成されたフォトレジスト膜（レジスト膜）に回路パターンを転写するフォトリソグラフィ工程が行われる。また、露光光の波長を短くして解像度を高めるため、フッ化アルゴン（ＡｒＦ）エキシマレーザ光の波長（１９３ｎｍ）よりもはるかに短い１３．５ｎｍの波長を有する極端紫外（Extreme Ultra Violet：ＥＵＶ）光を用いたＥＵＶリソグラフィの開発が進められている。
ＥＵＶ光は、ほとんどの物質中で吸収されるため、ＥＵＶリソグラフィでは、表面に多層反射膜が形成されたマスクブランク上に吸収体パターンを形成することで、ＥＵＶマスクを構成する。このようなＥＵＶマスクに、露光光の波長の数分の１程度のごく僅かな高さを有する欠陥（以下、位相欠陥という）が発生すると、レジスト膜に転写されるパターンに転写欠陥が生じる。
ＥＵＶマスクに発生した位相欠陥への対処方法は、以下の３つの工程からなる。第１の工程は、位相欠陥の検査を行う工程である。第２の工程は、吸収体パターンの修正量などを見積もる工程である。第３の工程は、その見積もりに従い、吸収体パターンを修正する工程である。
第１の工程では、吸収体パターンを形成する前のマスクブランクに対する検査、および、吸収体パターンを形成した後のＥＵＶマスクに対する検査が行われる。このうち、マスクブランクに対する検査の方法として、露光に用いる波長と同じ波長のＥＵＶ光を用いて位相欠陥を検出する露光光（at wavelengthまたはActinic）欠陥検査法がある。
特開２００３−１１４２００号公報（特許文献１）には、露光光欠陥検査法として、暗視野を用いる方法が記載されており、特開平０６−３４９７１５号公報（特許文献２）には、露光光欠陥検査法として、明視野を用いるＸ線顕微鏡法が記載されている。また、米国特許出願公開第２００４／００５７１０７号明細書（特許文献３）には、露光光欠陥検査法として、暗視野を用いて位相欠陥を検出し、フルネルゾーンプレートを用いた明視野で位相欠陥の同定を行う暗視野明視野併用法が記載されている。
第２の工程では、吸収体パターンの修正量などを見積もる。特表２００９−５０７２５１号公報（特許文献４）には、ＡＩＭＳ（Aerial Image Measurement System：空間像測定装置）による投影露光システムの結像面中の強度分布を決定する方法が記載されている。
第３の工程では、吸収体パターンを修正する。特表２００２−５３２７３８号公報（特許文献５）には、位相欠陥に隣接するマスクブランクの表面の吸収体パターンを変更する方法が記載されている。
一方、ＥＵＶリソグラフィ以外のリソグラフィでは、焦点位置を変更しながら多重露光を行う多焦点重ね露光が行われることがある。特開昭６３−４２１２２号公報（特許文献６）および特開２００７-１２３８９７号公報（特許文献７）には、焦点位置を変更しながら多重露光を行う露光方法として、ＦＬＥＸ（Focus Latitude EXposure Method）と呼ばれる露光方法が記載されている。また、特開平０９−３０６８２９号公報（特許文献８）には、レチクルを基板の面内方向に沿って走査しながら露光を行う走査露光方法において、基板の面内方向と直交する方向に沿って、微小距離の範囲で繰り返しレチクルの位置を変位させる技術が記載されている。
特開２００３−１１４２００号公報 特開平０６−３４９７１５号公報 米国特許出願公開第２００４／００５７１０７号明細書 特表２００９−５０７２５１号公報 特表２００２−５３２７３８号公報 特開昭６３−４２１２２号公報 特開２００７−１２３８９７号公報 特開平０９−３０６８２９号公報
本発明者の検討によれば、次のことが分かった。
ＥＵＶリソグラフィにおいては、極めて微小な位相欠陥であっても、形成されるパターンのパターン寸法に影響を与えるおそれがある。このため、上記したように、欠陥検査としてActinic欠陥検査法などの露光光欠陥検査法を行う必要がある。
しかし、Actinic欠陥検査法による欠陥検査を行う場合でも、微細な位相欠陥を検査することは容易ではなく、光源の光量が十分ではないため、欠陥検査に要する時間が長いという問題がある。
また、位相欠陥の一部が吸収体パターンの下に入り込んでいる場合には、吸収体パターンの影となるため、位相欠陥の位置、および、形成されるパターンのパターン寸法への位相欠陥の影響などを容易に特定できない。そのため、Actinic欠陥検査法などの露光光欠陥検査法を行う場合でも、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができない。
一方、ＥＵＶリソグラフィ以外のリソグラフィにおいては、例えば上記特許文献６〜特許文献８に記載された技術のように、焦点位置を変更して多重露光する露光方法がある。
しかし、上記特許文献６〜特許文献８に記載された露光方法は、反射型マスクとしてのＥＵＶマスクやオフテレセン光学系を用いるＥＵＶリソグラフィにおいて、形成されるパターンのパターン寸法への位相欠陥の影響を低減するというＥＵＶリソグラフィ固有の課題を解決するためのものではない。そのため、上記特許文献６〜特許文献８に記載された露光方法では、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができない。また、露光により半導体基板に形成されたレジスト膜に転写されるパターンに位置ずれが発生し、製造される半導体デバイスの回路パターンの形状精度が低下するなどして、半導体装置の性能を低下させる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の製造方法は、反射型マスクであるＥＵＶマスクの表面で反射されたＥＵＶ光を用いて、基板上に形成されたレジスト膜をパターン露光する露光工程を含む。この露光工程では、レジスト膜に照射されるＥＵＶ光の焦点位置をレジスト膜の膜厚方向に沿って変更しながらＥＵＶ光をレジスト膜に照射する工程を繰り返すことで、レジスト膜をパターン露光する。この露光工程後、パターン露光されたレジスト膜を現像することで、レジストパターンを形成する。
一実施の形態によれば、半導体装置の性能を向上させることができる。
実施の形態１の露光装置の構成を模式的に示す図である。 実施の形態１におけるＥＵＶマスクの表面を模式的に示す平面図である。 実施の形態１におけるＥＵＶマスクの一部を示す要部断面図である。 位相欠陥を有するＥＵＶマスクの一部を示す要部断面図である。 位相欠陥を有するＥＵＶマスクの一部を示す要部断面図である。 実施の形態１の露光工程の一部を示すフロー図である。 実施の形態１の半導体装置の製造工程中の要部断面図である。 実施の形態１の半導体装置の製造工程中の要部断面図である。 実施の形態１の半導体装置の製造工程中の要部断面図である。 実施の形態１の半導体装置の製造工程中の要部断面図である。 実施の形態１の半導体装置の製造工程中の要部断面図である。 多焦点重ね露光の概念を説明するための断面図である。 焦点位置を変更したときの、各深さ位置における面内方向に沿った反射光の光量の分布を模式的に表すグラフである。 スキャン露光を行う手順を説明するための図である。 スキャン露光を行う手順を説明するための図である。 スキャン露光を行う手順を説明するための図である。 位相欠陥を有しないＥＵＶマスクを用いて形成されたレジストパターンのパターン寸法のデフォーカス量依存性を示すグラフである。 位相欠陥を有するＥＵＶマスクを用いて形成されたレジストパターンのパターン寸法のデフォーカス量依存性を示すグラフである。 マスクバイアスにより作製されたＥＵＶマスクを説明するための図である。 マスクバイアスにより作製されたＥＵＶマスクを説明するための図である。 比較例１および実施例１〜実施例３における許容バンプ高さを示すグラフである。 実施の形態２の半導体装置であるＮＡＮＤゲート回路を示す図である。 実施の形態２の半導体装置であるＮＡＮＤゲート回路を示す図である。 実施の形態２の半導体装置であるＮＡＮＤゲート回路のレイアウトを示す図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。 実施の形態２の半導体装置の製造工程中の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、代表的な実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、実施の形態で用いる図面においては、断面図であっても図面を見やすくするためにハッチングを省略する場合もある。また、平面図であっても図面を見やすくするためにハッチングを付す場合もある。
（実施の形態１）
一実施の形態である半導体装置の製造工程について、図面を参照しながら説明する。本実施の形態１の半導体装置の製造工程は、半導体基板（ウェハ）の主面上に形成されたレジスト膜を、極端紫外（ＥＵＶ）光を露光光として用いてパターン露光する露光工程を含む。
＜露光装置＞
初めに、実施の形態１の半導体装置の製造工程に含まれる露光工程を行うための露光装置について説明する。この露光装置は、半導体基板の主面上に形成されたレジスト膜を、ＥＵＶ光を露光光として用いてパターン露光するスキャン型露光装置である。
なお、ＥＵＶリソグラフィでは、非テレセン光学系（オフテレセン光学系）と呼ばれる光学系による露光が行われる。オフテレセンとは、露光光が、ウェハの表面に垂直な方向から少し傾斜した方向からウェハへ入射されるものである。
図１は、実施の形態１の露光装置の構成を模式的に示す図である。
図１に示すように、露光装置１は、露光機構部１ａを有する。露光機構部１ａには、ＥＵＶ光源２が設けられている。ＥＵＶ光源２から発せられた中心波長１３.５ｎｍのＥＵＶ光である露光光２ａは、多層膜反射鏡からなる反射型照明光学系３を介して、露光機構部１ａの内部に保持されているＥＵＶマスクＭＳＫ１のパターン面（表面、第１主面）ＰＳ１に照射される。ＥＵＶマスクＭＳＫ１は、露光用パターンが形成されたパターン面ＰＳ１、および、パターン面ＰＳ１とは反対側の裏面（第２主面）ＰＳ２を有する。
ＥＵＶマスクＭＳＫ１は、マスクステージ（保持部）４に保持されている。具体的には、ＥＵＶマスクＭＳＫ１は、その裏面ＰＳ２が、マスクステージ４に設けられた静電チャック４ａの下面（表面）４ｂと接触した状態で、静電チャック４ａに静電吸着されることで、マスクステージ４に保持されている。
ＥＵＶ光は、波長が非常に短いために、マスク用基板に吸収されてしまい、透過することができない。そのため、ＥＵＶマスクとして、露光光を透過する透過型マスクを使用することはできない。したがって、ＥＵＶマスクＭＳＫ１として、パターン面ＰＳ１に多層反射膜（図示は省略）および吸収体パターンＡＢＳを含む露光用パターンが形成されており、露光光としてのＥＵＶ光を反射する反射型マスクが使用される。ＥＵＶマスクＭＳＫ１の詳細な構造については、後述する図３を用いて説明する。
パターン面ＰＳ１に照射された露光光２ａがパターン面ＰＳ１で反射される。そして、パターン面ＰＳ１で反射された反射光２ｂは、多層膜反射鏡からなる縮小投影光学系５を通過して、露光機構部１ａの内部に保持されているウェハ（基板、半導体基板）２１上に縮小投影され、ウェハ２１上に形成されたレジスト膜（図示は省略）をパターン露光する。すなわち、ウェハ２１上に、ＥＵＶマスクＭＳＫ１のパターン面ＰＳ１に形成された露光用パターンを転写する（パターン転写）。ウェハ２１は、移動可能に設けられたウェハステージ６により保持されており、ウェハステージ６の移動とパターン転写の繰返しにより、ウェハ２１の複数の領域にパターンを転写する。
反射型照明光学系３、ＥＵＶマスクＭＳＫ１、縮小投影光学系を含む露光光学系は光学系ボックス（図示は省略）に囲まれており、その中は周囲に比べとくに高い真空度となるように真空排気されている。これは光学系を不純物または塵埃から保護するためである。また、光学系ボックスのウェハ側には、開口（図示は省略）が形成されている。
露光光学系は、反射鏡により反射される反射光の光路が反射鏡に入射する入射光の光路により遮られることを防止するために、前述したようなオフテレセン光学系により構成されている。例えば、ＥＵＶ光はＥＵＶマスクＭＳＫ１の表面に対し、ＥＵＶマスクＭＳＫ１のパターン面ＰＳ１に垂直な方向から５〜６°程度傾斜した方向から入射する。また、露光光としてのＥＵＶ光は、ウェハステージ６上により保持されたウェハ２１の表面に垂直な方向に対して少し傾斜した方向からウェハへ入射される。これにより、露光光学系の全てがオフテレセン光学系により構成されている場合でも、反射光の光路が入射光の光路により遮られないため、露光される領域（フィールド）を広くすることができる。
ウェハステージ６は、例えば、ウェハ２１の面内方向に垂直な方向に移動可能に設けられており、図示しないウェハステージ駆動部によりウェハ２１の表面に垂直な方向に沿って、移動駆動される。これにより、図１２および図１３を用いて後述するように、ウェハ２１上に形成されたレジスト膜の膜厚方向に沿って、焦点位置を変更することができる。なお、ウェハステージ６に代え、露光機構部１ａのうち、ウェハステージ６以外の部分を移動させることで、焦点位置を変更してもよい。
また、ウェハステージ６は、例えば、ウェハ２１の面内方向に平行な二方向にも、移動可能に設けられており、図示しないウェハステージ駆動部によりウェハ２１の面内方向に平行な二方向に沿って、移動駆動される。これにより、図１４および図１５を用いて後述するように、各チップが形成される領域を順次スキャン露光することができる。
＜ＥＵＶマスク＞
次に、本実施の形態１におけるＥＵＶマスクの概要および構成を、図２および図３を参照しながら説明する。図２は、実施の形態１におけるＥＵＶマスクの表面を模式的に示す平面図である。図３は、実施の形態１におけるＥＵＶマスクの一部を示す要部断面図である。
前述したように、ＥＵＶ光の波長領域（例えば１３．５ｎｍ）では、ＥＵＶマスクとして、露光光を透過する透過型マスクを使用することはできない。したがって、ＥＵＶマスクＭＳＫ１として、図３に示すように、パターン面（表面、第１主面）ＰＳ１に多層反射膜（反射膜）ＭＬが形成され、多層反射膜ＭＬ上に吸収体パターンＡＢＳが形成されており、露光光としてのＥＵＶ光を反射する反射型マスクが使用される。
図２に示すように、ＥＵＶマスクＭＳＫ１の中央部には、半導体集積回路装置の回路パターンが描かれたデバイスパターンエリアＭＤＥを有する。また、ＥＵＶマスクＭＳＫ１の周辺部にはＥＵＶマスクの位置合せのためのマークやウェハアライメントマークなどを含むアライメントマークエリアＭＡ１、ＭＡ２、ＭＡ３、ＭＡ４が配置されている。
図３に示すように、ＥＵＶマスクＭＳＫ１は、パターン面ＰＳ１、パターン面ＰＳ１とは反対側の裏面（第２主面）ＰＳ２を有する。
ＥＵＶマスクＭＳＫ１は、例えば石英ガラスまたは低熱膨張ガラスその他の低熱膨張材（Low Thermal Expansion Material：ＬＴＥＭ）からなるマスク基体（マスク用基板）ＭＳを有する。ＥＵＶマスクＭＳＫ１のパターン面ＰＳ１では、マスク基体ＭＳ上に、多層反射膜（反射膜）ＭＬが形成されている。多層反射膜ＭＬは、例えばモリブデン（Ｍｏ）およびシリコン（Ｓｉ）を交互に積層した構造を有しており、露光光であるＥＵＶ光を反射する。多層反射膜ＭＬとして、通常４０ペアの多層膜が用いられるが、さらに５０ペア、６０ペアの多層膜が積層された膜が用いられることもある。なお、マスク基体ＭＳ上に、多層反射膜ＭＬが形成された状態を、多層膜マスクブランクという。また、以下では、多層膜マスクブランクを単にマスクブランクということがある。
ＥＵＶマスクＭＳＫ１は、多層反射膜ＭＬ上に（すなわち多層膜マスクブランク上に）形成された吸収体パターンＡＢＳを有する。吸収体パターンＡＢＳは、露光光であるＥＵＶ光を吸収する吸収体膜ＡＦが所望のパターンを有するように配置されたものである。したがって、ＥＵＶマスクＭＳＫ１のパターン面ＰＳ１に形成された露光用パターンは、パターン面ＰＳ１に形成された多層反射膜ＭＬ、および、多層反射膜ＭＬ上に形成された吸収体パターンＡＢＳを含む。吸収体パターンＡＢＳの材料としては、例えばタンタル（Ｔａ）、ホウ窒化タンタル（ＴａＢＮ）または窒化タンタル（ＴａＮ）などのＥＵＶ光に対する反射率が低い材料が用いられる。
また、ＥＵＶマスクＭＳＫ１では、多層反射膜ＭＬ上には、キャッピング層ＣＡＰが形成されている。キャッピング層ＣＡＰの材料としては、例えばＳｉ、ルテニウム（Ｒｕ）またはクロム（Ｃｒ）などが用いられる。
キャッピング層ＣＡＰ上には、バッファ層ＢＵＦを介して前述した吸収体パターンＡＢＳが形成されている。バッファ層ＢＵＦは、集束イオンビーム（Focused Ion Beam：ＦＩＢ）による修正技術を用いた加工が行われる際に、多層反射膜ＭＬに損傷（ダメージ）が加えられないようにするか、または、多層反射膜ＭＬに異物（パーティクル）が付着して汚染されないようにする保護膜である。ただし、図３に示すように、パターン面ＰＳ１であって、吸収体パターンＡＢＳが除去された領域では、ＦＩＢによる加工の後、最終的には、バッファ層ＢＵＦは除去される。バッファ層ＢＵＦの材料としては、Ｃｒまたは窒化クロム（ＣｒＮ）などが用いられる。また、ＦＩＢによる修正技術に代え、電子ビーム（Electron Beam：ＥＢ）による修正技術などが用いられる場合には、バッファ層ＢＵＦを省くこともできる。
吸収体パターンＡＢＳの上面は酸化処理が施されている（図示は省略）。これにより、例えば２５０ｎｍや１９３ｎｍ付近の波長を有する欠陥検査光に対する反射率が抑えられ、欠陥検査を高感度で行うことができる。
一方、ＥＵＶマスクＭＳＫ１の裏面ＰＳ２には、すなわち、マスク基体ＭＳの裏面ＰＳ２には、導電膜ＣＦが形成されている。ＥＵＶマスクＭＳＫ１は、マスクステージ（保持部）４（図１参照）の静電チャック４ａ（図１参照）が導電膜ＣＦを静電吸着することで、マスクステージ４により保持される。
ＥＵＶマスクにおいては、多層反射膜ＭＬに微細な欠陥が存在すると、位相欠陥となる。以下では、代表的な位相欠陥を、図４および図５を参照しながら説明する。図４および図５は、位相欠陥を有するＥＵＶマスクの一部を示す要部断面図である。図４および図５では、理解を簡単にするために、バッファ層ＢＵＦ（図３参照）およびキャッピング層ＣＡＰ（図３参照）の図示を省略している。
図４に示すＥＵＶマスクは、バンプ状の位相欠陥１１を有している。このようなバンプ状の位相欠陥１１は、例えば異物であるパーティクル１２が多層反射膜ＭＬ内、または、多層反射膜ＭＬとマスク基体ＭＳとの間に挟まることによって生じる。多層反射膜ＭＬの形成条件にもよるが、スムージング法などの成膜条件を適用することにより、多層反射膜ＭＬの上面１３は容易に平坦化されるため、パーティクル１２上において多層反射膜ＭＬの上面１３に形成される凸部１４の高さは低く、例えば１．５ｎｍ程度である。このように多層反射膜ＭＬの上面１３に形成される凸部１４の高さは低いものの、多層反射膜ＭＬ内でＥＵＶ光の干渉の乱れが発生するために、ＥＵＶ光の反射率が大きく減少し、ウェハ２１の主面上に形成されたレジスト膜に転写されるパターンに転写欠陥が生じることとなる。
図５に示すＥＵＶマスクは、ピット状の位相欠陥１５を有している。このようなピット状の位相欠陥１５は、例えばマスク基体ＭＳを平坦化するために研磨する際にマスク基体ＭＳの表面にピット欠陥１６が発生することによって生じる。ピット欠陥１６上において多層反射膜ＭＬの各層が積層されることにより、多層反射膜ＭＬの上面１７における凹凸は緩和されるため、ピット欠陥１６上において多層反射膜ＭＬの上面１７に形成される凹部１８の深さは浅く、欠陥として認識することが困難な場合もある。しかし、多層反射膜ＭＬ内でＥＵＶ光の干渉の乱れが発生するために、ＥＵＶ光の反射率が大きく減少し、ウェハ２１の主面上に形成されたレジスト膜に転写されるパターンに転写欠陥が生じることとなる。
＜露光工程＞
続いて、上記した露光装置１（図１参照）を用いてウェハを露光する露光工程について、図６を参照しながら説明する。図６は、実施の形態１の露光工程の一部を示すフロー図である。
まず、露光光としてＥＵＶ光を用いてパターン露光を行うためのＥＵＶマスクＭＳＫ１（図３参照）を用意し（ステップＳ１１）、用意されたＥＵＶマスクＭＳＫ１を、露光装置１のマスクストッカー（図示は省略）に移して保管しておく（ステップＳ１２）。
次いで、ＥＵＶマスクＭＳＫ１（図３参照）を保持する（マスク保持工程、ステップＳ１３）。このマスク保持工程（ステップＳ１３）では、マスクストッカー（図示は省略）に保管されたＥＵＶマスクＭＳＫ１を、マスク搬送装置（図示は省略）により、露光装置１（図１参照）の露光機構部１ａ（図１参照）に搬送する。そして、図１に示したように、搬送されたＥＵＶマスクＭＳＫ１の裏面（第２主面）ＰＳ２が静電チャック４ａの下面（表面）４ｂと接触した状態で、ＥＵＶマスクＭＳＫ１を静電チャック４ａにより静電吸着する。このような方法により、マスクステージ（保持部）４によりＥＵＶマスクＭＳＫ１を保持する。
次いで、ＥＵＶ露光を行う（ＥＵＶ露光工程、ステップＳ１４）。このＥＵＶ露光工程（ステップＳ１４）では、図１に示したように、マスクステージ４にＥＵＶマスクＭＳＫ１が保持された状態で、露光機構部１ａのウェハステージ６により、レジスト膜が形成されたウェハ２１を保持する。そして、保持されたウェハ２１に対して、ＥＵＶマスクＭＳＫ１を用いて、本実施の形態１の特徴である多焦点重ね露光であり、かつ、スキャン露光としてのパターン露光を行う。パターン露光が行われたウェハ２１が、ウェハステージ６から搬出された後、ウェハステージ６により次のウェハ２１を保持し、保持された次のウェハ２１に対して、パターン露光を行う。このようにして、予め決定された複数のウェハ２１に対して連続してパターン露光が行われる。
なお、ＥＵＶ露光工程の詳細については、後述する図７〜図１１を用いて説明する。
このようにして予め決定された複数のウェハ２１に対して連続してパターン露光を行った後、ＥＵＶマスクＭＳＫ１を搬出する（マスク搬出工程、ステップＳ１５）。このマスク搬出工程（ステップＳ１５）では、マスクステージ４の静電チャック４ａによるＥＵＶマスクＭＳＫ１の静電吸着を停止し、静電吸着が停止されたＥＵＶマスクＭＳＫ１を、マスクステージ４から取り外して搬出する。
次いで、次の露光予定があるかを判定する（露光予定判定工程、ステップＳ１６）。そして、次の露光予定があるときは、ＥＵＶマスクＭＳＫ１を、露光装置１（図１参照）のマスクストッカー（図示を省略）に移して保管しておく（ステップＳ１２）。一方、次の露光予定がないときは、終了となる。
なお、マスク搬出工程（ステップＳ１５）の後、露光予定判定工程（ステップＳ１６）の前に、ＥＵＶマスクＭＳＫ１の裏面ＰＳ２を洗浄する工程（マスク裏面洗浄工程）を行うことができる。また、マスク搬出工程（ステップＳ１５）の後、露光予定判定工程（ステップＳ１６）の前に、ＥＵＶマスクＭＳＫ１のパターン面ＰＳ１の異物検査を行う工程（異物検査工程）を行うことができる。
＜半導体装置の製造工程＞
続いて、上記した露光工程を含む半導体装置の製造工程について、図７〜図１１を参照しながら説明する。図７〜図１１は、実施の形態１の半導体装置の製造工程中の要部断面図である。
なお、図８では、理解を簡単にするために、ＥＵＶマスクＭＳＫ１のうち、キャッピング層ＣＡＰ（図３参照）、バッファ層ＢＵＦ（図３参照）および導電膜ＣＦ（図３参照）の図示を省略している。
以下では、ウェハの主面に被加工膜（被エッチング膜）が形成されており、その被加工膜を、所望のパターンに加工する（エッチングする）例について、説明する。
まず、ウェハの主面に形成された被加工膜上に、レジスト膜を形成する（レジスト膜形成工程）。このレジスト膜形成工程では、まず、図７に示すように、ウェハ２１の主面２１ａに被加工膜２２が形成されたウェハ２１を用意する。そして、被加工膜２２上にレジスト（フォトレジスト）を塗布し、熱処理することで、レジスト膜（フォトレジスト膜）２３を形成する。図７に示すように、ＥＵＶリソグラフィでは、レジスト膜２３と被加工膜２２の間に、反射防止膜などを形成しておく必要はない。しかし、レジスト膜２３と被加工膜２２との間には、レジスト膜２３と被加工膜２２との密着力を強化してレジストパターン倒れを防止するための密着強化膜（図示は省略）を形成しておくことも可能である。または、レジスト膜２３と被加工膜２２の間には、レジスト膜２３のエッチング耐性不足を補うためのハードマスク（図示は省略）を形成しておくことも可能である。
次いで、ウェハの主面にレジスト膜が形成されたウェハを、ウェハステージにより保持する（マスク保持工程）。
次いで、ＥＵＶ光を露光光として、レジスト膜を露光する（ＥＵＶ露光工程）。このＥＵＶ露光工程は、図６を用いて説明したＥＵＶ露光工程（図６のステップＳ１４）と同様に行うことができる。
具体的には、図８に示すように、パターン面ＰＳ１に形成された多層反射膜ＭＬと吸収体パターンＡＢＳとを含む露光用パターンを有するＥＵＶマスクＭＳＫ１に露光光２ａを照射する。多層反射膜ＭＬに照射された露光光２ａは、多層反射膜ＭＬで反射されて反射光２ｂとなる。一方、吸収体パターンＡＢＳに照射された露光光２ａは吸収体パターンＡＢＳに吸収されるため、反射されない。その結果、パターン面ＰＳ１で多層反射膜ＭＬにより反射された反射光２ｂを、縮小投影光学系５（図１参照）を介してレジスト膜２３に照射する。これにより、レジスト膜２３を、多層反射膜ＭＬと吸収体パターンＡＢＳとを含む露光用パターンを用いてパターン露光する。
次いで、パターン露光されたレジスト膜を現像する（現像工程）。この現像工程では、パターン露光されたレジスト膜２３（図８参照）を現像することで、図９に示すように、ＥＵＶマスクＭＳＫ１（図８参照）の吸収体パターンＡＢＳ（図８参照）を含む露光用パターンが転写されたレジストパターン２３ａを形成する。
次いで、被加工膜をエッチングする（エッチング工程）。このエッチング工程では、レジストパターン２３ａをエッチング用マスクとして用いて、被加工膜２２（図９参照）を加工する（エッチングする）。これにより、図１０に示すように、ウェハ２１上に、被加工膜２２（図９参照）からなり、ＥＵＶマスクＭＳＫ１（図８参照）の吸収体パターンＡＢＳ（図８参照）を含む露光用パターンが転写されたパターン２２ａを形成する。その後、図１１に示すように、例えばアッシングなどによりレジストパターン２３ａを除去する。
＜ＥＵＶ露光工程＞
続いて、露光工程に含まれるＥＵＶ露光工程について、図１２〜図１６を参照しながら説明する。
本実施の形態１のＥＵＶ露光工程は、レジスト膜に照射される反射光の焦点位置（フォーカス位置、ベストフォーカス位置）をレジスト膜の膜厚方向に沿って変更しながら、反射光をレジスト膜に照射する工程を複数回繰り返して行うことで、レジスト膜をパターン露光するものである。
また、本実施の形態１のＥＵＶ露光工程は、好適には、複数回繰り返して行う、反射光をレジスト膜に照射する工程の各回の工程において、レジスト膜に照射される反射光の焦点位置を固定した状態で、反射光をレジスト膜に照射するものである。そして、各回の工程を繰り返して行う度に、反射光の焦点位置を変更するものである。すなわち、本実施の形態１のＥＵＶ露光工程は、各回の露光における反射光の焦点位置が互いに異なる露光を複数回繰り返して行う多焦点重ね露光を行うものである。
図１２は、多焦点重ね露光の概念を説明するための断面図である。図１３は、焦点位置を変更したときの、各深さ位置における面内方向に沿った反射光の光量の分布を模式的に表すグラフである。
前述したように、多焦点重ね露光とは、焦点位置を、ウェハ上に形成されたレジスト膜の膜厚方向に沿って変更しながら、反射光をレジスト膜に照射する工程を複数回繰り返して行うものである。例えば、図１２に示すように、互いに異なる深さ位置であるＤＰ１、ＤＰ２、ＤＰ３の３点の間で、焦点位置を変更するものとする。そして、例えば、深さ位置ＤＰ１、ＤＰ２、ＤＰ３をそれぞれ焦点位置とする露光条件をＥＣ１、ＥＣ２、ＥＣ３とする。このとき、図１３では、紙面左側から右側に向かって順に、露光条件をＥＣ１、ＥＣ２、ＥＣ３としたときの反射光の光量の分布を示す。また、露光条件ＥＣ１、ＥＣ２、ＥＣ３の各条件について、紙面上側から下側に向かって順に縦一列に示された３つのグラフは、深さ位置ＤＰ１、ＤＰ２、ＤＰ３の各深さ位置における面内方向に沿った反射光の光量の分布を模式的に表すものである。
図１２では、焦点位置を、互いに異なる３つの深さ位置を焦点位置として変更した例について示す。しかし、焦点位置を変更する深さ位置の数は３つに限られない。互いに異なる２つの深さ位置を焦点位置として変更する場合であってもよく、互いに異なる４つ以上の深さ位置を焦点位置として変更する場合であってもよい。ただし、焦点位置を変更して露光を繰り返して行う回数が増加すると工程数が増加するので、焦点位置を変更する深さ位置の数は２つまたは３つが好ましい。また、焦点位置が面内方向にも変更されると、パターン露光されるパターンの形状（パターン形状）が歪むおそれがあるので、焦点位置は、レジスト膜の膜厚方向のみに沿って変更することが好ましい。
ここで、焦点位置（フォーカス位置、ベストフォーカス位置）とは、最も鮮明なパターン形状が得られる深さ位置（高さ位置）を意味する。そして、焦点位置は、パターン形状が点（点パターン）である場合、具体的にはパターン形状がホール（ホールパターン）の場合には、図１３に示すように、最もピーク強度が高い光量の分布が得られるような、深さ位置（高さ位置）である。
本実施の形態１では、深さ位置ＤＰ１を焦点位置とした露光条件ＥＣ１による露光、深さ位置ＤＰ２を焦点位置とした露光条件ＥＣ２による露光、および、深さ位置ＤＰ３を焦点位置とした露光条件ＥＣ３による露光からなる多焦点重ね露光を行う。このとき、深さ位置ＤＰ１では、露光条件ＥＣ１の露光によるパターン形状、露光条件ＥＣ２の露光によるパターン形状、および、露光条件ＥＣ３の露光によるパターン形状が合成されたパターン形状でパターン露光される。
このような多焦点重ね露光においては、オフテレセン露光によるパターン形状の面内方向に沿ったずれに留意することが望ましい。ここでは、図１４〜図１６を参照し、オフテレセン露光によるパターン形状の面内方向に沿ったずれを少なくする方法について説明する。
図１４〜図１６は、スキャン露光を行う手順を説明するための図である。図１４〜図１６は、ウェハ２１の平面図を示したものであり、その平面図に、ウェハ２１に形成される複数のチップが形成される領域についてスキャン露光を行う順序を示したものである。また、図１４〜図１６中、ＳＨＴは露光領域の配置図（ショットマップ）を示す。
まず、１回目のスキャン露光を行う。１回目のスキャン露光では、深さ位置ＤＰ１を焦点位置として設定してスキャン露光ＳＣＮ１を行う。この１回目のスキャン露光ＳＣＮ１においては、図１４に示すように、最初に第１チップが形成される領域ＣＨＰ１で、反射光をレジスト膜２３に照射して露光を行い、次に、第２チップが形成される領域ＣＨＰ２で、反射光をレジスト膜２３に照射して露光を行う。同様にして、順次、第３チップが形成される領域ＣＨＰ３での露光、第４チップが形成される領域ＣＨＰ４での露光などを行った後、最後のチップが形成される領域ＣＨＰＥでの露光を行う。つまり、ウェハ２１の主面の一部の領域で反射光をレジスト膜２３に照射する工程を複数回繰り返して行うのであり、その際、ウェハ２１の主面のうち反射光が照射される領域を走査しながら、その一部の領域で反射光をレジスト膜２３に照射する工程を複数回繰り返して行う。
次いで、ＥＵＶマスクＭＳＫ１をマスクステージ４から外すことなく、かつ、ウェハ２１をウェハステージ６から外すことなく、２回目のスキャン露光を行う。２回目のスキャン露光では、焦点位置を変更し、深さ位置ＤＰ２を新たな焦点位置として設定してスキャン露光ＳＣＮ２を行う。この２回目のスキャン露光ＳＣＮ２においては、図１５に示すように、各チップが形成される領域を露光する順序は、バックラッシュ等の影響を避けるため、１回目のスキャン露光ＳＣＮ１における順序と同じ順序とする。すなわち、第１チップが形成される領域ＣＨＰ１から始まって、第２チップが形成される領域ＣＨＰ２、第３チップが形成される領域ＣＨＰ３、第４チップが形成される領域ＣＨＰ４の順に、最後のチップが形成される領域ＣＨＰＥに至るまで、領域ごとに露光を行う。
ＥＵＶリソグラフィでは、光学系がオフテレセン光学系であるため、焦点位置の変更に伴って、露光倍率も変化する。したがって、２回目のスキャン露光ＳＣＮ２では、スキャン露光を開始する前に、焦点位置を変更するとともに、２回目のスキャン露光ＳＣＮ２における露光倍率が１回目のスキャン露光ＳＣＮ１における露光倍率と等しくなるように、露光倍率の補正をしておく。つまり、反射光の焦点位置を変更するとともに、焦点位置の変更の前後で露光倍率が変わらないように露光倍率を補正しながら、反射光をレジスト膜２３に照射する工程を繰り返して行う。
次いで、ＥＵＶマスクＭＳＫ１をマスクステージ４から外すことなく、かつ、ウェハ２１をウェハステージ６から外すことなく、３回目のスキャン露光を行う。３回目のスキャン露光では、焦点位置を変更し、深さ位置ＤＰ３を新たな焦点位置として設定してスキャン露光ＳＣＮ３を行う。この３回目のスキャン露光ＳＣＮ３においても、図１６に示すように、各チップが形成される領域を露光する順序は、バックラッシュ等の影響を避けるため、１回目のスキャン露光ＳＣＮ１における順序と同じ順序とする。すなわち、第１チップが形成される領域ＣＨＰ１から始まって、第２チップが形成される領域ＣＨＰ２、第３チップが形成される領域ＣＨＰ３、第４チップが形成される領域ＣＨＰ４の順に、最後のチップが形成される領域ＣＨＰＥに至るまで、領域ごとに露光を行う。
また、３回目のスキャン露光ＳＣＮ３においても、スキャン露光を開始する前に、焦点位置を変更するとともに、３回目のスキャン露光ＳＣＮ３における露光倍率が１回目のスキャン露光ＳＣＮ１における露光倍率と等しくなるように、露光倍率の補正をしておく。つまり、反射光の焦点位置を変更するとともに、焦点位置の変更の前後で露光倍率が変わらないように露光倍率を補正しながら、反射光をレジスト膜２３に照射する工程を繰り返して行う。
本実施の形態１では、ある回のスキャン露光の後、ＥＵＶマスクＭＳＫ１をマスクステージ４から外すことなく、かつ、ウェハ２１をウェハステージ６から外すことなく、次の回のスキャン露光を行う。また、本実施の形態１では、バックラッシュ等の影響を避けるため、２回目以降のスキャン露光において各チップが形成される領域を露光する順序は、１回目のスキャン露光において各チップが形成される領域を露光する順序と同じ順序である。このため、多焦点重ね露光における各回の露光の間でのパターン形状のずれは、ウェハステージ６の送り精度レベル以下に抑えられ、十分な精度を確保することができる。
なお、バックラッシュ等の影響が小さい場合には、２回目のスキャン露光ＳＣＮ２において各チップが形成される領域を露光する順序を、１回目のスキャン露光ＳＣＮ１において各チップが形成される領域を露光する順序と逆順にすることができる。これにより、各スキャン露光の間で、最後のチップが形成される領域ＣＨＰＥから第１チップが形成される領域ＣＨＰ１にウェハステージ６を移動する必要がなくなるため、スキャン露光に要する時間を短縮することができる。
また、本実施の形態１では、２回目以降のスキャン露光における露光倍率が１回目のスキャン露光における露光倍率と等しくなるように、露光倍率の補正をした状態で露光を行う。このため、光学系がオフテレセン光学系であっても、焦点位置の変更に伴って露光倍率が変化し、多焦点重ね露光における各回の露光の間でパターン形状のずれが発生することを防止または抑制することができる。
本実施の形態１では、焦点位置を変更するとともに、露光倍率の補正をするときは、マスクステージ４およびウェハステージ６を移動させることで露光倍率を補正するとともに、投影光学系の一部のミラーを微動させることもできる。これにより、露光倍率の補正によって生じる収差の補正も行うことができる。
また、本実施の形態１では、上記したように、焦点位置を固定した状態で、反射光をレジスト膜に照射して１回のスキャン露光を行い、スキャン露光の回ごとに焦点位置を変更しながら、複数回スキャン露光を繰り返して行う。すなわち、複数回繰り返して行うスキャン露光の回ごとに焦点位置を離散的に変更する。このとき、焦点位置を変更するとともに、露光倍率を補正することにより、焦点位置の変更に伴って露光倍率が変化し、多焦点重ね露光における各回の露光の間でパターン形状のずれが発生することを防止または抑制することができる。したがって、光学系がオフテレセン光学系であることによる影響を、簡易な方法で排除または軽減することができる。
なお、多焦点重ね露光における各回の露光を行う際に、連続して焦点位置を変更することもできる。
＜焦点位置を変更する範囲について＞
上記した多焦点重ね露光においては、焦点位置を変更する範囲について最適化することが好ましい。ここでは、多焦点重ね露光によるパターン形状の形状精度を高めるために好適な、焦点位置を変更する範囲について説明する。
図１２および図１３を用いて説明したように、互いに異なる３つの深さ位置ＤＰ１、ＤＰ２、ＤＰ３を焦点位置とし、３回の多焦点重ね露光を行う場合において、深さ位置ＤＰ１、ＤＰ２、ＤＰ３のうち中間の深さ位置ＤＰ２を、通常の露光を行う場合の焦点位置とする。このような場合、深さ位置ＤＰ１、ＤＰ３のうち一方は、深さ位置ＤＰ２に比べ、パターン寸法への位相欠陥の影響が少ないものの、他方は、深さ位置ＤＰ２に比べ、パターン寸法への位相欠陥の影響が大きくなる。したがって、位相欠陥を有するＥＵＶマスクを用いた露光工程を行う場合には、上記した多焦点重ね露光によるパターン形状の形状精度は、通常の露光によるパターン形状の形状精度と同程度か、あるいは低下するおそれがある。
特に、焦点位置の変更の範囲が大きい場合には、パターン寸法への位相欠陥の影響が大きくなるので、多焦点重ね露光を行うことで、位相欠陥の影響を低減することはできない。また、焦点位置の変更の範囲が大き過ぎる場合、反射光による光学像のコントラストが低下し、ウェハ２１の主面上に形成されたレジスト膜に転写されるパターンの解像度が低下するおそれがある。
一方、焦点位置の変更の範囲が小さい場合には、パターン寸法への位相欠陥の影響が小さくなり、レジスト膜に転写されるパターンのパターン寸法であるＣＤ（Critical Dimension）への位相欠陥の影響が小さくなる。これは、例えば反射光による光学像のコントラストの鈍りの影響と、位相欠陥の近傍における電磁場の振る舞いの影響が相まったためと考えられる。
図１７は、位相欠陥を有しないＥＵＶマスクを用いて形成されたレジストパターンのパターン寸法のデフォーカス量依存性を示すグラフである。なお、デフォーカス量とは、通常の露光を行う場合の焦点位置（フォーカス位置、ベストフォーカス位置）を基準位置としたときの、レジスト膜の膜厚方向に沿った焦点位置の変更量である。
図１７は、位相欠陥のないマスクを用いて線幅およびスペース幅がともに３２ｎｍのパターン（ラインアンドスペースパターン）をレジスト膜に転写した場合において、形成されたレジストパターンのパターン寸法すなわちＣＤのデフォーカス量依存性を示している。図１７は、投影光学系の開口数ＮＡが０．２５であるスキャン型露光装置により、露光パターンをレジスト膜に転写した場合について、示している。また図１７には、露光量が適正量である場合（適正露光）、露光量が適正量よりも多い場合（露光オーバー）、および、露光量が適正量よりも少ない場合（露光アンダー）の３つの場合について、デフォーカス量を変化させたときのパターン寸法の変化を示す特性曲線が表されている。
図１７における適性露光の場合の特性曲線によれば、±１５０ｎｍのデフォーカス量の範囲では、均一なＣＤが得られている。これは、例えば、ＥＵＶ露光がＥＵＶ光の波長が１３．５ｎｍの短波長を有するＥＵＶ光を露光光として用いており、焦点深度が深いためである。
図１８は、位相欠陥を有するＥＵＶマスクを用いて形成されたレジストパターンのパターン寸法のデフォーカス量依存性を示すグラフである。なお、図１８の縦軸は、ＥＵＶマスクが位相欠陥を有していないときのパターン寸法を基準値としたときの、パターン寸法の変化を示している。
図１８は、図４に示すバンプ状の位相欠陥が、線幅およびスペース幅がともに３２ｎｍのパターン（ラインアンドスペースパターン）のライン間中央に形成された場合において、形成されたレジストパターンのパターン寸法すなわちＣＤのデフォーカス量依存性を示している。図１８は、投影光学系の開口数ＮＡが０．２５であるスキャン型露光装置により、露光パターンをレジスト膜に転写した場合について、示している。
ＥＵＶマスクがバンプ状の位相欠陥を有する場合には、デフォーカス量がマイナス（負）側の領域、すなわちウェハが投影光学系に近づく領域で、特にＣＤの変化量が大きい。その結果、ＣＤの変化を示す曲線は、デフォーカス量が０の位置を中心として、デフォーカス量がマイナス（負）側である紙面左側の領域と、デフォーカス量がプラス（正）側である紙面右側の領域との間で、非対称の形状を有する。
なお、図示は省略するが、ＥＵＶマスクがピット状の欠陥を有する場合には、デフォーカス量がプラス（正）側の領域、すなわちウェハが投影光学系から遠ざかる領域で、特にＣＤの変化量が大きい。その結果、ＣＤの変化を示す曲線は、デフォーカス量が０の位置を中心として、デフォーカス量がマイナス（負）側である紙面左側の領域と、デフォーカス量がプラス（正）側である紙面右側の領域との間で、非対称の形状を有する。
本実施の形態１では、３回の多焦点重ね露光を行う場合において、ＤＰ１、ＤＰ２、ＤＰ３の深さ位置を例えば−４０ｎｍ、０ｎｍ、＋４０ｎｍとし、ＤＰ１、ＤＰ２、ＤＰ３の各深さ位置を焦点位置として３回の多焦点重ね露光を行うことができる。これにより、ＥＵＶマスクがバンプ状の位相欠陥を有する場合、および、ＥＵＶマスクがピット状の位相欠陥を有する場合のいずれの場合であっても、多焦点重ね露光によるパターン形状の形状精度を、通常の露光によるパターン形状の形状精度よりも高くすることができる。
また、本実施の形態１では、多焦点重ね露光を行う場合において、好適には、反射光の焦点位置を、焦点深度の半分以下の範囲内で変更することができる。これにより、多焦点重ね露光によるパターン形状の形状精度を、通常の露光によるパターン形状の形状精度よりも確実に高くすることができる。
これは、図１８においてＣＤが略直線状に変化する−５０〜５０ｎｍのデフォーカス量の範囲が、図１７の露光オーバーの場合の特性曲線においてパターン寸法が略一定になる−１００〜１００ｎｍのデフォーカス量の範囲ＲＮＧ１の略半分であることと関係があると考えられる。すなわち、図１７の露光オーバーの場合の特性曲線においてパターン寸法が略一定になる−１００〜１００ｎｍのデフォーカス量の範囲は、焦点深度に対応すると考えられる。また、図１８に示すように、焦点位置の変更の範囲が−５０〜５０ｎｍの範囲ＲＮＧ２以下であるときに、ＣＤが略直線状に変化し、ＣＤの変化が小さくなる。したがって、焦点位置を、焦点深度の半分以下の範囲内で変更するときには、多焦点重ね露光によるパターン形状の形状精度を、通常の露光によるパターン形状の形状精度よりも高くすることができると考えられる。
なお、焦点位置を、焦点深度の半分以下の範囲内で変更するとは、焦点位置が変更される範囲が、焦点深度の半分以下の範囲であることを意味する。すなわち、焦点位置として設定する深さ位置のうち最高位置と最低位置との間の距離が、焦点深度の半分以下であることを意味する。
なお、露光光の波長をλとするとき、通常は、焦点深度は、±λ／｛２（ＮＡ）２｝により表される。しかし、焦点深度は、露光条件が同一であっても、レジスト膜に転写されるパターンのパターン寸法すなわちＣＤによって変化する。そのため、露光条件が最も制約されるパターン、すなわち、ＣＤが最も小さいパターンにおけるパターン寸法のデフォーカス量依存性に基づいて決定することが好ましい。
＜マスクバイアスにより作製されたＥＵＶマスク＞
次に、ＥＵＶマスクの吸収体パターンの線幅を、位相欠陥を有しない場合に最適値として設計される値（ピボタル値）から減少させるマスクバイアスにより作製されたＥＵＶマスクについて説明する。本実施の形態１では、以下に述べるマスクバイアスにより作製されたＥＵＶマスクを用いて多焦点重ね露光を行う場合、通常のＥＵＶマスクを用いて多焦点重ね露光を行う場合に比べ、位相欠陥の影響をさらに低減することができる。
図１９および図２０は、マスクバイアスにより作製されたＥＵＶマスクを説明するための図である。図１９は、マスクバイアスを行わずに作製されたＥＵＶマスクの平面図を示したものである。図２０は、マスクバイアスにより作製されたＥＵＶマスクの平面図を示したものである。
通常、ＥＵＶマスクの吸収体パターンには、ＯＰＣ（Optical Proximity Correction）、ＦＶＣ（Flare Variation Compensation）、または、エッチングなどによるＰＰＣ（Pattern Proximity Correction）等の処理が別途施してある。
本実施の形態１では、上記の通常の処理に加え、さらに、吸収体パターンの線幅を小さくし、吸収体パターンの開口幅を大きくすることで、パターンサイジング処理を施したＥＵＶマスクを用いる。このパターンサイジング処理を含めたＥＵＶマスクの製造工程は、例えば以下のように行うことができる。
まず、図１９に示すように、マスク基体ＭＳの表面に形成され露光光を反射する多層反射膜ＭＬ、および、多層反射膜ＭＬ上に形成され露光光を吸収する吸収体パターンＡＢＳ０を含む露光用パターンを有し、位相欠陥を有しないＥＵＶマスクＭＳＫ０を準備する。このとき、吸収体パターンＡＢＳ０の線幅をＶＬ１とする。そして、準備したＥＵＶマスクＭＳＫ０を、マスクステージ４（図１参照）により保持する。
なお、位相欠陥を有しない場合とは、全く位相欠陥を有しない場合、または、位相欠陥を有する場合であって、例えば予め設定された幅寸法において、後述する許容バンプ高さを超えるバンプ高さを有する位相欠陥を有しないとき、を意味する。
また、図７を用いて説明した工程と同様の工程により、ウェハ（基板）２１の主面に形成された被エッチング膜２２上に、レジスト膜２３を形成する（第２レジスト膜形成工程）。そして、ウェハ２１の主面にレジスト膜２３が形成されたウェハ２１を、ウェハステージ６（図１参照）により保持する（第２マスク保持工程）。ただし、ＥＵＶマスクの製造工程においては、図７を用いて説明した工程におけるウェハとは、別のウェハを用いる。
次いで、図８を用いて説明した工程と同様の工程により、ＥＵＶマスクＭＳＫ０の表面に露光光を照射し、照射された露光光が表面で反射された反射光を、ウェハ２１のレジスト膜２３に照射することで、レジスト膜２３をパターン露光する（第２ＥＵＶ露光工程）。
次いで、図９を用いて説明した工程と同様の工程により、パターン露光されたレジスト膜２３を現像することで、露光用パターンが転写されたレジストパターン２３ａを形成する（第２現像工程）。その後、形成されたレジストパターン２３ａの線幅を測定する（測定工程）。
例えば、ウェハ２１の主面の一部の領域で反射光をレジスト膜２３に照射する工程を複数回繰り返して行い、その際、ウェハ２１の主面のうち反射光が照射される領域を走査しながら、その一部の領域で反射光をレジスト膜２３に照射する工程を、複数回繰り返して行うことができる。また、例えば各回の工程を繰り返して行う度に、反射光の焦点位置を変更することができ、これにより、レジスト膜２３をパターン露光することができる。そして、例えば、測定工程において、測定されたレジストパターン２３ａの線幅の変動量が、予め設定された基準値よりも小さくなるように、吸収体パターンＡＢＳ０の線幅としての値ＶＬ３を決定し、決定された値ＶＬ３を値ＶＬ１とすることで、値ＶＬ１を決定することができる。
すなわち、測定工程において、測定されたレジストパターン２３ａの線幅の測定値が、予め設定された範囲に含まれるように、吸収体パターンＡＢＳ０の線幅としての値ＶＬ３を決定し、決定された値ＶＬ３を値ＶＬ１とすることで、値ＶＬ１を決定することができる。
つまり、ＥＵＶマスクＭＳＫ１が位相欠陥を有しないときに形成されるレジストパターン２３ａの線幅として予想される値が、予め設定された範囲に含まれるように、吸収体パターンＡＢＳ０の線幅としての値ＶＬ１を決定する。例えばこの値ＶＬ１を、ＥＵＶマスクＭＳＫ１が位相欠陥を有しない場合に最適値として設計される値（ピボタル値）とすることができる。
その後、ＥＵＶマスクＭＳＫ１を用いて露光を行う前に、ＥＵＶマスクＭＳＫ１を製造する。このとき、図２０に示すように、ＥＵＶマスクＭＳＫ１の吸収体パターンＡＢＳの線幅が、決定された値ＶＬ１よりも小さくなるように、ＥＵＶマスクＭＳＫ１を製造する。つまり、ピボタル値としての値ＶＬ１よりも小さい値ＶＬ２に補正された線幅の吸収体パターンＡＢＳを有するＥＵＶマスクＭＳＫ１を製造する。
ここで、ＥＵＶマスクＭＳＫ１が、吸収体パターンＡＢＳの線幅として複数種類の線幅を有する場合には、各線幅に応じて補正をすることができる。あるいは、吸収体パターンＡＢＳの線幅として複数種類の線幅を有する場合であっても、吸収体パターンＡＢＳの線幅を、両側から一律に一定の幅寸法ＶＬ４だけ小さくし、吸収体パターンＡＢＳの開口幅を、両側に一律に一定の幅寸法ＶＬ４だけ大きくすることができる。例えばＥＵＶマスクとして４倍体マスクを用いる場合には、吸収体パターンＡＢＳの線幅を、両側から一律に１５ｎｍの幅寸法ＶＬ４だけ小さくし、吸収体パターンＡＢＳの開口幅を、両側に一律に１５ｎｍの幅寸法ＶＬ４だけ大きくすることができる。
なお、ＥＵＶマスクのうち位相欠陥のない通常部分での転写特性に悪影響が及ばない範囲で、吸収体パターンＡＢＳの線幅を小さくし、吸収体パターンＡＢＳの開口幅を大きくすることが望ましい。
このような処理を行って製造されたＥＵＶマスクにおいては、吸収体パターンが形成されていない領域、すなわち、露光光を反射する領域の面積が増加している。したがって、通常のＥＵＶマスクを用いる場合に所望のパターン寸法を得るために必要な露光量よりも露光量を減じた露光条件で、露光を行うことができる。その結果、通常のＥＵＶマスクを用いる場合に比べ、位相欠陥の影響が低減され、多焦点重ね露光によるパターン形状の形状精度を、通常の露光によるパターン形状の形状精度よりも高くすることができる。
＜マスクバイアスにより作製されたＥＵＶマスクを用いた通常露光＞
上記したマスクバイアスにより作製されたＥＵＶマスクを用いる場合、多焦点重ね露光を行わず、通常露光を行う場合であっても、通常のＥＵＶマスクを用いて通常露光を行う場合に比べ、位相欠陥の影響を低減することができる。このような多焦点重ね露光を行わない場合にも、上記の通常の処理に加え、吸収体パターンの線幅を小さくし、吸収体パターンの開口幅を大きくすることで、パターンサイジング処理を施したＥＵＶマスクを用いる。このパターンサイジング処理を含めたＥＵＶマスクの製造工程も、図１９および図２０を用いて説明した、パターンサイジング処理を含めたＥＵＶマスクの製造工程と同様に行うことができる。
このような処理を行って製造されたＥＵＶマスクにおいても、通常のＥＵＶマスクを用いる場合に所望のパターン寸法を得るために必要な露光量よりも露光量を減じた露光条件で、露光を行うことができる。その結果、通常のＥＵＶマスクを用いる場合に比べ、位相欠陥の影響が低減され、多焦点重ね露光を行わない場合でも、パターン形状の形状精度を、通常の露光によるパターン形状の形状精度よりも高くすることができる。
＜キラー欠陥となるバンプ高さ＞
続いて、マスクバイアスにより作製されたＥＵＶマスク、および、多焦点重ね露光を、単独で、または、組み合わせて用いた場合における、キラー欠陥となるバンプ高さすなわち許容バンプ高さについて、図２１を参照しながら説明する。
以下では、通常のＥＵＶマスクを用いて通常の露光を行った場合を比較例１とし、マスクバイアスにより作製されたＥＵＶマスクを用いて通常の露光を行った場合を実施例１とした。また、通常のＥＵＶマスクを用いて多焦点重ね露光を行った場合を実施例２とし、マスクバイアスにより作製されたＥＵＶマスクを用いて多焦点重ね露光を行った場合を実施例３とした。
図２１は、比較例１および実施例１〜実施例３における許容バンプ高さを示すグラフである。
ここでは、ＥＵＶマスクとして、ウェハ上での線幅およびスペース幅がともに３２ｎｍであるパターンの間であって多層反射膜の表面に、半値幅（Full Width Half Maximum：ＦＷＨＭ）が４０ｎｍであり、バンプ高さが互いに異なるバンプ状の位相欠陥を複数種類配置したものを用意した。そして、デフォーカス量を１００ｎｍとした露光条件で露光したときに、キラー欠陥となるバンプ高さを調査することにより、許容バンプ高さを判定した。
なお、許容バンプ高さとは、キラー欠陥となるバンプ高さを意味する。また、キラー欠陥とは、例えば５〜１０％程度を超えるパターン寸法の変化を発生させる位相欠陥を意味する。
図２１に示すように、比較例１における許容バンプ高さは１．５ｎｍであり、実施例１における許容バンプ高さは１．７ｎｍであり、実施例２における許容バンプ高さは１．８ｎｍであり、実施例３における許容バンプ高さは２．０ｎｍであった。
したがって、通常のＥＵＶマスクを用いて通常の露光を行う場合（比較例１）に比べ、マスクバイアスにより作製されたＥＵＶマスクを用いて通常の露光を行う場合（実施例１）には、許容バンプ高さを増加させることができる。また、マスクバイアスにより作製されたＥＵＶマスクを用いて通常の露光を行う場合（実施例１）に比べ、通常のＥＵＶマスクを用いて多焦点重ね露光を行う場合（実施例２）には、さらに許容バンプ高さを増加させることができる。また、通常のＥＵＶマスクを用いて多焦点重ね露光を行う場合（実施例２）に比べ、マスクバイアスにより作製されたＥＵＶマスクを用いて多焦点重ね露光を行った場合（実施例３）には、より一層許容バンプ高さを増加させることができる。
上記した許容バンプ高さが増加するということは、同じバンプ高さを有するバンプ状の位相欠陥を有していても、位相欠陥としての影響が低減することを意味する。つまり、許容バンプ高さが増加することで、検査精度を高くしないと検出されないような微小な位相欠陥による不具合を低減することができるので、欠陥検査において検出すべき位相欠陥の高さの下限値を大きくすることができる。したがって、ＥＵＶマスクの欠陥検査を容易にすることができ、ＥＵＶマスクの吸収体パターンの形状等の修正を容易にすることができ、マスクブランクおよびＥＵＶマスクの製造歩留まりを向上させることができる。そのため、ＥＵＶマスクの製造コストを低減することができ、ＥＵＶマスクの製造工程におけるＴＡＴ（Turn Around Time）を短縮することができる。
＜位相欠陥の検出および位相欠陥の影響の低減の困難性について＞
ＥＵＶマスクに位相欠陥が発生した場合の対処方法は、以下の３つの工程からなる。第１の工程は、位相欠陥の検査を行う工程である。第２の工程は、吸収体パターンの修正方法などを見積もる工程である。第３の工程は、その見積もりに従い、吸収体パターンを修正する工程である。
第１の工程では、吸収体パターンを形成する前のマスクブランクに対する検査、および、吸収体パターンを形成した後のマスクに対する検査が行われる。このうち、マスクブランクに対する検査の方法として、前述した露光光欠陥検査法がある。
上記特許文献１には、露光光欠陥検査法として、暗視野を用いる方法が記載されており、上記特許文献２には、露光光欠陥検査法として、明視野を用いるＸ線顕微鏡法が記載されている。また、上記特許文献３には、露光光欠陥検査法として、暗視野を用いて位相欠陥を検出し、フルネルゾーンプレートを用いた明視野で位相欠陥の同定を行う暗視野明視野併用法が記載されている。
露光光欠陥検査法は、位相欠陥を検出する際の検出感度が高く、ｈｐ（ハーフピッチ）が３２ｎｍ以下の微細パターンに対応した検査では、露光光欠陥検査法が不可欠と考えられる。このうち、上記した露光光明視野検査法は、検出感度は高いもののノイズに検査信号が埋もれやすいことから、位相欠陥を検出する領域のピクセルサイズを小さくする必要がある。そのため、スループットを向上させることが難しく、フルフィールド検査が難しいという課題がある。
第２の工程では、形成されるパターンのパターン寸法への位相欠陥の影響を調べ、吸収体パターンを修正する際の修正量などを見積もる。この修正量を見積もるために、例えば上記したＡＩＭＳが用いられる。ＡＩＭＳは、露光光と同じ波長の光源を有する光学系を用い、位相欠陥等の拡大像（空間像）をＣＣＤ（Charge Coupled Device）などのセンサーにより計測する検査システムである。上記特許文献４には、ＡＩＭＳによる投影露光システムの結像面中の強度分布を決定する方法が記載されている。
第３の工程では、吸収体パターンを修正する。吸収体パターンを修正する工程として、マスクブランクに生じた位相欠陥に対する吸収体パターンを修正するか、または、吸収体パターンに生じた欠陥に対する吸収体パターンを修正する。上記特許文献５には、マスクブランクに生じた位相欠陥に対する吸収体パターンの修正方法として、位相欠陥に隣接するマスクブランクの表面の吸収体パターンを変形または変更することにより、ウェハの主面上に形成されたレジスト膜に転写されるパターンの形状を改善する方法が記載されている。
上記したように、ＥＵＶマスクに位相欠陥が発生した場合の対処方法は、３つの工程からなり、ＥＵＶマスクの製造工程において、工数が増加するおそれがある。したがって、形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することは困難である。
特に、ＥＵＶリソグラフィにおいては、極めて微小な位相欠陥であっても、形成されるパターンのパターン寸法に影響を与えるおそれがある。例えば、ウェハ上での線幅およびスペース幅がともに３２ｎｍであるパターンを形成する場合には、多層反射膜の表面に、幅寸法がＦＷＨＭで４０ｎｍであり、高さ寸法が１．５ｎｍである位相欠陥が存在するときでも、形成されるパターンのパターン寸法が、５％以上変動する。このため、ハーフピッチ（ｈｐ）が２２ｎｍ以下である微細なパターンに対しては、欠陥検査としてActinic欠陥検査法などの露光光欠陥検査法を行う必要がある。
しかし、Actinic欠陥検査法による欠陥検査を行う場合でも、上記したハーフピッチ（ｈｐ）が２２ｎｍ以下である微細な位相欠陥を検査することは容易ではなく、光源の光量が十分ではないため、欠陥検査に要する時間が長いという問題がある。
また、ＥＵＶマスクが製造される前のマスクブランクについてだけでなく、ＥＵＶマスクを製造した後のそのＥＵＶマスクについても欠陥検査を行う必要がある。しかし、ＥＵＶマスクについて欠陥検査を行う場合、検査信号はマスクパターンからの散乱光の擾乱を受けるため、上記した微細な位相欠陥を検査することは容易ではない。
検査が必要な位相欠陥の幅寸法が、従来と同じくＦＷＨＭで例えば４０ｎｍであったとしても、検査が必要な位相欠陥の高さ寸法が、従来の高さ寸法よりも大きい例えば２ｎｍの寸法になれば、欠陥検査を従来に比べ容易に行うことができる。この場合、ハーフピッチ（ｈｐ）が２２ｎｍ程度であれば、欠陥検査としてActinic検査を行う必要がなく、ＤＵＶ（Deep Ultraviolet）光を用いた欠陥検査を行うことが可能になる。このように、ＥＵＶリソグラフィにおいては、検査が必要な位相欠陥の寸法の下限値を従来よりも大きな値とすることができるような露光方法が求められている。
ＥＵＶマスクに存在する位相欠陥が検出された場合には、例えば上記特許文献５に示すように、位相欠陥が存在する位置およびその近傍の領域において、吸収体パターンの輪郭を修正する方法がある。あるいは、位相欠陥が存在する位置が吸収体パターンの直下となるように吸収体パターンを形成または修正する方法がある。
しかしながら、本発明者らが検討したところ、位相欠陥の一部が吸収体パターンの下に入り込んでいる場合には、吸収体パターンの影となるため、位相欠陥の位置、および、形成されるパターンのパターン寸法への位相欠陥の影響などを容易に特定できないことが明らかになった。また、ＥＵＶマスクを修正するために多数の工程が必要となり、修正の効率が低いことが明らかとなった。そのため、トライアンドエラーによりＥＵＶマスクを修正することとなり、その修正に必要な工数および時間を予測することができず、ＥＵＶマスクの製造時間を管理することが困難であるという問題があった。したがって、Actinic欠陥検査法などの露光光欠陥検査法を行う場合でも、検査対象となる位相欠陥の寸法の基準を完全に満たすマスクブランクやＥＵＶマスクを、製造歩留まりを維持し、かつ、ＴＡＴを短縮した状態で供給することが困難である。そのため、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができない。
一方、ＥＵＶリソグラフィ以外のリソグラフィにおいては、例えば上記特許文献６および特許文献７に記載されたＦＬＥＸのように、焦点位置を変更しながら多重露光を行う多焦点重ね露光が行われることがある。このＦＬＥＸによる露光方法では、焦点深度に近い範囲で焦点位置を変更しながら多重露光を行うか、または、焦点深度に近い範囲で焦点位置を変化させながら連続的に重ね露光を行う。
さらに、上記特許文献８には、ＦＬＥＸを改良した露光方法として、レチクルを基板の面内方向に沿って走査しながら露光を行う走査露光方法において、基板の面内方向と直交する方向に沿って、微小距離の範囲で繰り返しレチクルの位置を変位させる技術が記載されている。上記特許文献８に記載された技術では、基板の面内方向と直交する方向に沿って、微小距離の範囲で繰り返しレチクルの位置を変位させることで、レジスト膜の膜厚方向に沿って焦点位置を周期的に変動させながら多重露光を行う。
上記特許文献６〜特許文献８に記載された露光方法では、ある深さ位置における反射光による光学像は、焦点位置が最適でないデフォーカス像と、焦点位置が最適であるベストフォーカス像とが重ねあわされたものになる。そのため、ある深さ位置における光学像のコントラストは、その深さ位置におけるベストフォーカス像のコントラストに比べ、弱まるおそれがある。
また、上記特許文献６〜特許文献８に記載された露光方法は、ＥＵＶリソグラフィ以外のリソグラフィにおいて、焦点深度が小さいという欠点を補い、幅広い深さ位置の範囲において、平均的にコントラストが強められた光学像を得るためのものである。
しかし、前述したように、ＥＵＶリソグラフィでは、露光光であるＥＵＶ光の波長が短く、元来焦点深度が大きいため、上記したＦＬＥＸによる露光方法を行う必要性は低い。元来焦点深度が大きいＥＵＶリソグラフィでは、焦点深度に近い範囲で焦点位置を変更しながら多重露光を行って、平均的にコントラストが強められた光学像を得る必要がない。また、上記特許文献６〜特許文献８に記載された露光方法は、反射型マスクとしてのＥＵＶマスクやオフテレセン光学系を用いるＥＵＶリソグラフィにおいて、形成されるパターンのパターン寸法への位相欠陥の影響を低減するというＥＵＶリソグラフィ固有の課題を解決するためのものではない。
そのため、上記特許文献６〜特許文献８に記載された露光方法では、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができない。また、露光により半導体基板に形成されたレジスト膜に転写されるパターンに位置ずれが発生し、製造される半導体デバイスの回路パターンの形状精度が低下するなどして、半導体装置の性能を低下させる。
特に、オフテレセン光学系を用いるＥＵＶリソグラフィでは、テレセン光学系を用いる通常のリソグラフィと異なり、スキャン露光の際に焦点位置を上下に短周期で振動させると露光倍率が変動し、転写されるパターンの位置が変動し、位置合わせ精度が低下する。このような露光倍率の変動およびパターンの位置の変動を補正するためには、別途補正光学系を設ける必要がある。しかし、ＥＵＶリソグラフィでは、多層膜反射鏡の反射率が７０％以下であるため、多層膜反射鏡が多数枚必要な補正光学系を設けると、露光に用いられる反射光の光量が減少してしまう。
＜本実施の形態の主要な特徴と効果＞
本実施の形態１によれば、レジスト膜に照射されるＥＵＶ光の焦点位置をレジスト膜の膜厚方向に沿って変更しながらＥＵＶ光をレジスト膜に照射する工程を複数回繰り返して行うことで、レジスト膜をパターン露光する。
本実施の形態１によれば、ＥＵＶマスクの製造工程において、ＥＵＶマスクに位相欠陥が発生した場合に、欠陥検査、修正量などの見積もり、および、吸収体パターンの修正、からなる３つの工程を行う必要がなく、工数が増加することを防止または抑制することができる。そのため、例えば位相欠陥の一部が吸収体パターンの下に入り込んでいる場合に、位相欠陥の位置、および、形成されるパターンのパターン寸法への位相欠陥の影響などが容易に特定できない、といった問題が発生することがない。その結果、ＥＵＶマスクを、製造歩留まりを維持し、かつ、ＴＡＴを短縮した状態で供給することができ、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができる。
また、本実施の形態１によれば、好適には、焦点位置を膜厚方向に沿って変更する範囲が、焦点深度の半分以下である。したがって、焦点位置を変更する範囲が、焦点深度と略等しい必要がなく、または、焦点深度よりも大きくなる必要がない。これにより、ある深さ位置における光学像のコントラストは、その深さ位置におけるベストフォーカス像のコントラストに比べ、弱まるおそれがない。したがって、形成されるパターンのパターン寸法への位相欠陥の影響を低減するというＥＵＶリソグラフィ固有の課題を解決することができる。そして、露光により半導体基板に形成されたレジスト膜に転写されるパターンに位置ずれが発生し、製造される半導体デバイスの回路パターンの形状精度が低下することを防止または抑制することができるので、半導体装置の性能を向上させることができる。
さらに、本実施の形態１によれば、好適には、各回の露光において、反射光の焦点位置を固定した状態で、反射光をレジスト膜に照射する。そのため、オフテレセン光学系を用いるＥＵＶリソグラフィでも、スキャン露光の際に焦点位置を上下に短周期で振動させることで露光倍率が変動し、転写されるパターンの位置が変動し、位置合わせ精度が低下することを、防止または抑制することができる。したがって、露光倍率の変動およびパターンの位置の変動を補正するための補正光学系を設ける必要がなく、補正光学系を設けることにより、露光に用いられる反射光の光量が減少してしまうおそれがない。
（実施の形態２）
次に、実施の形態２の半導体装置の製造工程について説明する。前述した実施の形態１では、ＥＵＶマスクを用いた露光工程を含む半導体装置の製造工程について説明した。それに対して、実施の形態２では、実施の形態１で説明したＥＵＶマスクを用いた露光工程を含む半導体装置の製造工程を、ＮＡＮＤゲート回路の製造工程に適用した例について説明する。
図２２および図２３は、実施の形態２の半導体装置であるＮＡＮＤゲート回路を示す図である。図２２は、２入力ＮＡＮＤゲート回路ＮＤのシンボル図である。図２３は、２入力ＮＡＮＤゲート回路の回路図である。実施の形態２の半導体装置である２入力ＮＡＮＤゲート回路ＮＤは、図２２および図２３に示すＩ１およびＩ２の２入力を有し、図２３に示すように、出力Ｆを有する。
図２４は、実施の形態２の半導体装置であるＮＡＮＤゲート回路のレイアウトを示す図である。図２５〜図３０は、実施の形態２の半導体装置の製造工程で用いるマスクを説明するための平面図である。
図２４において、一点鎖線で囲まれた部分は単位セル１１０である。単位セル１１０は、図４０などを用いて後述するが、ｐ型ウェル領域ＰＷの表面のｎ＋型拡散層１１１ｎ上に形成された２個のｎチャネル型ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎを有している。また、単位セル１１０は、図４０などを用いて後述するが、ｎ型ウェル領域ＮＷの表面のｐ＋型拡散層１１１ｐ上に形成された２個のｐチャネル型ＭＩＳＦＥＴＱｐとから構成されている。なお、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐは、図２３の回路図にも示されている。
上記２入力ＮＡＮＤゲート回路ＮＤを作製するために、図１に示したように、ＥＵＶ光源２、反射型照明光学系３、マスクステージ４、縮小投影光学系５、ウェハステージ６を有する露光機構部１ａを備えた露光装置１を準備する。また、図２５〜図３０のそれぞれに示すようなマスクＭ１〜Ｍ６を順次用いてウェハへのパターン転写を繰り返す。このうち、比較的大きなサイズのパターンが形成されたマスクＭ１〜Ｍ３は、通常のフォトリソグラフィ用マスクである。一方、微細で、かつ高い寸法精度が要求されるパターンが形成されたマスクＭ４〜Ｍ６は、ＥＵＶリソグラフィ用マスク（ＥＵＶマスク）である。
図２５に示すマスクＭ１において、符号１０１ａは透過領域を示し、符号１０２ａは吸収領域を示している。図２６に示すマスクＭ２において、符号１０１ｂは透過領域を示し、符号１０２ｂは吸収領域を示している。図２７に示すマスクＭ３において、符号１０１ｃは透過領域を示し、符号１０２ｃは吸収領域を示している。
図２８に示すマスクＭ４において、符号１０１ｄは反射領域を示し、符号１０２ｄは吸収領域を示している。図２９に示すマスクＭ５において、符号１０１ｅは反射領域を示し、符号１０２ｅは吸収領域を示している。図３０に示すマスクＭ６において、符号１０１ｆは反射領域を示し、符号１０２ｆは吸収領域を示している。
本実施の形態２では、マスクＭ４、Ｍ５、Ｍ６として、実施の形態１で説明したＥＵＶマスクＭＳＫ１（図３参照）を用いることができる。このとき、マスクＭ４、Ｍ５、Ｍ６のそれぞれの反射領域１０１ｄ、１０１ｅ、１０１ｆは、例えば図３を用いて説明した多層反射膜（反射膜）ＭＬからなる。また、マスクＭ４、Ｍ５、Ｍ６のそれぞれの吸収領域１０２ｄ、１０２ｅ、１０２ｆは、例えば図３を用いて説明した吸収体パターンＡＢＳからなる。
次に、本実施の形態２の半導体装置の製造工程の具体的な工程について説明する。はじめに、ｎチャネル型ＭＩＳＦＥＴＱｎ（図４０参照）およびｐチャネル型ＭＩＳＦＥＴＱｐ（図４０参照）を形成するまでの工程について、図３１〜図４０を参照しながら説明する。図３１〜図４０は、実施の形態２の半導体装置の製造工程中の要部断面図である。なお、図３１〜図４０は、図２４のＣ−Ｃ線に沿った断面図である。
まず、図３１に示すように、ｐ型の単結晶シリコンからなるウェハＷ（半導体基板Ｓ）上に、例えば酸化シリコンからなる絶縁膜１１５を酸化法によって形成した後、絶縁膜１１５上に窒化シリコン膜１１６をＣＶＤ(Chemical Vapor Deposition)法によって堆積する。その後、窒化シリコン膜１１６上にレジスト（フォトレジスト）を塗布し、熱処理することで、レジスト膜（フォトレジスト膜）１１７を形成する。
次に、図３２に示すように、図２５に示すパターンが形成されたマスクＭ１を用いてレジスト膜１１７に露光処理および現像処理を施すことにより、窒化シリコン膜１１６上にレジストパターン１１７ａを形成する。なお、吸収領域１０２ａは、遮光膜であり、例えばＣｒからなる。
次に、レジストパターン１１７ａ（図３２参照）をマスクとして窒化シリコン膜１１６および絶縁膜１１５をドライエッチングした後、レジストパターン１１７ａを除去する。続いて、窒化シリコン膜１１６をマスクとして半導体基板Ｓの表面をドライエッチングすることにより、図３３に示すように、溝１１８を形成する。
次に、図３４に示すように、半導体基板Ｓ上に、例えば酸化シリコンからなる絶縁膜１１９をＣＶＤ法によって堆積する。次に、絶縁膜１１９を化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により平坦化し、続いて、窒化シリコン膜１１６および絶縁膜１１５を除去することにより、図３５に示すように、半導体基板Ｓの表面に素子分離溝ＳＧを形成する。ここでは、素子分離溝ＳＧによって素子分離を行ったが、これに限定されるものではなく、例えばＬＯＣＯＳ(Local Oxidization of Silicon)法で形成したフィールド絶縁膜によって素子分離を行ってもよい。
次に、図３６に示すように、半導体基板Ｓ上に形成したレジスト膜（フォトレジスト膜）に、図２６に示すパターンが形成されたマスクＭ２を用いて露光処理および現像処理を施すことにより、レジストパターン１１７ｂを形成する。続いて、レジストパターン１１７ｂで覆われていない領域の半導体基板Ｓに例えばリンまたはヒ素をイオン注入することによって、ｎ型ウェル領域ＮＷを形成する。なお、吸収領域１０２ｂは、遮光膜であり、例えばＣｒからなる。
次に、レジストパターン１１７ｂを除去した後、図３７に示すように、半導体基板Ｓ上に形成したレジスト膜（フォトレジスト膜）に、図２７に示すパターンが形成されたマスクＭ３を用いて露光処理および現像処理を施すことにより、レジストパターン１１７ｃを形成する。続いて、レジストパターン１１７ｃで覆われていない領域の半導体基板Ｓに例えばホウ素をイオン注入することによって、ｐ型ウェル領域ＰＷを形成する。なお、吸収領域１０２ｃは、遮光膜であり、例えばＣｒからなる。
次に、図３８に示すように、半導体基板Ｓの表面に例えば酸化シリコンなどからなる膜厚２ｎｍ程度の絶縁膜１２０を形成した後、絶縁膜１２０上に例えば多結晶シリコン膜とタングステン膜との積層膜からなる導電膜１１２をＣＶＤ法により堆積する。
次に、図２８に示すパターンが形成されたマスクＭ４を用意し、図３９に示すように、導電膜１１２上に形成したレジスト膜（フォトレジスト膜）に露光処理した後、現像処理を施すことにより、レジストパターン１１７ｄを形成する。続いて、レジストパターン１１７ｄをマスクとして導電膜１１２および絶縁膜１２０をドライエッチングする。これにより、ｎチャネル型ＭＩＳＦＥＴＱｎ（図４０参照）を構成するゲート電極１１２Ａおよびゲート絶縁膜１２０Ａ、ならびに、ｐチャネル型ＭＩＳＦＥＴＱｐ（図４０参照）を構成するゲート電極１１２Ａおよびゲート絶縁膜１２０Ａを形成する。反射領域１０１ｄは、例えば図３を用いて説明した多層反射膜（反射膜）ＭＬからなる。また、吸収領域１０２ｄは、例えば図３を用いて説明した吸収体パターンＡＢＳからなる。
上記図３８および図３９に示す工程には、実施の形態１において図７〜図１１を用いて説明した半導体装置の製造工程を適用することができる。
すなわち、図７に示したように、被加工膜２２（図３８の絶縁膜１２０および導電膜１１２に相当）上に、レジスト膜２３を形成する。次いで、図８に示したように、露光光２ａがＥＵＶマスクＭＳＫ１（図３９のマスクＭ４に相当）のパターン面ＰＳ１で反射された反射光２ｂを、縮小投影光学系５（図１参照）を介してレジスト膜２３に照射することで、レジスト膜２３をパターン露光する。
次いで、図９に示したように、パターン露光されたレジスト膜（フォトレジスト膜）２３を現像することで、ＥＵＶマスクＭＳＫ１の吸収体パターンＡＢＳを含む露光用パターンが転写されたレジストパターン２３ａ（図３９のレジストパターン１１７ｄに相当）を形成する。次いで、図１０に示したように、レジストパターン２３ａをエッチング用マスクとして用いて、被加工膜（被エッチング膜）２２を加工する（エッチングする）。これにより、図１１に示したように、ＥＵＶマスクＭＳＫ１の吸収体パターンＡＢＳを含む露光用パターンが転写されたパターン２２ａ（図３９のゲート電極１１２Ａおよびゲート絶縁膜１２０Ａに相当）を形成する。
上記図３９に示す工程のうち、レジスト膜２３をパターン露光する工程は、実施の形態１において図６を用いて説明したＥＵＶ露光工程（図６のステップＳ１４）と同様に行うことができ、実施の形態１で説明した多焦点重ね露光を含む露光方法を用いることができる。また、実施の形態１で説明したように、ＥＵＶマスクＭＳＫ１（マスクＭ４）として、位相欠陥を有しない場合に最適値として設計される値（ピボタル値）に対して、吸収体パターンの線幅を小さくし、開口幅を大きくするマスクバイアスにより作製したＥＵＶマスクを用いることができる。したがって、ＥＵＶマスクを、製造歩留まりを維持し、かつ、ＴＡＴを短縮した状態で供給することができ、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができる。そのため、形成されるゲート電極１１２Ａおよびゲート絶縁膜１２０Ａの形状精度を向上させることができる。
次に、レジストパターン１１７ｄを除去した後、図４０に示すように、ｐ型ウェル領域ＰＷに例えばリンまたはヒ素をイオン注入することによって、ｎチャネル型ＭＩＳＦＥＴＱｎのソース、ドレインを構成するｎ＋型拡散層１１１ｎを、ゲート電極１１２Ａ（図３９参照）に対して自己整合的に形成する。また、ｎ型ウェル領域ＮＷに例えばホウ素をイオン注入することによって、ｐチャネル型ＭＩＳＦＥＴＱｐのソース、ドレインを構成するｐ＋型拡散層１１１ｐを、ゲート電極１１２Ａ（図３９参照）に対して自己整合的に形成する。ここまでの工程で、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐが完成する。
次に、配線形成工程について、図４１〜図４６を参照しながら説明する。図４１〜図４６は、実施の形態２の半導体装置の製造工程中の要部断面図である。なお、図４１〜図４６も、図３１〜図４０と同様に、図２４のＣ−Ｃ線に沿った断面図である。
まず、図４１に示すように、ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐの上部に、例えば酸化シリコンなどからなる層間絶縁膜１２１ａをＣＶＤ法により堆積する。
次に、図２９に示すパターンが形成されたマスクＭ５を用意し、図４２に示すように、層間絶縁膜１２１ａ上に形成したレジスト膜（フォトレジスト膜）に露光処理した後、現像処理を施すことにより、レジストパターン１１７ｅを形成する。続いて、レジストパターン１１７ｅをマスクとして層間絶縁膜１２１ａをドライエッチングすることにより、ｎ＋型拡散層１１１ｎおよびｐ＋型拡散層１１１ｐの上部において、層間絶縁膜１２１ａにコンタクトホールＣＮＴを形成する。反射領域１０１ｅは、例えば図３を用いて説明した多層反射膜（反射膜）ＭＬからなる。また、吸収領域１０２ｅは、例えば図３を用いて説明した吸収体パターンＡＢＳからなる。
上記図４２に示す工程にも、図３９に示した工程と同様に、実施の形態１において図７〜図１１を用いて説明した半導体装置の製造工程を適用することができる。また、上記図４２に示す工程のうち、レジスト膜をパターン露光する工程は、実施の形態１において図６を用いて説明したＥＵＶ露光工程（図６のステップＳ１４）と同様に行うことができ、実施の形態１で説明した多焦点重ね露光を含む露光方法を用いることができる。
また、実施の形態１で説明したように、ＥＵＶマスクＭＳＫ１（マスクＭ５）として、位相欠陥を有しない場合に最適値として設計される値（ピボタル値）に対して、吸収体パターンの線幅を小さくし、開口幅を大きくするマスクバイアスにより作製したＥＵＶマスクを用いることができる。したがって、ＥＵＶマスクを、製造歩留まりを維持し、かつ、ＴＡＴを短縮した状態で供給することができ、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができる。そのため、形成されるコンタクトホールＣＮＴの形状精度を向上させることができる。
次に、レジストパターン１１７ｅを除去した後、図４３に示すように、コンタクトホールＣＮＴの内部に、例えばタングステン（Ｗ）、タングステン合金または銅（Ｃｕ）などからなる金属膜を埋め込み、続いて金属膜の表面をＣＭＰ法で平坦化する。これにより、コンタクトホールＣＮＴの内部に金属プラグ１１３を形成する。
次に、図４４に示すように、層間絶縁膜１２１ａ上に、例えば酸化シリコンなどからなる層間絶縁膜１２１ｂをＣＶＤ法で堆積する。続いて、図３０に示すパターンが形成されたマスクＭ６を用意し、層間絶縁膜１２１ｂ上に形成されたレジスト膜（フォトレジスト膜）に露光処理した後、現像処理を施すことにより、レジストパターン１１７ｆを形成する。続いて、レジストパターン１１７ｆをマスクとして層間絶縁膜１２１ｂをドライエッチングする。反射領域１０１ｆは、例えば図３を用いて説明した多層反射膜（反射膜）ＭＬからなる。また、吸収領域１０２ｆは、例えば図３を用いて説明した吸収体パターンＡＢＳからなる。
上記図４４に示す工程にも、図４２に示した工程と同様に、実施の形態１において図７〜図１１を用いて説明した半導体装置の製造工程を適用することができる。また、上記図４４に示す工程のうち、レジスト膜をパターン露光する工程は、実施の形態１において図６を用いて説明したＥＵＶ露光工程（図６のステップＳ１４）と同様に行うことができ、実施の形態１で説明した多焦点重ね露光を含む露光方法を用いることができる。
また、実施の形態１で説明したように、ＥＵＶマスクＭＳＫ１（マスクＭ６）として、位相欠陥を有しない場合に最適値として設計される値（ピボタル値）に対して、吸収体パターンの線幅を小さくし、開口幅を大きくするマスクバイアスにより作製したＥＵＶマスクを用いることができる。そのため、ＥＵＶマスクを、製造歩留まりを維持し、かつ、ＴＡＴを短縮した状態で供給することができ、ＥＵＶリソグラフィにおいて形成されるパターンのパターン寸法への位相欠陥の影響を容易に低減することができる。また、層間絶縁膜１２１ｂをドライエッチングして形成されるパターンの形状精度を向上させることができる。
次に、レジストパターン１１７ｆを除去した後、図４５に示すように、例えば銅などからなる金属膜をスパッタリング法で堆積し、続いてこの金属膜の表面をＣＭＰ法で平坦化することにより、配線１１４Ａ、１１４Ｂ、１１４Ｃを形成する。
次に、図４６に示すように、配線１１４Ａ、１１４Ｂ、１１４Ｃの上部に、例えば酸化シリコンなどからなる層間絶縁膜１２１ｃをＣＶＤ法で堆積した後、図２５〜図３０を用いて説明したＥＵＶマスクとは異なる別のＥＵＶマスクを用いて配線１１４Ｃの上部の層間絶縁膜１２１ｃにスルーホールＶＩＡを形成する。その後、スルーホールＶＩＡを通じて配線１１４Ｃに接続される第２層配線１２２を形成することにより、２入力ＮＡＮＤゲートが完成する。なお、マスクＭ５、Ｍ６に形成された開口パターンの形状や位置を変更することによって、ＮＯＲゲート回路等、他の回路を形成することもできる。
上記したように、本実施の形態２においてマスクＭ４、Ｍ５、Ｍ６として、実施の形態１のＥＵＶマスクＭＳＫ１を用い、マスクＭ４、Ｍ５、Ｍ６を使用するＥＵＶリソグラフィには、実施の形態１で説明した多焦点重ね露光を含む露光方法を適用した。また、マスクＭ４、Ｍ５、Ｍ６として、実施の形態１に記載したように、位相欠陥を有しない場合に最適値として設計される値（ピボタル値）に対して、吸収体パターンの線幅を小さくし、開口幅を大きくするマスクバイアスにより作製したＥＵＶマスクＭＳＫ１を用いた。また、ＥＵＶマスクの欠陥検査については、幅寸法がＦＷＨＭで４０ｎｍ、高さ寸法が１．５ｎｍという従来の位相欠陥検査規格から、幅寸法がＦＷＨＭで幅４０ｎｍ、高さ寸法が２．０ｎｍという新たな位相欠陥検査規格に緩和して行った。
その結果、位相欠陥検査規格を緩和したにもかかわらず、転写パターンにおいて、転写欠陥による不良が発生しなかった。また、欠陥検査規格を緩和したことにより、ＥＵＶマスクおよびマスクブランクの検査時間は半減し、ＥＵＶマスクおよびマスクブランクの製造歩留まりも向上した。
すなわち、本実施の形態２の半導体装置の製造方法によれば、ＥＵＶマスクの製造コストを低減することができ、ＥＵＶマスクの製造工程におけるＴＡＴを短縮することができる。また、本実施の形態２の半導体装置の製造方法によれば、オフテレセン光学系を用いるＥＵＶリソグラフィにおいて、位相欠陥の影響を低減し、製造される半導体デバイスの回路パターンの形状精度が低下することを防止または抑制することができる。そのため、所望の電気特性を有する半導体集積回路を高い信頼性、高い歩留まりで製造することができ、半導体装置の性能を向上させることができる。
なお、実施の形態１と同様に、マスクバイアスにより作製されたＥＵＶマスク、および、多焦点重ね露光のいずれかを単独で用いた場合にも、これらを組み合わせて用いた場合よりも効果は少なくなるものの、位相欠陥の影響を低減することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は少なくとも以下の実施の形態を含む。
〔付記１〕
（ａ）第１基体と、前記第１基体の第１表面に形成され第１露光光を反射する第１反射膜と、前記第１反射膜上に形成され前記第１露光光を吸収する第１吸収体パターンとを有する第１マスクを、マスク保持部により保持する工程、
（ｂ）第１基板の主面に形成された第１被エッチング膜上に第１レジスト膜を形成する工程、
（ｃ）前記（ｂ）工程の後、前記第１基板を基板保持部により保持する工程、
（ｄ）前記マスク保持部により保持された前記第１マスクの前記第１表面に前記第１露光光を照射し、照射された前記第１露光光が前記第１表面で反射された第１反射光を、前記基板保持部により保持された前記第１基板の前記第１レジスト膜に照射する工程、
（ｅ）前記（ｄ）工程の後、前記第１レジスト膜を現像することで、第１レジストパターンを形成する工程、
（ｆ）前記第１レジストパターンをエッチング用マスクとして用いて、前記第１被エッチング膜をエッチングする工程、
（ｇ）前記（ａ）工程の前に、前記第１吸収体パターンの線幅を決定する工程、
（ｈ）前記（ｇ）工程の後、前記（ａ）工程の前に、前記第１マスクを製造する工程、
を有し、
前記（ｇ）工程において、前記第１マスクが位相欠陥を有しないときに形成される前記第１レジストパターンの線幅が、予め設定された第１範囲に含まれるように、前記第１吸収体パターンの線幅としての第１値を決定し、
前記（ｈ）工程において、前記第１値よりも小さい第２値に補正された線幅の前記第１吸収体パターンを有する前記第１マスクを製造する、半導体装置の製造方法。
１ 露光装置
１ａ 露光機構部
２ ＥＵＶ光源
２ａ 露光光
２ｂ 反射光
３ 反射型照明光学系
４ マスクステージ（保持部）
４ａ 静電チャック
４ｂ 下面（表面）
５ 縮小投影光学系
６ ウェハステージ
１１、１５ 位相欠陥
１２ パーティクル
１３、１７ 上面
１４ 凸部
１６ ピット欠陥
１８ 凹部
２１ ウェハ（基板、半導体基板）
２１ａ 主面
２２ 被加工膜（被エッチング膜）
２２ａ パターン
２３ レジスト膜（フォトレジスト膜）
２３ａ レジストパターン
１０１ａ〜１０１ｃ 透過領域
１０１ｄ〜１０１ｆ 反射領域
１０２ａ〜１０２ｃ 吸収領域
１０２ｄ〜１０２ｆ 吸収領域
１１０ 単位セル
１１１ｎ ｎ＋型拡散層
１１１ｐ ｐ＋型拡散層
１１２ 導電膜
１１２Ａ ゲート電極
１１３ 金属プラグ
１１４Ａ〜１１４Ｃ 配線
１１５、１１９、１２０ 絶縁膜
１１６ 窒化シリコン膜
１１７ レジスト膜（フォトレジスト膜）
１１７ａ〜１１７ｆ レジストパターン
１１８ 溝
１２０Ａ ゲート絶縁膜
１２１ａ〜１２１ｃ 層間絶縁膜
１２２ 第２層配線
ＡＢＳ、ＡＢＳ０ 吸収体パターン
ＡＦ 吸収体膜
ＢＵＦ バッファ層
ＣＡＰ キャッピング層
ＣＦ 導電膜
ＣＨＰ１〜ＣＨＰ４、ＣＨＰＥ チップ
ＣＮＴ コンタクトホール
ＤＰ１、ＤＰ２、ＤＰ３ 深さ位置
ＥＣ１、ＥＣ２、ＥＣ３ 露光条件
Ｍ１〜Ｍ６ マスク
ＭＡ１〜ＭＡ４ アライメントマークエリア
ＭＤＥ デバイスパターンエリア
ＭＬ 多層反射膜（反射膜）
ＭＳ マスク基体（マスク用基板）
ＭＳＫ０、ＭＳＫ１ ＥＵＶマスク
ＮＤ ２入力ＮＡＮＤゲート回路
ＮＷ ｎ型ウェル領域
ＰＳ１ パターン面（表面、第１主面）
ＰＳ２ 裏面（第２主面）
ＰＷ ｐ型ウェル領域
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＮＧ１、ＲＮＧ２ 範囲
Ｓ 半導体基板
ＳＣＮ１〜ＳＣＮ３ スキャン露光
ＳＧ 素子分離溝
ＳＨＴ 配置図（ショットマップ）
ＶＩＡ スルーホール
Ｗ ウェハ

Claims (8)

  1. （ａ）第１基体と、前記第１基体の第１表面に形成され第１露光光を反射する第１反射膜と、前記第１反射膜上に形成され前記第１露光光を吸収する第１吸収体パターンとを有する第１マスクを、マスク保持部により保持する工程、
    （ｂ）第１基板の主面に形成された第１被エッチング膜上に第１レジスト膜を形成する工程、
    （ｃ）前記（ｂ）工程の後、前記第１基板を基板保持部により保持する工程、
    （ｄ）前記マスク保持部により保持された前記第１マスクの前記第１表面に前記第１露光光を照射し、照射された前記第１露光光が前記第１表面で反射された第１反射光を、前記基板保持部により保持された前記第１基板の前記第１レジスト膜に照射する工程、
    （ｅ）前記（ｄ）工程の後、前記第１レジスト膜を現像することで、第１レジストパターンを形成する工程、
    （ｆ）前記第１レジストパターンをエッチング用マスクとして用いて、前記第１被エッチング膜をエッチングする工程、
    を有し、
    前記（ｄ）工程において、前記第１レジスト膜に照射される前記第１反射光の焦点位置を前記第１レジスト膜の膜厚方向に沿って変更しながら、前記第１反射光の照射を繰り返す、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程は、
    （ｇ）前記第１反射光の焦点位置を固定した状態で、前記第１反射光を前記第１レジスト膜に照射する工程、
    を含み、
    前記（ｄ）工程において、前記（ｇ）工程を繰り返し、前記（ｇ）工程を繰り返す度に、前記第１反射光の焦点位置を変更する、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法であって、
    前記（ｇ）工程において、前記第１基板の主面のうち前記第１反射光が照射される領域を走査しながら前記第１反射光の照射を繰り返す、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程において、前記第１反射光の焦点位置を変更するとともに、前記第１反射光の焦点位置の変更の前後で露光倍率が変わらないように前記露光倍率を補正しながら、前記第１反射光の照射を繰り返す、半導体装置の製造方法。
  5. 請求項１記載の半導体装置の製造方法であって、
    前記（ｄ）工程において、前記第１反射光の焦点位置を、焦点深度の半分以下の範囲内で変更する、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法であって、
    （ｈ）前記（ａ）工程の前に、前記第１吸収体パターンの線幅を決定する工程、
    （ｉ）前記（ｈ）工程の後、前記（ａ）工程の前に、前記第１マスクを製造する工程、
    を有し、
    前記（ｈ）工程において、前記第１マスクが位相欠陥を有しないときに形成される前記第１レジストパターンの線幅が、予め設定された第１範囲に含まれるように、前記第１吸収体パターンの線幅としての第１値を決定し、
    前記（ｉ）工程において、前記第１値よりも小さい第２値に補正された線幅の前記第１吸収体パターンを有する前記第１マスクを製造する、半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法であって、
    前記（ｈ）工程は、
    （ｈ１）第２基体と、前記第２基体の第２表面に形成され第２露光光を反射する第２反射膜と、前記第２反射膜上に形成され前記第２露光光を吸収する第２吸収体パターンとを有し、かつ、位相欠陥を有しない第２マスクを、前記マスク保持部により保持する工程、
    （ｈ２）第２基板の主面に形成された第２被エッチング膜上に第２レジスト膜を形成する工程、
    （ｈ３）前記（ｈ２）工程の後、前記第２基板を前記基板保持部により保持する工程、
    （ｈ４）前記マスク保持部により保持された前記第２マスクの前記第２表面に前記第２露光光を照射し、照射された前記第２露光光が前記第２表面で反射された第２反射光を、前記基板保持部により保持された前記第２基板の前記第２レジスト膜に照射する工程、
    （ｈ５）前記（ｈ４）工程の後、前記第２レジスト膜を現像することで、第２レジストパターンを形成する工程、
    （ｈ６）形成された前記第２レジストパターンの線幅を測定する工程、
    を含み、
    前記（ｈ４）工程は、
    （ｈ７）前記第２反射光を前記第２レジスト膜に照射する工程、
    を含み、
    前記（ｈ４）工程において、前記第２基板の主面のうち前記第２反射光が照射される領域を走査しながら前記（ｈ７）工程を繰り返し、前記（ｈ７）工程を繰り返す度に、前記第２反射光の焦点位置を変更し、
    前記（ｈ）工程において、前記（ｈ６）工程にて測定された前記第２レジストパターンの線幅が、前記第１範囲に含まれるように、前記第２吸収体パターンの線幅としての第３値を決定し、決定された前記第３値を前記第１値とすることで、前記第１値を決定する、半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法であって、
    前記第１露光光は、極端紫外光である、半導体装置の製造方法。
JP2013009345A 2013-01-22 2013-01-22 半導体装置の製造方法 Expired - Fee Related JP6013930B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013009345A JP6013930B2 (ja) 2013-01-22 2013-01-22 半導体装置の製造方法
US14/149,969 US9281191B2 (en) 2013-01-22 2014-01-08 Semiconductor device manufacturing method
US15/016,611 US20160155631A1 (en) 2013-01-22 2016-02-05 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013009345A JP6013930B2 (ja) 2013-01-22 2013-01-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014143239A true JP2014143239A (ja) 2014-08-07
JP6013930B2 JP6013930B2 (ja) 2016-10-25

Family

ID=51208005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013009345A Expired - Fee Related JP6013930B2 (ja) 2013-01-22 2013-01-22 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9281191B2 (ja)
JP (1) JP6013930B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018205458A (ja) * 2017-06-01 2018-12-27 凸版印刷株式会社 Ｅｕｖブランク及びｅｕｖマスクの欠陥検査装置、欠陥検査方法、ｅｕｖマスクの製造方法
JP2020149070A (ja) * 2014-09-15 2020-09-17 カール・ツァイス・エスエムティー・ゲーエムベーハー Ｅｕｖマイクロリソグラフィのための投影レンズ、投影露光装置、及び投影露光方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160015094A (ko) 2014-07-30 2016-02-12 삼성전자주식회사 오버레이 마크, 오버레이 마크를 형성하는 방법 및 오버레이 마크를 이용하여 반도체 소자를 제조하는 방법
JP6229807B1 (ja) * 2017-02-22 2017-11-15 旭硝子株式会社 マスクブランク
CN107547200B (zh) * 2017-05-04 2020-04-10 华邦电子股份有限公司 半导体装置、半导体装置制造方法及特有信息的产生方法
US10790272B2 (en) * 2017-08-02 2020-09-29 Qualcomm Incorporated Manufacturability (DFM) cells in extreme ultra violet (EUV) technology
US10997706B2 (en) * 2017-09-29 2021-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Reticle backside inspection method
KR102374206B1 (ko) 2017-12-05 2022-03-14 삼성전자주식회사 반도체 장치 제조 방법
US11367783B2 (en) 2018-08-17 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
US10761430B2 (en) * 2018-09-13 2020-09-01 Applied Materials, Inc. Method to enhance the resolution of maskless lithography while maintaining a high image contrast

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342122A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd パタ−ン形成方法
JPH02166717A (ja) * 1988-12-21 1990-06-27 Nikon Corp 露光方法
JPH09306829A (ja) * 1996-05-16 1997-11-28 Sony Corp 走査型露光装置及び走査露光方法
JP2002532738A (ja) * 1998-12-08 2002-10-02 イーユーヴィー リミテッド リアビリティ コーポレーション 欠陥補正を用いたマスクの修復方法
JP2005317611A (ja) * 2004-04-27 2005-11-10 Canon Inc 露光方法及び装置
JP2007123897A (ja) * 2005-10-26 2007-05-17 Taiwan Semiconductor Manufacturing Co Ltd 半導体製造のフォトリソグラフィシステム及びその方法
JP2008171947A (ja) * 2007-01-10 2008-07-24 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2012142468A (ja) * 2011-01-04 2012-07-26 Toshiba Corp Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法
JP2014514735A (ja) * 2011-03-15 2014-06-19 ケーエルエー−テンカー コーポレイション 反射性リソグラフィマスクブランクを検査し、マスク品質を向上させるための方法および装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4937619A (en) * 1986-08-08 1990-06-26 Hitachi, Ltd. Projection aligner and exposure method
US4869999A (en) * 1986-08-08 1989-09-26 Hitachi, Ltd. Method of forming pattern and projection aligner for carrying out the same
JP2705312B2 (ja) * 1990-12-06 1998-01-28 ソニー株式会社 投影露光方法
JP2830492B2 (ja) * 1991-03-06 1998-12-02 株式会社ニコン 投影露光装置及び投影露光方法
US5303002A (en) * 1993-03-31 1994-04-12 Intel Corporation Method and apparatus for enhancing the focus latitude in lithography
JP3336361B2 (ja) 1993-06-11 2002-10-21 株式会社ニコン 縮小投影露光用反射型ｘ線マスクの検査装置および検査方法
JP3728495B2 (ja) 2001-10-05 2005-12-21 独立行政法人産業技術総合研究所 多層膜マスク欠陥検査方法及び装置
US6914723B2 (en) 2001-11-09 2005-07-05 Xradia, Inc. Reflective lithography mask inspection tool based on achromatic Fresnel optics
US6829040B1 (en) * 2003-11-07 2004-12-07 Advanced Micro Devices, Inc. Lithography contrast enhancement technique by varying focus with wavelength modulation
JP2006128342A (ja) * 2004-10-28 2006-05-18 Canon Inc 露光装置、光源装置及びデバイス製造方法
DE102005042496A1 (de) 2005-09-05 2007-03-08 Carl Zeiss Sms Gmbh Verfahren zur Korrektur der Apodisierung in mikroskopischen Abbildungssystemen
US20080180696A1 (en) * 2007-01-30 2008-07-31 Sony Corporation Process window for EUV lithography
US8572517B2 (en) * 2008-06-10 2013-10-29 Cadence Design Systems, Inc. System and method for modifying a data set of a photomask
US8601404B2 (en) * 2011-03-14 2013-12-03 Synopsys, Inc. Modeling EUV lithography shadowing effect
JP5758727B2 (ja) * 2011-07-15 2015-08-05 ルネサスエレクトロニクス株式会社 マスク検査方法、およびマスク検査装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342122A (ja) * 1986-08-08 1988-02-23 Hitachi Ltd パタ−ン形成方法
JPH02166717A (ja) * 1988-12-21 1990-06-27 Nikon Corp 露光方法
JPH09306829A (ja) * 1996-05-16 1997-11-28 Sony Corp 走査型露光装置及び走査露光方法
JP2002532738A (ja) * 1998-12-08 2002-10-02 イーユーヴィー リミテッド リアビリティ コーポレーション 欠陥補正を用いたマスクの修復方法
JP2005317611A (ja) * 2004-04-27 2005-11-10 Canon Inc 露光方法及び装置
JP2007123897A (ja) * 2005-10-26 2007-05-17 Taiwan Semiconductor Manufacturing Co Ltd 半導体製造のフォトリソグラフィシステム及びその方法
JP2008171947A (ja) * 2007-01-10 2008-07-24 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法
JP2012142468A (ja) * 2011-01-04 2012-07-26 Toshiba Corp Ｅｕｖマスク用ブランクの良否判定方法及びｅｕｖマスクの製造方法
JP2014514735A (ja) * 2011-03-15 2014-06-19 ケーエルエー−テンカー コーポレイション 反射性リソグラフィマスクブランクを検査し、マスク品質を向上させるための方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020149070A (ja) * 2014-09-15 2020-09-17 カール・ツァイス・エスエムティー・ゲーエムベーハー Ｅｕｖマイクロリソグラフィのための投影レンズ、投影露光装置、及び投影露光方法
JP2018205458A (ja) * 2017-06-01 2018-12-27 凸版印刷株式会社 Ｅｕｖブランク及びｅｕｖマスクの欠陥検査装置、欠陥検査方法、ｅｕｖマスクの製造方法

Also Published As

Publication number Publication date
JP6013930B2 (ja) 2016-10-25
US20160155631A1 (en) 2016-06-02
US20140206111A1 (en) 2014-07-24
US9281191B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP6013930B2 (ja) 半導体装置の製造方法
JP5155017B2 (ja) 半導体集積回路装置の製造方法
US7387867B2 (en) Manufacturing method of semiconductor integrated circuit device
US7630068B2 (en) Method and system of defect inspection for mask blank and method of manufacturing semiconductor device using the same
US10859902B2 (en) Lithography mask and method
US8423926B2 (en) Acceptance determining method of blank for EUV mask and manufacturing method of EUV mask
US9406573B2 (en) Exposure mask fabrication method, exposure mask fabrication system, and semiconductor device fabrication method
JP2004193269A (ja) マスクの製造方法および半導体集積回路装置の製造方法
US20150301440A1 (en) Mask for performing pattern exposure using reflected light
CN1211834C (zh) 半导体集成电路器件的制造方法
US20150332922A1 (en) Semiconductor Integrated Circuit Fabrication With Pattern-Reversing Process
JP2011108711A (ja) Ｅｕｖマスクの欠陥検査方法、ｅｕｖマスクの製造方法、および、半導体装置の製造方法
JP2012089580A (ja) Ｅｕｖｌ用マスクの製造方法および半導体装置の製造方法
JP2010062244A (ja) 半導体装置の製造方法
US11686688B2 (en) Inspection apparatus and manufacturing method for semiconductor device
JP5846785B2 (ja) 投影露光方法、投影露光装置、およびマスクパターンの転写方法
CN1993820A (zh) 形成具有精确特性的集成电路部件的系统和方法
JP2013093588A (ja) 反射型マスクの製造方法および半導体集積回路装置の製造方法
JP2013026424A (ja) 半導体装置の製造方法
US8673521B2 (en) Blank substrates for extreme ultra violet photo masks and methods of fabricating an extreme ultra violet photo mask using the same
JP2011086809A (ja) 半導体装置の製造方法及び製造装置
JP4314082B2 (ja) アライメント方法
CN110824851B (zh) 光刻设备的洁净度的检测方法以及反射式光掩模
JP2005072309A (ja) マスクパターン補正方法、露光用マスクおよびマスク製造方法
TW202008075A (zh) 光罩及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160923

R150 Certificate of patent or registration of utility model

Ref document number: 6013930

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees